JPH08204250A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08204250A
JPH08204250A JP7007260A JP726095A JPH08204250A JP H08204250 A JPH08204250 A JP H08204250A JP 7007260 A JP7007260 A JP 7007260A JP 726095 A JP726095 A JP 726095A JP H08204250 A JPH08204250 A JP H08204250A
Authority
JP
Japan
Prior art keywords
electrode
thin film
adhesive resin
semiconductor thin
wire bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7007260A
Other languages
English (en)
Inventor
Yuichi Kanayama
裕一 金山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Chemical Industry Co Ltd
Original Assignee
Asahi Chemical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Chemical Industry Co Ltd filed Critical Asahi Chemical Industry Co Ltd
Priority to JP7007260A priority Critical patent/JPH08204250A/ja
Publication of JPH08204250A publication Critical patent/JPH08204250A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【構成】 基板１、該基板１上に形成された接着樹脂層
２、該接着樹脂層２の上に形成された半導体薄膜３、電
極４および該電極４にボンディングされたワイヤー８か
らなる半導体装置において、上記電極４が、下地金属層
６とワイヤボンディング金属層７の積層構造を有し、か
つ半導体薄膜３上から接着樹脂層２上にかけて形成され
ており、また、該電極のワイヤーボンディングパッド５
部分が接着樹脂層２上に形成された電極部分である半導
体装置。 【効果】 電極のはがれ等が発生しない信頼性の高い半
導体装置を高歩留りで得ることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体のホール効果、
磁気抵抗効果を利用した半導体装置に関するものであ
る。
【０００２】
【従来の技術】現在、ブラシレスモーターの回転制御用
等にＩｎＳｂ等の半導体で製造された半導体装置である
ホール素子が広く使用されているが、その大多数は、転
写型ホール素子である。転写型ホール素子の製造方法を
以下に説明する。まず、マイカ基板上に真空蒸着法等で
ＩｎＳｂ等の半導体薄膜を製膜する。それをフェライト
等の基板に接着樹脂を用いて接着し、接着樹脂の乾燥・
固化後、マイカ基板を剥がしてフェライト等の基板上に
半導体薄膜を形成する。この後、素子パターンの形成や
電極形成等の素子化行程を経て、ホール素子が完成す
る。この製造方法において、マイカ基板上に製膜したＩ
ｎＳｂ等の半導体薄膜をフェライト等の他の基板に転写
することから、この製造方法で製造されるホール素子
は、転写型ホール素子と呼ばれている。
【０００３】この転写型ホール素子は、感磁層であるＩ
ｎＳｂ等の半導体薄膜が清浄なマイカ基板上に製膜され
るため、ホール素子に適した高品質の半導体薄膜が得ら
れやすいという特長がある。さらに、用途に応じた基板
を自由に選択できるという特長もある。例えば、基板と
して強磁性体であるフェライトを用いると、その集磁効
果を利用することにより、磁場に対する感度が著しく高
いホール素子を実現できる。これらの特長のため、転写
型ホール素子が今日のホール素子の主流になっている。
【０００４】この転写型ホール素子の従来構造を図２に
示す。フェライト等の基板（１）の上に接着樹脂層
（２）、ＩｎＳｂ等の半導体薄膜（３）、電極（４）が
配置されている。この従来構造においては、ワイヤーボ
ンディングパッド部は半導体薄膜（３）上に形成された
電極（４）にある。このような転写型ホール素子を製造
しようとする場合、ワイヤーボンディング工程におい
て、ＩｎＳｂ等の半導体薄膜（３）と電極（４）とが、
接着樹脂層（２）の界面から剥離するという不良モード
が発生することがある。このような不良モードの存在の
ため、製造収率が低下し、さらに、ワイヤーボンディン
グ装置の停止に伴う生産性低下も著しいという問題があ
った。
【０００５】このように、転写型ホール素子に代表され
る転写樹脂を用いた半導体装置、すなわち転写型半導体
装置は、高品質の半導体薄膜が得られやすいことや用途
に応じた基板を自由に選択できるという特長のために、
今日、様々な用途に広く使用されているが、製造時のワ
イヤーボンディング工程において、半導体薄膜が接着樹
脂層との界面から剥離する不良モードがあり、このため
に収率や生産性が低いという問題があった。
【０００６】
【発明が解決しようとする課題】本発明は、転写型半導
体装置製造時のワイヤーボンディング工程において、半
導体薄膜が接着樹脂層との界面から剥離する不良モード
の発生を抑制し、転写型半導体装置の収率や生産性を向
上させることを目的とする。
【０００７】
【課題を解決するための手段】本発明者は、上記の問題
を解決するため、転写型ホール素子に好適の素子構造と
電極金属材料を鋭意研究した結果、電極のワイヤーボン
ディングパッド部を半導体薄膜上に形成するのではな
く、接着樹脂層上に直接配置する構造をとること、さら
に、電極は密着性を向上させるための下地金属層とワイ
ヤーボンドのための金属層を積層した電極構造をとるこ
とによって、転写型ホール素子製造時のワイヤーボンデ
ィング工程における半導体薄膜の剥離不良モードが抑制
でき、転写型ホール素子の収率や生産性が飛躍的に向上
できることを見いだし、本発明を完成した。
【０００８】即ち本発明は、以下のとおりである。 １． 基板（１）、該基板（１）上に形成された接着樹
脂層（２）、該接着樹脂層（２）上に形成された半導体
薄膜（３）、電極（４）および該電極（４）に接続され
たワイヤー（８）から構成される半導体装置において、
上記電極（４）が、下地金属層（６）とワイヤボンディ
ング金属層（７）の積層構造を有し、かつ半導体薄膜
（３）上から接着樹脂層（２）上にかけて形成されてお
り、また、該電極（４）のワイヤーボンディングパッド
（５）部が、接着樹脂層（２）上に形成された部分であ
ることを特徴とする半導体装置。 ２． 下地金属層（６）が、Ｔｉ，Ｃｒ，Ｎｉ，Ｍｏ，
Ｎｂ，Ｐｄ，Ｔａ，Ｖ，Ｗの少なくとも一種類からなる
ことを特徴とする上記１の半導体装置。
【０００９】以下、本発明を詳細に説明する。図１は、
本発明による転写型半導体装置の一例を示しており、断
面を模式的に示したものである。図１において、１はフ
ェライト等の基板、２は基板と半導体薄膜を接着する接
着樹脂層、３はＩｎＳｂ等の半導体薄膜、４は半導体薄
膜上から接着樹脂層上にかけて形成された電極、５は電
極の一部であるワイヤーボンディングパッド、６は電極
を構成する下地金属層、７は電極を構成するワイヤーボ
ンディング金属、８は電極のワイヤーボンディングパッ
ドと電気的に接続する金等のワイヤー、９はリードフレ
ームであり、１０はモールド樹脂を示す。
【００１０】本発明の半導体装置において、電極（４）
は、半導体薄膜（３）上から接着樹脂層（２）上にかけ
て形成され、下地金属層（６）とワイヤボンディング金
属層（７）の積層構造をとることが必要であり、また、
ワイヤーボンディングパッド（５）部が、電極（４）の
接着樹脂層（２）上に形成された電極部分であることに
より、半導体薄膜が接着樹脂層との界面から剥離する、
半導体装置製造時のワイヤーボンディング工程における
不良モードの発生を抑制し、収率や生産性を向上させる
ことができる。
【００１１】本発明に用いられる基板（１）は特に限定
されないが、集磁効果のあるフェライトやパーマロイ、
あるいは取扱いやすいＳｉ基板やアルミナ基板などは特
に好ましい例である。本発明に用いられる接着樹脂層
（２）を構成する接着樹脂は、基板（１）と半導体薄膜
（３）を接着するものであれば何でもよいが、熱硬化型
の樹脂であるイミド系やエポキシ系の樹脂はガラス転移
点が高く信頼性も高いため特に好ましい。本発明の半導
体薄膜（３）の材料としては、ホール効果のある半導体
であれば何でもよいが、Ｉｎ、Ｇａ、Ｓｂ、Ａｓを含む
ＩＩＩ−Ｖ属半導体やＳｉ、Ｇｅなどは好ましい。ま
た、これらの混合物であっても良い。さらに半導体薄膜
（３）は、異なる組成や材料からなる異なる半導体層を
多数積層したものであっても良い。半導体薄膜（３）の
厚みｄ3 は、ｄ3 ≦２μｍが好ましく、より好ましくは
０．５μｍ≦ｄ3 ≦１．２μｍである。
【００１２】本発明の下地金属層（６）は、電極（４）
と接着樹脂層（２）の密着性を向上させるために挿入す
るものであり、Ｔｉ，Ｃｒ、Ｎｉ，Ｍｏ，Ｎｂ，Ｐｄ，
Ｔａ，Ｖ，Ｗが好ましく、中でもＴｉ，Ｃｒ，Ｎｉは特
に好ましく、また、これらの単体金属に限らず、これら
の合金であってもよい。さらに、これらの単体金属や合
金の複数の層を積層して形成してもよい。下地金属層
（６）の厚みｄ6 は、０．０１μｍ≦ｄ6 ≦１０μｍが
好ましく、より好ましくは０．０５μｍ≦ｄ6 ≦５μｍ
の範囲である。
【００１３】本発明において電極（４）を下地金属層
（６）と共に構成するワイヤボンディング金属層（７）
は、ワイヤーボンディングが可能な金属であれば何でも
よいが、Ａｌ，Ａｕ，Ｐｄは特に好ましい金属である。
ワイヤボンディング金属層（７）の厚みｄ7 は、好まし
い範囲としてはｄ7 ≦１０μｍ、より好ましくはｄ7 ≦
５μｍ、特に好ましくは０．２μｍ≦ｄ7 ≦５μｍの範
囲である。本発明に用いられるワイヤー（８）、リード
フレーム（９）およびモールド樹脂（１０）は、一般の
半導体素子に用いられる汎用的なもので良く、特に限定
されるものではない。以下に本発明を実施例により述べ
る。
【００１４】
【実施例】実施例において、膜厚測定は、触針式表面形
状測定機によって行った。
【００１５】
【実施例１】一辺２インチのマイカ基板の表面に、真空
蒸着法により、半導体薄膜としてノンドープのＩｎＳｂ
を０．８μｍ成長させ、ホール素子用薄膜を得た。この
薄膜の電子移動度の値は２００００ｃｍ2 ／Ｖｓ、シー
ト抵抗値は１４０Ω／□、電子濃度は０．３０×１０17
ｃｍ-3であった。このＩｎＳｂ薄膜を一辺２インチのフ
ェライト基板に熱硬化型の接着樹脂としてイミド系樹脂
であるケミタイト（東芝（株）製 商品名）を用いて接
着し、熱硬化後マイカ基板を除去し、フェライト基板上
に接着樹脂を介してＩｎＳｂ半導体薄膜を得た。次に、
フォトリソグラフィー法を用いて、ＩｎＳｂ半導体薄膜
上に感磁部を形成するためのレジストパターンを形成し
た。引き続いて、ウエットエッチング法によりワイヤー
ボンディングパッド形成部分および不要部分をエッチン
グした後、レジストを除去した。次に、フォトリソグラ
フィー法により、電極となる部分が開口部となっている
レジストパターンを形成した。そして真空蒸着法によ
り、Ｔｉ層を１μｍ、続いて、Ａｌ層を２μｍ蒸着し、
リフトオフ法により、ホール素子の電極パターンを形成
した。
【００１６】こうして、一辺２インチのフェライト基板
上に多数のホール素子を製作した。このフェライト基板
上の素子ひとつひとつに、集磁効果を高めるためのフェ
ライトチップを接着した。次に、ダイシングソーにより
個々のホール素子に切断した。このようにして製作した
ホール素子のチップサイズは０．８０ｍｍ×０．８０ｍ
ｍであった。このホール素子チップ約１万個を、リード
フレームにダイボンディングした後、ワイヤーボンディ
ングを行った。約１万個のホール素子のワイヤーボンデ
ィング工程では、電極の剥離する不良モードは全く発生
せず、ワイヤーボンディング装置の停止も全くなかっ
た。この後、エポキシ樹脂によるモールディングを行
い、転写型のホール素子の製作を完了した。
【００１７】こうして試作したホール素子の特性は、ホ
−ル出力電圧は、定格入力電圧１Ｖにおいて、５００Ｇ
の磁束密度を持つ磁界中で２５０ｍＶであり、入力抵抗
は３５０Ωであった。また、ホール素子を１２１℃、２
気圧、湿度１００％の中に３０時間放置したところ、電
極金属の半導体薄膜からのはがれ等は全く認められず、
ホール出力電圧、入力抵抗値の変化率はすべて２％以内
であり、信頼性の極めて高いホール素子であることが確
認できた。このように、本発明によるホール素子は、高
い製造収率と生産性で製造でき、しかも、信頼性も極め
て高いことが確認できた。
【００１８】
【比較例１】実施例１と同様にフェライト基板上に接着
樹脂を介してＩｎＳｂ半導体薄膜を作製し、これを用い
てホール素子の作製を試みた。実施例１と同様の方法
で、電極となる部分が開口部となっているレジストパタ
ーンを形成したが、このときボンディングパッド形成部
分の半導体層は除去しなかった。その後、真空蒸着法に
より、Ｔｉ層を１μｍ、Ａｌ層を２μｍ蒸着し、リフト
オフ法により、ホール素子の電極パターンを形成した。
その後、実施例１と同様に製造を進めたが、ボンディン
グ工程において電極の剥離が多発した。
【００１９】
【実施例２】一辺２インチのマイカ基板の表面に、真空
蒸着法により、半導体薄膜としてノンドープのＩｎＳｂ
を０．８μｍ成長させ、ホール素子用薄膜を得た。この
薄膜の電子移動度の値は２００００ｃｍ2 ／Ｖｓ、シー
ト抵抗値は１４０Ω／□、電子濃度は０．３０×１０17
ｃｍ-3であった。このＩｎＳｂ薄膜を一辺２インチのア
ルミナ基板に熱硬化型の接着樹脂を用いて接着し、熱硬
化後マイカ基板を除去し、アルミナ基板上に接着樹脂を
介してＩｎＳｂ半導体薄膜を得た。次に、フォトリソグ
ラフィー法を用いて、ＩｎＳｂ半導体薄膜上に感磁部を
形成するためのレジストパターンを形成した。引き続い
て、ウエットエッチング法によりボンディングパッド形
成部分および不要部分をエッチングした後、レジストを
除去した。次に、フォトリソグラフィー法により、電極
となる部分が開口部となっているレジストパターンを形
成した。そして真空蒸着法により、Ｔｉ層を１μｍ、続
いて、Ａｌ層を２μｍ蒸着し、リフトオフ法により、ホ
ール素子の電極パターンを形成した。
【００２０】こうして、一辺２インチのアルミナ基板上
に多数のホール素子を製作した。次に、ダイシングソー
により個々のホール素子に切断した。このようにして製
作したホール素子のチップサイズは０．８０ｍｍ×０．
８０ｍｍであった。このホール素子チップ約５千個を、
リードフレームにダイボンディングした後、ワイヤーボ
ンディングを行った。約５千個のホール素子のワイヤー
ボンディング工程では、電極の剥離する不良モードは全
く発生せず、ワイヤーボンディング装置の停止も全くな
かった。この後、エポキシ樹脂によるモールディングを
行い、転写型のホール素子の製作を完了した。こうして
試作したホール素子の特性は、ホ−ル出力電圧は、定格
入力電圧１Ｖにおいて、５００Ｇの磁束密度を持つ磁界
中で５０ｍＶであり、入力抵抗は３５０Ωであった。ま
た、ホール素子を１２１℃、２気圧、湿度１００％の中
に３０時間放置したところ、電極金属の半導体薄膜から
のはがれ等は全く認められず、ホール出力電圧、入力抵
抗値の変化率はすべて２％以内であり、信頼性の極めて
高いホール素子であることが確認できた。この実施例２
においても、本発明によるホール素子は、高い製造収率
と生産性で製造でき、しかも、信頼性も極めて高いこと
が確認できた。
【００２１】
【発明の効果】以上述べたごとく、本発明による半導体
装置は、転写型構造でありながら、ワイヤーボンディン
グの際に従来見られていた電極のはがれ等を全く発生せ
ず、信頼性、再現性とも極めて高い。即ち、本発明の半
導体装置は、製造収率、生産性を大幅に向上させた高信
頼性の半導体装置であり、産業上大いに有用である。
【図面の簡単な説明】
【図１】本発明の半導体装置の断面模式図である。
【図２】本発明の半導体装置の比較例として、従来の転
写型ホール素子の断面模式図である。
【符号の説明】
１ 基板 ２ 接着樹脂層 ３ 半導体薄膜 ４ 電極 ５ ワイヤーボンディングパッド ６ 下地金属層 ７ ワイヤーボンディング金属層 ８ ワイヤー ９ リードフレーム １０ モールド樹脂 ｄ3 半導体薄膜の厚み ｄ6 下地金属層の厚み ｄ7 ワイヤーボンディング金属層の厚み

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 基板（１）、該基板（１）上に形成され
    た接着樹脂層（２）、該接着樹脂層（２）上に形成され
    た半導体薄膜（３）、電極（４）および該電極（４）に
    接続されたワイヤー（８）から構成される半導体装置に
    おいて、上記電極（４）が、下地金属層（６）とワイヤ
    ボンディング金属層（７）の積層構造を有し、かつ半導
    体薄膜（３）上から接着樹脂層（２）上にかけて形成さ
    れており、また、該電極（４）のワイヤーボンディング
    パッド（５）部が、接着樹脂層（２）上に形成された部
    分であることを特徴とする半導体装置。
  2. 【請求項２】 下地金属層（６）が、Ｔｉ，Ｃｒ，Ｎ
    ｉ，Ｍｏ，Ｎｂ，Ｐｄ，Ｔａ，Ｖ，Ｗの少なくとも一種
    類からなることを特徴とする請求項１記載の半導体装
    置。
JP7007260A 1995-01-20 1995-01-20 半導体装置 Pending JPH08204250A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7007260A JPH08204250A (ja) 1995-01-20 1995-01-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7007260A JPH08204250A (ja) 1995-01-20 1995-01-20 半導体装置

Publications (1)

Publication Number Publication Date
JPH08204250A true JPH08204250A (ja) 1996-08-09

Family

ID=11661065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7007260A Pending JPH08204250A (ja) 1995-01-20 1995-01-20 半導体装置

Country Status (1)

Country Link
JP (1) JPH08204250A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351940A (ja) * 2000-04-10 2001-12-21 Agere Systems Guardian Corp Ｉｃチップにおいて銅相互接続配線
JP2010038887A (ja) * 2008-08-08 2010-02-18 Asahi Kasei Electronics Co Ltd 磁気センサおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351940A (ja) * 2000-04-10 2001-12-21 Agere Systems Guardian Corp Ｉｃチップにおいて銅相互接続配線
JP2010038887A (ja) * 2008-08-08 2010-02-18 Asahi Kasei Electronics Co Ltd 磁気センサおよびその製造方法

Similar Documents

Publication Publication Date Title
WO1986006878A1 (en) Magneto-electric converter element
US7193288B2 (en) Magnetoelectric transducer and its manufacturing method
JP4480318B2 (ja) 複合半導体素子及びその製造方法
JPH08204250A (ja) 半導体装置
JPH1092778A (ja) 半導体装置及びその製造方法
WO1991011729A1 (en) Magnetoresistance sensor
JP4846955B2 (ja) 磁電変換素子
JP3458687B2 (ja) ＩｎＳｂ系結晶膜の形成方法、およびＩｎＳｂ系半導体素子およびその製造方法
JPH02170584A (ja) 磁電変換素子およびその製造方法
JP3264962B2 (ja) 磁電変換素子の製造方法
JPH0745662A (ja) メタルマスクの接着構造
JPS6120378A (ja) 磁電変換素子
JP4573368B2 (ja) フェースダウン接続用小型磁電変換素子の製造方法
JPH08274385A (ja) 磁電変換素子
JP4542215B2 (ja) ホール素子の製造方法
JPH0462474B2 (ja)
JP3155670B2 (ja) 磁電変換素子の製造方法
JPH0671105B2 (ja) 磁電変換素子の製造方法
JPH05308162A (ja) 強磁性体磁気抵抗素子
JPH0462475B2 (ja)
JPS6037183A (ja) 磁電変換素子の製造方法
KR940008885B1 (ko) 자기 저항 소자 및 그의 제조방법
JPH09214019A (ja) 磁電変換素子
JPH0471351B2 (ja)
JPH03129787A (ja) ホール素子とその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061114