JPH03129787A - ホール素子とその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、磁電変換素子に係り、特に化合物半導体を用
いたホール素子及びその製造方法にｌｌ！Ｉｌする。

（従来の技術〉 ブロック状の半導体において、電流の流れている方向に
対して、垂直方向に磁場をかけると、これらの両方向に
対し垂直な方向に電場が生じ、起電力が現われるという
現象は一般にホール効果と呼ばれ、その現象を利用した
素子はホール素子と呼ばれている。

近年、このホール素子は、ブラシレスモータのロータの
位置検出等に広く使用されている。

第４図（Ａ）は、従来のホール素子を示す概略斜視図で
あり、同図（Ｂ）は同図（Ａ）のＡ−Ａ切断線に沿った
断面図である。

同図において、１１は磁性体または非磁性体からなる基
板であり、この基板１１の上には、ガラス、ＳｉＯ２等
の非晶質の絶縁膜１２が形成されている。さらに、絶縁
膜１２上の一部には所定のパターンを有する例えばＩｎ
５ｂ１１ｎＡｓ等の化合物半導体１３と、この化合物半
導体１３上にＡＵ等の金属からなる４個の電極１４が形
成されている。この電極１４は２個ずつ２組あり、互い
に直交する様に対向して、化合物半導体１３と絶縁膜１
２を介して形成されている。

次に、第４図に示した従来のホール素子１０の製造方法
は次に示す通りである。

まず、フェライト等の磁性体基板１１上に、ガラス、８
１０２等の非晶質の絶縁膜１２を形成し、その上に１ｎ
Ｓｂ、ＩｎＡｓ等の化合物半導体１３を真空蒸着、スパ
ッタ等の真空ａｇ！成形技術により形成する。

次に、化合物半導体１３を周知の方法でエツチングして
、所定のパターン形状に形成した後に、外部との導通を
取るための金属からなる電極１４を形成する。

これにより、第４図に示す従来のホール素子１０が得ら
れる。

実際には、基板上に複数のホール素子１０を形成し、こ
れらのホール素子１０をチップ形状に切断した後、リー
ドフレームに配設すると共に、集磁効果を上げるために
、新に別の磁性体を化合物半導体の上に段買しである。

また、リード線を用いてリードフレームを電極と接続し
、樹脂にて外形を成形しであるものを用いることが多い
。

他の従来例として、雲母の上に、例えば、Ｉ　ｎｓｂ等
の化合物半導体を形成し、接着剤を介して、磁性材と接
合した後、雲母を剥離し、所定のパターンを形成後、化
合物半導体上に電極を形成してなるホール素子もある。

この場合電極が化合物半導体の上にしか形成できないの
で、接着力が弱く信頼性に欠けるものであった。

他の従来例として、結晶性の良いＣａＦ２、ＢａＦ２、
ＳｒＦ２、ＭＯＦ２等のフッ化物を化合物半導体の下地
として用いたホール素子３０がある。

第５図は、他の従来のホール素子３０を示す断面図であ
る。

同図において、このホール素子３０は、基板３１上に形
成されたフッ化物３２を介して、所定のパターンを有す
る化合物半導体３３と電ＶＭ３４を形成してなるもので
あり、化合物半導体３３の移動度を高める効果のあるも
のであった。

（発明が解決しようとする課題） 上述の様な、従来のホール素子１０では、化合物半導体
を形成する下地がガラス、５ｉ０２等の非晶質の絶縁膜
であり、その上に移動度の大きな化合物半導体の結晶を
成長させるのが困難であった。

また、電極を化合物半導体の上にのみ形成したホール素
子においては、接着力が弱く、電極の信頼性が乏しいと
いう問題があった。

さらに、ホール素子３０においては、水溶性の高いフッ
化物３２がホール素子の側面に露出するので、製造工程
中の電極形成の際に、リフトオフ法や、メツキ法等の工
程で、水を使用するため、水に溶解したり、また、外気
にｔｌｉｉすることにより、しだイニ溶解し、ＩｎＳｂ
、ＩｎＡＳ。

ＧａＡＳ等の化合物半導体の下地がなくなり、基板との
付着力が弱くなり、化合物半導体の剥れや、電極の不接
着の原因となり、信頼性の高いホール素子とはなり得な
かった。

（課題を解決するための手段） 本発明は上記課題を解決するためになされたものであり
、下記の構成になるホール素子とその製造方法を提供す
る。

基板上に所定のパターンを有する化合物半導体と該化合
物半導体に一部が接触している電極を形成してなるホー
ル素子において、前記基板上にフッ化物からなる薄膜を
介して前記化合物半導体を形成し、前記電極と化合物半
導体の接触部以外に前記フッ化物からなる薄膜と化合物
半導体を覆う様に、絶縁膜を形成してなることを特徴と
するホール素子。

基板上に第１の絶縁膜を介して所定のパターンを有する
化合物半導体と該化合物半導体に一部が接触している電
極を形成してなるホール素子において、前記第１の絶縁
膜上にフッ化物からなる薄膜を介して、前記化合物半導
体を形成し、前記電極と化合物半導体の接触部以外に前
記フッ化物からなる１１１３と化合物半導体を覆う様に
、絶縁膜を形成してなることを特徴とするホール素子。

基板上に絶縁膜及び化合物半導体等を順次積層して所定
の形状に形成されてなるホール素子の製造方法において
、基板上または、その上に形成されている第１絶縁層上
にフッ化物を真空薄膜成形技術により形成し、該フッ化
物上に化合物半導体を形成し、さらに、絶縁膜を形成す
る工程と、前記絶縁膜の一部を除去し前記化合物半導体
を露出させ、’ＩＩｆＩと化合物半導体の接触部を形成
する工程と、前記電極と化合物半導体の接触部から、前
記絶縁膜にかけて電極を形成する工程と、前記絶縁膜、
化合物半導体、フッ化物をパターニングする工程と、少
なくとも、前記フッ化物が露出する部分に、保護膜を形
成する工程とからなることを特徴とするホール素子の製
造方法。

前記したホール素子であって、フッ化物の格子定数へと
化合物半導体の格子定数Ｂに応じた格子定数不整合率Ｃ
は略５％以内としたことを特徴とするホール素子。

但し　Ｃ＝　（ｌ　Ａ−Ｂ　ｌ　／Ａ）　ｘ　　ｔｏ。

（実施例） 〈実施例１〉 第１図は本発明になるホール素子４０を示す断面図であ
る。

同図において、４１はｖｊｉ性体または非磁性体からな
る基板であり、この上には層状構造または、蛍石型結晶
構造のＣａＦ２、ＢａＦ２、Ｓｒ「２、ＭＱＦ２等のフ
ッ化物層４２が形成されている。

このフッ化物層４２の上には所定のパターンを有する、
例えば、ＩｎＳｂ、ＩｎＡｓ、ＧａＡｓ。

ＧａＰ、ＡＪＡｓ、ＩｎＰ＠の化合物半導体４３が形成
され、さらにこの化合物半導体４３の上には、例えば、
Ｓｉｎ、５ｉ０２、ＳｉＮ等の絶縁膜４４が電極と化合
物半導体の接触部４５を除いて形成されている。この化
合物半導体４３上の電極と化合物半導体の接触部から前
記絶縁膜４４の一部にかけて、例えば、Ａｕ／Ｃｒ、Ａ
ｕ／Ｎｉ／ＣＬＩ等の金属電極４６が形成されている。

そして、上記の様に、積層されて形成されたフッ化物Ｈ
４２、化合物半導体４３、絶縁膜４４、電極４６の断面
および、基板にかけて、例えば、ＯＭ　ＲＮ　Ｓ　ｉ　
ＯＳＳ　ｉ　Ｏ２、Ｓ　Ｉ　Ｎ等の保護膜４７が形成さ
れている。

上述の様に、本実施例では化学的安定性の高い結晶性の
フッ化物層４２上に直接化合物半導体４３を形成したた
め、その上に形成された化合物半導体４３は、あたかも
単結晶の様に結晶成長して非常に移動度の大きなホール
素子が得られ、また、水溶性の高いフッ化物層４２が露
出しない様に、このフッ化物驕４２の露出面を保護膜に
より覆っであるので、非常に信頼性の高いホール素子が
得られる。

〈実施例２〉 第２図は本発明になるホール素子５０の他の実部側を示
す断面図である。

同図において、第１図の構成要素と同一構成要素には同
一符号を付し、説明を省略する。

本実施例のホール素子５０が前記ホール素子４０と異な
る点は、フッ化物層を形成する前に、基板上に第１の絶
縁膜５１を形成しである点である。

同図に示す様に、本発明になるホール素子５０において
は、５ｉ０２等の絶縁膜の上にフッ化物Ｎ４２を介して
化合物半導体４３を形成したので、前記同様移動度が大
となり、優れた信頼性が得られる。

次に、上記したホール素子４０．５０において、前述し
たＣａＦ２、ＢａＦ２、ＳｒＦ２、ＭＱＦ２等のフッ化
物層４２と、ＩｎＳｂ、ＩｎＡｓ。

ＧａＡｓ、ＧａＰ５ＡＩＡｓ、［ｎＰ等の化合物半導体
４３との組合せについて考えてみる。

フッ化物層４２と化合物半導体４３を夫々形成する各物
質は結晶状態で固有の格子定数を有しており、フッ化物
層４２と化合物半導体４３を構成する各物質を選定する
際、各物質の格子定数を近接させたものを用いることに
よって、フッ化物層４２上に化合物半導体４３を結晶性
良く形成することができる。

ここで、フッ化物層４２の格子定数をＡ、化合物半導体
４３の格子定数を８と夫々すると、フッ化物層４２上に
化合物半導体４３を結晶性良く形成することができるυ
ｊ合を示す格子定数不整合率Ｃ［％］は、次式で示され
る。

Ｃ＝　（Ａ−Ｂ　ｌ　／Ａ）　Ｘ　１００ホール素子に
おいて、この格子定数不整合率は、略５％以内であるこ
とが望ましい。何故なら略５％より大きくなると、化合
物半導体４３の結晶はフッ化物層４２の結晶状態に関係
なくランダムとなる（すなわち、結晶性が悪くなる）た
めである。

化合物半導体４３の結晶性が悪くなると、電子の移動度
が低下し、ホール素子としての機能が低下する。

ここで、表に示す実施例１〜実施例１１及び比較例１〜
比較例３による各ｖＩＪ質の組合せでホール素子を得る
場合における格子定数不整合率の結果を次の表に示す。

（以下、 余白） く表〉 表から理解できるように、実施例１〜実施例１１におい
ては、格子定数不整合率が略５％以内になるように、フ
ッ化物層４２と化合物半導体４３における各物質の組合
せを選定した。

よって、フッ化物層４２上に化合物半導体４３を形成す
る際、化合物半導体４３の結晶性が良くなる。これによ
り化合物半導体４３における電子の移動度が向上するの
で、ホール素子としての性能がより良くなる。

一方、比較例１〜比較例３に示すように、フッ化物層４
２と化合物半導体４３における各物質の組合せを選定し
ない場合は、格子定数不整合率が略５％より大きくなる
。このとき、フッ化物層４２上に化合物半導体４３を形
成する際、化合物半導体４３の結晶性が良くならない。

これにより化合物半導体４３における電子の移動度が低
下し、ホール素子としての性能が低下する。

以上より、フッ化物層４２と化合物半導体４３における
各物質の組合せが重要で′あることが容易に理解できる
。

次に本発明になるホール素子４０の製造方法を説明する
。

第３図（Ａ）〜（Ｅ）は本発明になるホール素子４０の
製造方法を示す図であり、以下各工程類に説明する。

工程（Ａ）： まず、＃５０００程度の研磨剤によりに十分研磨された
Ｎｉ−２ｎフエライト等の磁性体からなる基板４１を用
意する。

この上に蒸着またはスパッタ、ＭＢＥ法等真空薄膜成形
技術の方法を用いてＣａＦ２、ＢａＦ２、ＳｒＦ２等の
フッ化物層４２を、１０００入〜１００００＾形成し、
その上に、ＩｎＳｂ、ＩｎＡｓ等の化合物半導体４３を
、蒸着、ＭＢＥ法等で形成し、さら′に、その上に、例
えば、ＳｉＯ，ＳｉＯ２、ＳｉＮ等の絶縁膜４４を１０
００入〜１００００Å形成する。

工程（Ｂ）： 次に、この絶縁ＷＡ４４の一部をドライ、または、ウェ
ットの周知のエツチング法により除去し、前記化合物半
導体４３の一部を露出させ電極と化合物半導体の接触部
４５とする。

工程（Ｃ）： 次に、電極と化合物半導体の接触部４５、および、前記
絶縁膜４４上に、例えば、リフトオフ法や、メツキ法に
より、Ａｕ／Ｃｒ、Ａｕ／Ｎ　ｉ／ＣＩＪ等の電極４６
を形成する。

工程（Ｄ）： 次に、上記絶縁膜４４、半導体化合物４３、フッ化物層
４２をドライエツチング法により所定のパターンに形成
する。

工程（Ｅ）： 最後に、フッ化物層４２の断面が露出しない様に、電極
４６を除いた部分に例えば、ＯＭＲ。

Ｓｉｎ、ＳｉＯ２、ＳｉＮ等の保護膜４７を形成する。

これにより本発明になるホール素子４０ができる。

実際には、この後、従来のホール素子と同様に、ホール
素子４０をチップ形状に切断して、リードフレームに配
設し、集磁効果、を上げるために、新に別の磁性体を化
合物半導体４３の上に設置して、リード線を用いてリー
ドフレームを電極と接続し、樹脂にて外形を成形しであ
るものを用いる。

また、本実施例では、基板として、磁性体を用いたが、
非磁性体を用いても同様の効果がある。

（発明の効果） 上述の様に、本発明によれば、基板上に所定のパターン
を有する化合物半導体と該化合物半導体に一部が接触し
ている電極を形成してなるホール素子において、前記基
板上にフッ化物からなる薄膜を介して前記化合物半導体
を形成し、前記電極と化合物半導体の接触部以外に前記
フッ化物からなる薄膜と化合物半導体を覆う様に、絶縁
膜を形成してなること、または、基板上に第１の絶縁膜
を介して所定のパターンを有する化合物半導体と該化合
物半導体に一部が接触している電極を形成してなるホー
ル素子において、前記第１の絶縁膜上にフッ化物からな
る薄膜を介して、前記化合物半導体を形成し、前記電極
と化合物半導体の接触部課外に前記フッ化物からなる薄
膜と化合物半導体を覆う様に、絶縁膜を形成してなるこ
とを特徴とし、さらに、基板上に絶縁膜及び化合物半導
体等を順次積層して所定の形状に形成されてなるホール
素子の製造方法において、基板上または、その上に形成
されている第１絶縁層上にフッ化物を真空薄膜成形技術
により形成し、該フッ化物上に化合物半導体を形成し、
さらに、絶縁膜を形成する工程と、前記絶縁膜の一部を
除去し前記化合物半導体を露出させ、電極と化合物半導
体の接触部を形成する工程と、前記電極と化合物半導体
の接触部から、前記絶縁膜にかけて電極を形成する工程
と、前記絶縁膜、化合物半導体、フッ化物をパターニン
グする工程と、少なくとも、前記フッ化物が露出する部
分に、保護膜を形成する工程とからなることを特徴とし
たので、移動度が大きく、しかも、フッ化物の溶解がな
く、信頼性の高いホール素子とその製造方法の提供を可
能とする。

さらにまた、フッ化物の格子定数と化合物半導体の格子
定数に応じた格子定数不整合率は略５％以内としたこと
を特徴とするホール素子を提供することにより、ホール
素子の性能を一段と向上できるという効果を得ることが
できる。

【図面の簡単な説明】

第１図は本発明になるホール素子４０を示す断面図、第
２図は本発明になるホール素子５０の他の実施例を示す
断面図、第３図（Ａ）〜（Ｅ）は本発明になるホール素
子の！！！込方法を示す図、第４図（Ａ）は、従来のホ
ール素子を示す概略斜視図であり、周間（Ｂ）は従来の
ホール素子のＡ−Ａ切１！Ｆｉ１１に沿った断面図、第
５図は、従来のホール素子を示す断面図である。 ４０．５０・・・本発明になるホール素子、４１・・・
基板、４２・・・フッ化物層、４３・・・半導体化合物
、４４・・・絶縁膜、４５・・・電極と化合物半導体の
接触部、４６・・・電極、４７・・・保護膜、５１・・
・第１の絶縁膜。 特　許　出願人　日本ビクター株式会社代表者　増水　
邦夫

Claims (4)

【特許請求の範囲】
1. （１）基板上に所定のパターンを有する化合物半導体と
   該化合物半導体に一部が接触している電極を形成してな
   るホール素子において、 前記基板上にフッ化物からなる薄膜を介して前記化合物
   半導体を形成し、前記電極と化合物半導体の接触部以外
   に前記フッ化物からなる薄膜と化合物半導体を覆う様に
   、絶縁膜を形成してなることを特徴とするホール素子。
2. （２）基板上に第１の絶縁膜を介して所定のパターンを
   有する化合物半導体と該化合物半導体に一部が接触して
   いる電極を形成してなるホール素子において、 前記第１の絶縁膜上にフッ化物からなる薄膜を介して、
   前記化合物半導体を形成し、前記電極と化合物半導体の
   接触部以外に前記フッ化物からなる薄膜と化合物半導体
   を覆う様に、絶縁膜を形成してなることを特徴とするホ
   ール素子。
3. （３）基板上に絶縁膜及び化合物半導体等を順次積層し
   て所定の形状に形成されてなるホール素子の製造方法に
   おいて、 基板上または、その上に形成されている第１絶縁層上に
   フッ化物を真空薄膜成形技術により形成し、該フッ化物
   上に化合物半導体を形成し、さらに、絶縁膜を形成する
   工程と、 前記絶縁膜の一部を除去し前記化合物半導体を露出させ
   、電極と化合物半導体の接触部を形成する工程と、 前記電極と化合物半導体の接触部から、前記絶縁膜にか
   けて電極を形成する工程と、 前記絶縁膜、化合物半導体、フッ化物をパターニングす
   る工程と、 少なくとも、前記フッ化物が露出する部分に、保護膜を
   形成する工程とからなることを特徴とするホール素子の
   製造方法。
4. （４）請求項（１）又は（２）記載のホール素子であっ
   て、フッ化物の格子定数Ａと化合物半導体の格子定数Ｂ
   に応じた格子定数不整合率Ｃは略５％以内としたことを
   特徴とするホール素子。 但しＣ＝（ＩＡ−ＢＩ／Ａ）×１００