JPS61256776A - 磁電変換素子 - Google Patents
磁電変換素子Info
- Publication number
- JPS61256776A JPS61256776A JP60099395A JP9939585A JPS61256776A JP S61256776 A JPS61256776 A JP S61256776A JP 60099395 A JP60099395 A JP 60099395A JP 9939585 A JP9939585 A JP 9939585A JP S61256776 A JPS61256776 A JP S61256776A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- film
- wire bonding
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はホール素子、磁気抵抗効果素子など磁界ないし
磁束を電気信号に変換する磁電変換素子に関するもので
ある。
磁束を電気信号に変換する磁電変換素子に関するもので
ある。
従来、Ｉ−ｖ族化合物半導体を用いた磁電変換素子の電
極構造は半導体層にオーミックコンタクト層を形成後、
蒸着法等によりＡｕ、 ＡＩ等のワイヤーポンディング
性の良好な金属層を形成し、これを３００〜４００℃付
近に加熱して圧着もしくは超音波と圧着の並用によりＡ
ｕ、ＡＩ等の細線を接続する方法が用いられている。し
かるに、表面に有機物絶縁層を有する基板上に形成され
た化合物半導体膜上にこの方法を適用しようとすると、
つぎのようＡ″２つの問題を生じる。
極構造は半導体層にオーミックコンタクト層を形成後、
蒸着法等によりＡｕ、 ＡＩ等のワイヤーポンディング
性の良好な金属層を形成し、これを３００〜４００℃付
近に加熱して圧着もしくは超音波と圧着の並用によりＡ
ｕ、ＡＩ等の細線を接続する方法が用いられている。し
かるに、表面に有機物絶縁層を有する基板上に形成され
た化合物半導体膜上にこの方法を適用しようとすると、
つぎのようＡ″２つの問題を生じる。
その第一は、ポンディング時に温度を十分に上げられな
いことである０通常行われているように電極部の温度を
３００〜４００℃に上げると、ポンディング時に有機物
絶縁層と半導体膜との間での剥離が生ずる。この原因は
、絶縁層と化合物半導体層とは熱膨張率が異なるため、
電極部の温度を１讐させると絶縁層と半導体膜との界面
に熱応力が集中することにあると推定される。
いことである０通常行われているように電極部の温度を
３００〜４００℃に上げると、ポンディング時に有機物
絶縁層と半導体膜との間での剥離が生ずる。この原因は
、絶縁層と化合物半導体層とは熱膨張率が異なるため、
電極部の温度を１讐させると絶縁層と半導体膜との界面
に熱応力が集中することにあると推定される。
第２は、有機物絶縁層がやわらかく、Ｓｉなどの結晶に
くらべて、超音波の圧着がむずかしいことである。この
ため、通常行われているような大きな超音波パワーを印
加すると、絶縁層と半導体膜との間で剥離を生じてしま
う。
くらべて、超音波の圧着がむずかしいことである。この
ため、通常行われているような大きな超音波パワーを印
加すると、絶縁層と半導体膜との間で剥離を生じてしま
う。
そこで、本発明の目的は、絶縁性の基板、すなわち基板
自体が絶縁材もしくは表面に絶縁層を有する基板上に形
成された厚さＯ，ｌ”１ＯＪＬ雪の化合物半導体薄膜に
低温で低いエネルギーの超音波で高収率かつ強固で高信
頼性のワイヤーポンディングを可能にし、ワイヤーポン
ディングの収率を大幅に改善し、磁電変換素子の信頼性
を飛躍的に増大するとともに、工業的に量産性の極めて
大なる磁電変換素子を提供することにある。
自体が絶縁材もしくは表面に絶縁層を有する基板上に形
成された厚さＯ，ｌ”１ＯＪＬ雪の化合物半導体薄膜に
低温で低いエネルギーの超音波で高収率かつ強固で高信
頼性のワイヤーポンディングを可能にし、ワイヤーポン
ディングの収率を大幅に改善し、磁電変換素子の信頼性
を飛躍的に増大するとともに、工業的に量産性の極めて
大なる磁電変換素子を提供することにある。
本発明者らは、上述の如き従来技術の欠点を除くため広
汎な電極構造と材質についての検討を行った結果、オー
ミック電極であるＣｕ層の上に、旧の層を介在させ、更
にその上部にＡｕのポンディング層を形成する三層の構
造とし、Ｃｕ、 Ｎｉの層をそれぞれ０．５ μｍ以上
、好ましくは、それぞれ、１．０ ｇｍ以上厚くつける
ことにより、下部の有機物絶縁層の弾力又はへこみをお
さえることによるワイヤーポンディング時の超音波印加
を効率化し得ることを見い出し、信頼性の大なる、強固
なワイヤーポンディング電極を有する磁電変換素子を製
作し、本発明を完成した。
汎な電極構造と材質についての検討を行った結果、オー
ミック電極であるＣｕ層の上に、旧の層を介在させ、更
にその上部にＡｕのポンディング層を形成する三層の構
造とし、Ｃｕ、 Ｎｉの層をそれぞれ０．５ μｍ以上
、好ましくは、それぞれ、１．０ ｇｍ以上厚くつける
ことにより、下部の有機物絶縁層の弾力又はへこみをお
さえることによるワイヤーポンディング時の超音波印加
を効率化し得ることを見い出し、信頼性の大なる、強固
なワイヤーポンディング電極を有する磁電変換素子を製
作し、本発明を完成した。
すなわち、本発明は、表面に有機物絶縁層を有する基板
上に厚さ０．１〜ＩＯ＃Ｌｍ、電子移動度が２．０００
〜８Ｑ、ＱＱＯｃｍ２／Ｖ−ｓｅａのＸ−Ｖ族化合物半
導体膜が形成され、半導体膜上の所要の部分にＣｕ層が
形成されその上にＮｉ層が形成され、Ｃｕ層の上にＡｌ
１層が形成されて電極が構成されたことを特徴とする。
上に厚さ０．１〜ＩＯ＃Ｌｍ、電子移動度が２．０００
〜８Ｑ、ＱＱＯｃｍ２／Ｖ−ｓｅａのＸ−Ｖ族化合物半
導体膜が形成され、半導体膜上の所要の部分にＣｕ層が
形成されその上にＮｉ層が形成され、Ｃｕ層の上にＡｌ
１層が形成されて電極が構成されたことを特徴とする。
本発明によれば１表面に有機物絶縁層を有する基板上に
厚さが９．１−１１０１Ｌ 、電子濃度が５×１０Ｓ〜
５Ｘ １０” ｃｍ−”の範囲内にあり、室温で電子移
動度が、２ 、０００〜８０．０ＱＯｃ膿２／Ｖ−ｇｅ
ｃのＩ−Ｖ族の高移動度化合物半導体膜が形成され、そ
の半導体膜上の所要の部分に電極が形成されるが、その
電極は半導体層の上にＣｕ層が形成され、その上にＮｉ
層が形成され、その上にＡｕ層が形成されてなる。
厚さが９．１−１１０１Ｌ 、電子濃度が５×１０Ｓ〜
５Ｘ １０” ｃｍ−”の範囲内にあり、室温で電子移
動度が、２ 、０００〜８０．０ＱＯｃ膿２／Ｖ−ｇｅ
ｃのＩ−Ｖ族の高移動度化合物半導体膜が形成され、そ
の半導体膜上の所要の部分に電極が形成されるが、その
電極は半導体層の上にＣｕ層が形成され、その上にＮｉ
層が形成され、その上にＡｕ層が形成されてなる。
本発明の磁電変換素子の１つであるホール素子の構造の
１例を第１図に示す、第１図において、ホール素子の基
板１２上に有機物絶縁層１３が形成され、該層上に化合
物半導体５ＩＩ５Ｎから成るホール素子が形成されてい
る。即ち、感磁部を構成する高電子移動度の半導体膜１
４が基板ｌｌ上に形成され、半導体膜１４上の所要の部
分にワイヤーポンディング用電極１５が形成されている
。この電極１５は半導体１１ｇ１４とオーミック接触す
るＣｕ層１８、このＣｕ層１８上のＮｉ層１７、更にそ
の上のＡｎ層１８の３層から成る。電極間の中央部の半
導体膜！４はホール素子感磁部１９を形成する。この感
磁部１８を覆ってシリコーン樹脂４１を付着する。この
ようなワイヤーポンディング電極を有する本発明の磁電
変換素子においては、電極１５はＡｕ、 ＡＩ、 Ａｌ
−Ｓｉ合金等の細線２１でリードフレーム２２にワイヤ
ーポンディングによって接続される。基板１２は接着樹
脂層５０を介してリードフレーム２２に接着される。更
に、リードフレーム２２の端部を残して基板１１、細！
１２１などは樹脂のモールド体２３内に埋込まれて、パ
ッケージ又はモールドされる。
１例を第１図に示す、第１図において、ホール素子の基
板１２上に有機物絶縁層１３が形成され、該層上に化合
物半導体５ＩＩ５Ｎから成るホール素子が形成されてい
る。即ち、感磁部を構成する高電子移動度の半導体膜１
４が基板ｌｌ上に形成され、半導体膜１４上の所要の部
分にワイヤーポンディング用電極１５が形成されている
。この電極１５は半導体１１ｇ１４とオーミック接触す
るＣｕ層１８、このＣｕ層１８上のＮｉ層１７、更にそ
の上のＡｎ層１８の３層から成る。電極間の中央部の半
導体膜！４はホール素子感磁部１９を形成する。この感
磁部１８を覆ってシリコーン樹脂４１を付着する。この
ようなワイヤーポンディング電極を有する本発明の磁電
変換素子においては、電極１５はＡｕ、 ＡＩ、 Ａｌ
−Ｓｉ合金等の細線２１でリードフレーム２２にワイヤ
ーポンディングによって接続される。基板１２は接着樹
脂層５０を介してリードフレーム２２に接着される。更
に、リードフレーム２２の端部を残して基板１１、細！
１２１などは樹脂のモールド体２３内に埋込まれて、パ
ッケージ又はモールドされる。
第２図は第１図示のホール素子を上面からみた状態を示
す。
す。
第３図および第４図は本発明のホール素子をリードフレ
ーム２２を介することなく、プリント配線用基板に直接
地材けた例である。すなわち、プリント基板２４に形成
された配線２５に細線２１が接続される。
ーム２２を介することなく、プリント配線用基板に直接
地材けた例である。すなわち、プリント基板２４に形成
された配線２５に細線２１が接続される。
第５図は、フェライト基板１２′ とフェライトによる
磁気収束チップ４２で磁電変換素子の感磁部をサンドイ
ッチした構造を有する本発明のホール素子の例である。
磁気収束チップ４２で磁電変換素子の感磁部をサンドイ
ッチした構造を有する本発明のホール素子の例である。
第６図は半導体層１４と有機物絶縁層１３との中間に無
機質の絶縁層２Ｂが形成されている本発明の磁電変換素
子であるホール素子の例である。
機質の絶縁層２Ｂが形成されている本発明の磁電変換素
子であるホール素子の例である。
以上のように１本発明では、ワイヤーポンディング用電
極１５はＣｕ層１６、Ｘｉ層１７、Ａｕ層１８の３層よ
り成る。この３層構造の電極を形成することにより、絶
縁性基板１１上の半導体薄膜１４に対し、低いパワーの
超音波印加でかつ低温で高信頼性のワイヤーポンディン
グ接合を形成することが可能となる。
極１５はＣｕ層１６、Ｘｉ層１７、Ａｕ層１８の３層よ
り成る。この３層構造の電極を形成することにより、絶
縁性基板１１上の半導体薄膜１４に対し、低いパワーの
超音波印加でかつ低温で高信頼性のワイヤーポンディン
グ接合を形成することが可能となる。
Ａｕ層、Ｎｉ層あるいはＣｕ層の形成には、無電解メッ
キ法、電解メッキ法、蒸着またはスパッタリングによる
リフトオフ法等の通常の半導体素子の電極形成に用いる
方法が用いられる。 Ａｕ層１８、Ｘｉ層１７、Ｃｕ層
１０の層厚は特に限定されないが、通常は０．１〜３０
用腫、好ましくは０．１〜１０＃Ｌ腸がよい。
キ法、電解メッキ法、蒸着またはスパッタリングによる
リフトオフ法等の通常の半導体素子の電極形成に用いる
方法が用いられる。 Ａｕ層１８、Ｘｉ層１７、Ｃｕ層
１０の層厚は特に限定されないが、通常は０．１〜３０
用腫、好ましくは０．１〜１０＃Ｌ腸がよい。
本発明磁電変換素子の基板Ｉ２は、一般の磁電変換素子
に用いられているものでよく、単結晶もしくは焼結フェ
ライト基板、セラミック基板、ガラス基板、シリコン基
板、サファイア基板、耐熱性の樹脂基板、強磁性体であ
る鉄、パーマロイ等の基板等が用いられる。
に用いられているものでよく、単結晶もしくは焼結フェ
ライト基板、セラミック基板、ガラス基板、シリコン基
板、サファイア基板、耐熱性の樹脂基板、強磁性体であ
る鉄、パーマロイ等の基板等が用いられる。
基板の表面の有機物絶縁層１３は有機物である樹脂の絶
縁体層が好ましく用いられる。
縁体層が好ましく用いられる。
樹脂の絶縁体層１３は、通常、基板１１と高移動度半導
体膜１４との接着層として好ましく用いられているもの
であり、通常用いられている熱硬化性のエポキシ樹脂、
フェ／−ルエボキシ樹脂や東芝セラミック製のＴＶＢ樹
脂等が用いられる。又、その絶縁体層１３の厚さは、特
に限定されないが、６０終厘以下であり、好ましくは３
０川諺以下である。
体膜１４との接着層として好ましく用いられているもの
であり、通常用いられている熱硬化性のエポキシ樹脂、
フェ／−ルエボキシ樹脂や東芝セラミック製のＴＶＢ樹
脂等が用いられる。又、その絶縁体層１３の厚さは、特
に限定されないが、６０終厘以下であり、好ましくは３
０川諺以下である。
本発明磁電変換素子では、第６図に示すように、感磁部
の半導体層と有機物絶縁層の中間に無機質のうすい絶縁
層が形成されることも行われる。この場合、無機質の絶
縁層は、５ｉ０２ 、 Ｓｉｎ。
の半導体層と有機物絶縁層の中間に無機質のうすい絶縁
層が形成されることも行われる。この場合、無機質の絶
縁層は、５ｉ０２ 、 Ｓｉｎ。
ＡｆＬ２０３ 、 Ｓｉ３Ｎ４などのうすい被膜から成
り、通常その厚みは２ル量以下、好ましくは５００人〜
ｔｏ、ｏｏｏ入の範囲である。
り、通常その厚みは２ル量以下、好ましくは５００人〜
ｔｏ、ｏｏｏ入の範囲である。
図示はしていないが、本発明の磁電変換素子では、半導
体膜１４の上面に無機質の薄い絶縁層がパシベーション
層として形成されてもよい、この場合の無機質の絶縁層
は、ＳｉＯ□、ＳｉＯ，ＡＪ１２０３ 。
体膜１４の上面に無機質の薄い絶縁層がパシベーション
層として形成されてもよい、この場合の無機質の絶縁層
は、ＳｉＯ□、ＳｉＯ，ＡＪ１２０３ 。
５ｌＢＮ４などの被膜からなり、通常その厚みは２用■
以下、好ましくは５００−１０，０００人の範囲である
。
以下、好ましくは５００−１０，０００人の範囲である
。
感磁部半導体膜１４は、通常の磁電変換素子として用い
られる高移動度のＩ−Ｖ族化合物半導体膜がよく、更に
、Ｉｎ又はＡｓのいずれか、又は両方を同時に含むＩ−
Ｖ族の化合物半導体の二元、三元の半導体は好ましいも
のである。特にＩｎＳｂ、 ＩｎＡｓが高い移動度を示
すため好ましく用いられる。用いられる半導体膜の電子
移動度は２，０００〜８０．０００ｃｍ２／ Ｖ−ｓｅ
ｔの範囲内にあり、単結晶もしくは多結晶の薄膜が用い
られる。
られる高移動度のＩ−Ｖ族化合物半導体膜がよく、更に
、Ｉｎ又はＡｓのいずれか、又は両方を同時に含むＩ−
Ｖ族の化合物半導体の二元、三元の半導体は好ましいも
のである。特にＩｎＳｂ、 ＩｎＡｓが高い移動度を示
すため好ましく用いられる。用いられる半導体膜の電子
移動度は２，０００〜８０．０００ｃｍ２／ Ｖ−ｓｅ
ｔの範囲内にあり、単結晶もしくは多結晶の薄膜が用い
られる。
半導体膜の形成には、ＬＰＥ法、ＣＶＤ法、ＭＯＣＶＤ
法、蒸着法、ＭＢＥ法等通常の半導体薄膜の形成法であ
れば何でもよい、特に、ＭＢＥ法は、結晶性の良好な半
導体膜が得られ、高電子移動度の膜ができ、しかもまた
磁電変換素子の感度に非常に大きな影響を持つ因子であ
る膜厚の制御性が良いので好ましい、また半導体薄膜の
形成には、単結晶もしくは多結晶の半導体ウェーハより
研磨法により、薄膜化する方法も用いられる。
法、蒸着法、ＭＢＥ法等通常の半導体薄膜の形成法であ
れば何でもよい、特に、ＭＢＥ法は、結晶性の良好な半
導体膜が得られ、高電子移動度の膜ができ、しかもまた
磁電変換素子の感度に非常に大きな影響を持つ因子であ
る膜厚の制御性が良いので好ましい、また半導体薄膜の
形成には、単結晶もしくは多結晶の半導体ウェーハより
研磨法により、薄膜化する方法も用いられる。
磁電変換素子の電Ｖｆｉ１５はＡｕ 、Ａ旦、Ａ交−８
１合金等の通常ワイヤーポンディングに用いられる細線
２１により、リードフレーム２２又はプリント基板上に
形成された配線パターン２５等の導体に電気的に結合さ
れる。
１合金等の通常ワイヤーポンディングに用いられる細線
２１により、リードフレーム２２又はプリント基板上に
形成された配線パターン２５等の導体に電気的に結合さ
れる。
プリント基板２４上に結線する場合において、用いるプ
リント基板２４は通常の電子部品の配線に用いられるも
のでよい、その配線導体上にＡｕ、Ａｇ等のポンディン
グ性の良好な薄層を形成することも好ましく行なわれる
。
リント基板２４は通常の電子部品の配線に用いられるも
のでよい、その配線導体上にＡｕ、Ａｇ等のポンディン
グ性の良好な薄層を形成することも好ましく行なわれる
。
本発明磁電変換素子は、通常樹脂モールドにより形成さ
れる。
れる。
モールド樹脂２３の材質は、一般に電子素子のモールド
に使用されている樹脂でよい。好ましいものは、熱硬化
性樹脂で、エポキシ樹脂、フェノールエポキシ樹脂等が
ある。そのモールド方法は１通常の電子部品で行なわれ
ている方法でよく、例えば、注型モールド、トランスフ
ァーモールド、固形ベレットを素子上に置き加熱溶融後
、硬化してモールドする等の方法がある。
に使用されている樹脂でよい。好ましいものは、熱硬化
性樹脂で、エポキシ樹脂、フェノールエポキシ樹脂等が
ある。そのモールド方法は１通常の電子部品で行なわれ
ている方法でよく、例えば、注型モールド、トランスフ
ァーモールド、固形ベレットを素子上に置き加熱溶融後
、硬化してモールドする等の方法がある。
以北、本発明の磁電変換素子の１例としてホール素子を
例にとり説明してきたが、他の素子、例えば磁気抵抗効
果素子についても、ホール素子とは、その電極形状、端
子電極の個数、感磁部のパターンが異るが、ホール素子
と同〈同様に電極形成がなされ、基本構成については同
一である。
例にとり説明してきたが、他の素子、例えば磁気抵抗効
果素子についても、ホール素子とは、その電極形状、端
子電極の個数、感磁部のパターンが異るが、ホール素子
と同〈同様に電極形成がなされ、基本構成については同
一である。
以下、本発明を具体例をもって説明するが１本発明はこ
れらの例のみに限定されるものではなく、先に述べた基
本構造を持つ全ての磁電変換素子に及ぶものである。
れらの例のみに限定されるものではなく、先に述べた基
本構造を持つ全ての磁電変換素子に及ぶものである。
第１例
表面が平滑な単結晶マイカ基板上に、厚さｌ延層、電子
移動度３０，０００ＣＩＩ２／ｖ−８ｅＣのＩｎＳｂ薄
膜を真空蒸着により形成して半導体膜１４を作った。
移動度３０，０００ＣＩＩ２／ｖ−８ｅＣのＩｎＳｂ薄
膜を真空蒸着により形成して半導体膜１４を作った。
このＩｒ＋Ｓｂ薄膜の表面にエポキシ樹脂を塗布し、厚
さ０．３ｍ鵬、−辺が４５ｍｍの正方形をしたセラミッ
ク基板１２上に接着した。ついで前記マイカを除去した
。その後フォトレジストを使用し、通常行われている方
法でＩｎＳｂ薄膜の感磁部の表面上にフォトレジスト被
膜を形成した０次に、無電解メッキを行い、銅を厚さ０
．３１Ｌｍ所要の部位のみに付着させた。さらに銅の厚
付けを行う為、電解銅メッキを行い、厚さ２ＩＬｍ、Ｃ
ｕ層１Ｂを形成した０次に上記のフォトレジストを再度
用い、電極部のみに厚さ２ｐｍの１層１７を電解メッキ
法により形成した。さらにその上に電解メッキにより厚
さ２＃ＬＩｎのＡｕ層１８を形成した１次に上記のフォ
トレジストを再度用い、フォトリソグラフィーの手法に
より、不要なＩｎＳｂ薄膜及び、一部の不要な銅を塩化
第２鉄の塩酸々性溶液でエツチング除去し、ホール素子
の感磁部および４つの電極部を形成した。ついでシリコ
ーン樹脂により感磁部の真上にコーティングを行い、保
護膜を形成した一次に、このウェーハをグイシングカッ
ターにかけ、１、Ｉ Ｘ １．１ｍｍの方形のホール素
子に切断した０次にこれをリードフレーム２２のアイラ
ンド５１上に接着した０次にペレットの電極１５とリー
ドフレーム２２とを高速ワイヤーボンダーを用い、Ａｕ
細ｌ１２１で接合した。ついでエポキシ樹脂によりトラ
ンスファーモールド法でパッケージ化した。
さ０．３ｍ鵬、−辺が４５ｍｍの正方形をしたセラミッ
ク基板１２上に接着した。ついで前記マイカを除去した
。その後フォトレジストを使用し、通常行われている方
法でＩｎＳｂ薄膜の感磁部の表面上にフォトレジスト被
膜を形成した０次に、無電解メッキを行い、銅を厚さ０
．３１Ｌｍ所要の部位のみに付着させた。さらに銅の厚
付けを行う為、電解銅メッキを行い、厚さ２ＩＬｍ、Ｃ
ｕ層１Ｂを形成した０次に上記のフォトレジストを再度
用い、電極部のみに厚さ２ｐｍの１層１７を電解メッキ
法により形成した。さらにその上に電解メッキにより厚
さ２＃ＬＩｎのＡｕ層１８を形成した１次に上記のフォ
トレジストを再度用い、フォトリソグラフィーの手法に
より、不要なＩｎＳｂ薄膜及び、一部の不要な銅を塩化
第２鉄の塩酸々性溶液でエツチング除去し、ホール素子
の感磁部および４つの電極部を形成した。ついでシリコ
ーン樹脂により感磁部の真上にコーティングを行い、保
護膜を形成した一次に、このウェーハをグイシングカッ
ターにかけ、１、Ｉ Ｘ １．１ｍｍの方形のホール素
子に切断した０次にこれをリードフレーム２２のアイラ
ンド５１上に接着した０次にペレットの電極１５とリー
ドフレーム２２とを高速ワイヤーボンダーを用い、Ａｕ
細ｌ１２１で接合した。ついでエポキシ樹脂によりトラ
ンスファーモールド法でパッケージ化した。
このようにして製作したこの発明を適用したホール素子
のワイヤーポンディング時の不良率は第１表中のＩの如
くであった。
のワイヤーポンディング時の不良率は第１表中のＩの如
くであった。
第 １ 表
第１表において、■はＩｎ５ｂｉ膜上に直接２ＩＬ鵬の
Ａｕ層を形成した場合である。
Ａｕ層を形成した場合である。
それぞれの場合においてポンディング時の素子の温度は
１００℃である。また、超音波エネルギーはそれぞれの
場合について不良率が最小になるように選んである。さ
らに、サンプル数は各２層０００個である。不良率はｌ
接合あたりの値である。電極とＡｕ細線２１との間の引
張り強度が２ｇ以下のものは不良とした。
１００℃である。また、超音波エネルギーはそれぞれの
場合について不良率が最小になるように選んである。さ
らに、サンプル数は各２層０００個である。不良率はｌ
接合あたりの値である。電極とＡｕ細線２１との間の引
張り強度が２ｇ以下のものは不良とした。
この結果より明らかなごとく、基板の表面に有機絶縁層
を有する磁電変換素子に於いて、強固で、かつ収率の良
いワイヤーポンディングができることが明らかになり、
しかも工業的な寄与も大である。
を有する磁電変換素子に於いて、強固で、かつ収率の良
いワイヤーポンディングができることが明らかになり、
しかも工業的な寄与も大である。
第 ２ 例
表面が平滑なマイカ基板上に厚さ１．２１Ｌｍ、電子移
動度１０．０００ｃｍ２／ Ｖ−ｓｅｃのＩｎＡｇ膜を
ＮＢＥ法（分子線エピタキシー法）により形成した。
動度１０．０００ｃｍ２／ Ｖ−ｓｅｃのＩｎＡｇ膜を
ＮＢＥ法（分子線エピタキシー法）により形成した。
次に、第１例と同様の方法でＩｎＡｓ１ｌｌを厚さ０．
３１■−辺が４５腸腸の正方形をしたセラミック基板上
に接着した。この後は第１例と全く同一の方法でホール
素子を組立てた。この様にして作成したホール素子のワ
イヤーポンディング時の不良率は第２表の如くであった
。
３１■−辺が４５腸腸の正方形をしたセラミック基板上
に接着した。この後は第１例と全く同一の方法でホール
素子を組立てた。この様にして作成したホール素子のワ
イヤーポンディング時の不良率は第２表の如くであった
。
第 ２ 表
第２表において、■はこの発明を適用したもの、■はＩ
ｎＡｓ薄膜上に直接２終曽のＡｕ層を形成した場合であ
る。
ｎＡｓ薄膜上に直接２終曽のＡｕ層を形成した場合であ
る。
第３例
表面が平滑な単結晶マイカ基板上に、厚さ１ｇｍ、電子
移動度３０．０００ｃｍ２／ ＶｍｓｅｃのＩｎＳｂ薄
膜を真空蒸着により形成して半導体膜１４を作った。こ
のＩｎＳｂ薄膜の表面にエポキシ樹脂を塗布し、厚さ０
、ａｍ麿、−辺が４５■■の正方形をしたフェライト基
板１２上に接着した。ついで前記マイカを除去した。そ
の後フォトレジストを使用し、通常行われている方法で
ＩｎＳｂ薄膜の感磁部の表面上にフォトレジスト被膜を
形成した。次に、無電解メッキを行い、銅を厚さ０．３
ル■所要の部位のみに付着させた。さらに銅の厚付けを
行う為、電解銅メッキを行い、厚さ２用鵬のＣｕ層１６
を形成した０次に上記のフォトレジストを再度用い、電
極部のみに厚さ２ｇｔｓのＸｉ層１７を電解メッキ法に
より形成した。さらにその上に電解メッキにより厚さ２
１Ｌ厘のＡｕ層１８を形成した０次に上記のフォトレジ
ストを再度用い、フォトリソグラフィーの手法により、
不要なＩｎＳｂ薄膜および、一部の不要な銅を塩化第２
鉄の塩酸々性溶液でエツチング除去し、ホール素子の感
磁部及び４つの電極部を形成した。ついで、シリコーン
樹脂により感磁部の真上に磁気収束用のフェライトのチ
ップを接着した。
移動度３０．０００ｃｍ２／ ＶｍｓｅｃのＩｎＳｂ薄
膜を真空蒸着により形成して半導体膜１４を作った。こ
のＩｎＳｂ薄膜の表面にエポキシ樹脂を塗布し、厚さ０
、ａｍ麿、−辺が４５■■の正方形をしたフェライト基
板１２上に接着した。ついで前記マイカを除去した。そ
の後フォトレジストを使用し、通常行われている方法で
ＩｎＳｂ薄膜の感磁部の表面上にフォトレジスト被膜を
形成した。次に、無電解メッキを行い、銅を厚さ０．３
ル■所要の部位のみに付着させた。さらに銅の厚付けを
行う為、電解銅メッキを行い、厚さ２用鵬のＣｕ層１６
を形成した０次に上記のフォトレジストを再度用い、電
極部のみに厚さ２ｇｔｓのＸｉ層１７を電解メッキ法に
より形成した。さらにその上に電解メッキにより厚さ２
１Ｌ厘のＡｕ層１８を形成した０次に上記のフォトレジ
ストを再度用い、フォトリソグラフィーの手法により、
不要なＩｎＳｂ薄膜および、一部の不要な銅を塩化第２
鉄の塩酸々性溶液でエツチング除去し、ホール素子の感
磁部及び４つの電極部を形成した。ついで、シリコーン
樹脂により感磁部の真上に磁気収束用のフェライトのチ
ップを接着した。
次に、このウェーハをグイシングカッターにかけ、１．
Ｉ Ｘｌ、１ ａｍの方形のホール素子に切断した６次
にこれをリードフレーム２２のアイランド５１上に接着
した０次にペレットの電極１５とリードフレーム２２と
を高速ワイヤーボンダーを用い、Ａｕ細線２１で接合し
た。エポキシ樹脂によりトランスファーモールド法でパ
ッケージ化した。
Ｉ Ｘｌ、１ ａｍの方形のホール素子に切断した６次
にこれをリードフレーム２２のアイランド５１上に接着
した０次にペレットの電極１５とリードフレーム２２と
を高速ワイヤーボンダーを用い、Ａｕ細線２１で接合し
た。エポキシ樹脂によりトランスファーモールド法でパ
ッケージ化した。
このようにして製作したこの発明を適用したホール素子
のワイヤーポンディング時の不良率は第３表中のＩの如
くであった。
のワイヤーポンディング時の不良率は第３表中のＩの如
くであった。
第 ３ 表
第３表において、■はＩｎＳｂ薄膜上に直接２ＩＬ■の
Ａｕ層を形成した場合である。
Ａｕ層を形成した場合である。
それぞれの場合においてポンディング時の素子の温度は
１００℃である。また、超音波エネルギーはそれぞれの
場合について不良率が最小になるように選んである。さ
らにまた、サンプル数は各２．０００個である。不良率
はｌ接合あたりの値である。電極とＡｕ細線２１との間
の引張り強度が２ｇ以下のものは不良とした。
１００℃である。また、超音波エネルギーはそれぞれの
場合について不良率が最小になるように選んである。さ
らにまた、サンプル数は各２．０００個である。不良率
はｌ接合あたりの値である。電極とＡｕ細線２１との間
の引張り強度が２ｇ以下のものは不良とした。
第 ４ 例
表面が平滑なマイカ基板上に厚さ１．２１ｔ、ｍ、電子
移動度１０，０００ｃｍ２／ Ｖ−ｓｅｃのＩｎＡｓ膜
をＭＢＥ法（分子線エピタキシー法）により形成した。
移動度１０，０００ｃｍ２／ Ｖ−ｓｅｃのＩｎＡｓ膜
をＭＢＥ法（分子線エピタキシー法）により形成した。
このＩｎＡｓ薄膜を厚さＱ、３ｍｍ 、−辺が４５ｍ■
の正方形をしたフェライト基板上に接着した。この後は
第１例と全く同一の方法でホール素子を組立てた。この
様にして作成したホール素子のワイヤーポンディング時
の不良率は第４表の如くであった。
の正方形をしたフェライト基板上に接着した。この後は
第１例と全く同一の方法でホール素子を組立てた。この
様にして作成したホール素子のワイヤーポンディング時
の不良率は第４表の如くであった。
第４表
第４表において、■はこの発明を適用したもの、■はｔ
ｎＡｓｉｉ膜上に直接２ＪＬｍのＡｕ層を形成した場合
で、それぞれの場合においてポンディング時の素子の温
度は１００℃である。また、超音波エネルギーはそれぞ
れの場合について不良率が最小になるように選んである
。さらにまた、サンプル数は各々２，０００個であり、
不良率はｌ接合あたりの値である。また、電極とＡｕ細
線間の引蒐張り強度が２ｇ以下のものは不良とした。
ｎＡｓｉｉ膜上に直接２ＪＬｍのＡｕ層を形成した場合
で、それぞれの場合においてポンディング時の素子の温
度は１００℃である。また、超音波エネルギーはそれぞ
れの場合について不良率が最小になるように選んである
。さらにまた、サンプル数は各々２，０００個であり、
不良率はｌ接合あたりの値である。また、電極とＡｕ細
線間の引蒐張り強度が２ｇ以下のものは不良とした。
このように１本発明の磁電変換素子は、極めて強固なワ
イヤーポンディングが回部であり、収率が良く、工業的
な蓋産技術として有用であることは明らかである。
イヤーポンディングが回部であり、収率が良く、工業的
な蓋産技術として有用であることは明らかである。
第 ５ 例
表面が平滑な単結晶マイカ基板上に、厚さ１終曹、電子
移動度３０，０ＯＯｃｖｓ２／Ｖ−ｓｅｃ （１）Ｉｎ
Ｓｂ薄膜を真空蒸着により形成して半導体［１４を作っ
た。
移動度３０，０ＯＯｃｖｓ２／Ｖ−ｓｅｃ （１）Ｉｎ
Ｓｂ薄膜を真空蒸着により形成して半導体［１４を作っ
た。
次に、この上に真空蒸着法により、厚さ３，０００人の
Ａ交２０３１１を形成した。このＡ見２０３薄膜の表面
にエポキシ樹脂を塗布し、厚さ０．３ｍｍ 、−辺が４
５層層の正方形をしたフェライト基板１２上に接着した
。ついで前記マイカを除去した。その後フォトレジスト
を使用し、通常行われている方法でＩｎＳｂ薄膜の感磁
部の表面上にフォトレジスト被膜を形成した。次に、無
電解メッキを行い、銅を厚さ０．３ ｇｍ所要の部位の
みに付着させた。さらに銅の厚付けを行う為、電解銅メ
ッキを行い、厚さ２１ｔ、ｍのＣｕ層１６を形成した０
次に上記のフォトレジストを再度用い、ＴＬ電極部みに
厚さ２用層のＮｉ層１７を電解メッキ法により形成した
。さらにその上に電解メッキにより厚さ２ＪＬ麿のＡｕ
ｎｔｓを形成した０次に上記のフォトレジストを再度用
い、フォトリソグラフィーの手法により、不要なＩｎＳ
ｂ薄膜および、一部の不要な銅を塩化第２鉄の塩酸々性
溶液でエツチング除去し、ホール素子の感磁部及び４つ
の電極部を形成した。後にシリコーン樹脂により感磁部
の真上に磁気収束用のフェライトのチップを接着した０
次に、このウェーハをダイシングカッターにかけ、１．
Ｉ Ｘｌ、１ ａｍの方形のホール素子に切断した０次
にこれをリードフレーム２２のアイランド５１上に接着
した０次にベレットの電極１５とリードフレーム２２と
を高速ワイヤーボンダーを用い、Ａｕ細線２１で接合し
た。エポキシ樹脂によりトランスファーモールド法でパ
ッケージ化した。
Ａ交２０３１１を形成した。このＡ見２０３薄膜の表面
にエポキシ樹脂を塗布し、厚さ０．３ｍｍ 、−辺が４
５層層の正方形をしたフェライト基板１２上に接着した
。ついで前記マイカを除去した。その後フォトレジスト
を使用し、通常行われている方法でＩｎＳｂ薄膜の感磁
部の表面上にフォトレジスト被膜を形成した。次に、無
電解メッキを行い、銅を厚さ０．３ ｇｍ所要の部位の
みに付着させた。さらに銅の厚付けを行う為、電解銅メ
ッキを行い、厚さ２１ｔ、ｍのＣｕ層１６を形成した０
次に上記のフォトレジストを再度用い、ＴＬ電極部みに
厚さ２用層のＮｉ層１７を電解メッキ法により形成した
。さらにその上に電解メッキにより厚さ２ＪＬ麿のＡｕ
ｎｔｓを形成した０次に上記のフォトレジストを再度用
い、フォトリソグラフィーの手法により、不要なＩｎＳ
ｂ薄膜および、一部の不要な銅を塩化第２鉄の塩酸々性
溶液でエツチング除去し、ホール素子の感磁部及び４つ
の電極部を形成した。後にシリコーン樹脂により感磁部
の真上に磁気収束用のフェライトのチップを接着した０
次に、このウェーハをダイシングカッターにかけ、１．
Ｉ Ｘｌ、１ ａｍの方形のホール素子に切断した０次
にこれをリードフレーム２２のアイランド５１上に接着
した０次にベレットの電極１５とリードフレーム２２と
を高速ワイヤーボンダーを用い、Ａｕ細線２１で接合し
た。エポキシ樹脂によりトランスファーモールド法でパ
ッケージ化した。
このようにして製作したこの発明を適用したホール素子
のワイヤーポンディング時の不良率は第５表中のＴの如
くであった。
のワイヤーポンディング時の不良率は第５表中のＴの如
くであった。
第 ５ 表
第５票において、■はＩｎＳｂ薄膜上に直接２ＩＬｍの
Ａｕ層を形成した場合である。
Ａｕ層を形成した場合である。
それぞれの場合においてポンディング時の素子の温度は
１００℃である。また、超音波エネルギーは°それぞれ
の場合について不良率が最小になるように選んである。
１００℃である。また、超音波エネルギーは°それぞれ
の場合について不良率が最小になるように選んである。
さらにまた、サンプル数は各２．０００個であり、不良
率はｌ接合あたりの値である。電極とＡｕ細線２１との
間の引張り強度が２ｇ以下のものは不良とした。
率はｌ接合あたりの値である。電極とＡｕ細線２１との
間の引張り強度が２ｇ以下のものは不良とした。
上記の素子の断面構造を第６図に示す、第６図において
、エポキシ樹脂層１３とＩｎＳｂの薄Ｗ！Ｊ１４の中間
にアルミナ層２Ｂが形成されている。
、エポキシ樹脂層１３とＩｎＳｂの薄Ｗ！Ｊ１４の中間
にアルミナ層２Ｂが形成されている。
第１図は本発明による磁電変換素子の一実施例を示す断
面図。 第２図は第１図の平面図、 第３図は更に他の実施例を示す平面図、第４図は第３図
の断面図、 第５図は本発明の第３例のホール素子を示す断面図、 第６図は本発明の第５例のホール素子を示す断面図であ
る。 １１・・・絶縁性基板、 １２・・・基板、 １２’ ・・・フェライト基板、 １３・・・絶縁層、 １４・・・半導体膜、 １５・・・電極、 Ｉ６・・・Ｃｕ層、 １７・・・１層、 １８・・・ＡｕＭ、 １８・・・感磁部、 ２１・・・ワイヤーポンディングされた金属細線、２２
・・・リードフレーム。 ２３・・・モールド樹脂、 ２４・・・プリント基板。 ２５・・・プリント基板上の配線パターン、２６・・・
うすい無機質絶縁層。 ４１・・・シリコーン樹脂、 。 ４２・・・フェライト磁気収束チップ、５０・・・グイ
ポンド接着樹脂層、 ５１・・・アイランド。 第３図 第４図 １２’ フシライト１１４藪二
１５第５図
面図。 第２図は第１図の平面図、 第３図は更に他の実施例を示す平面図、第４図は第３図
の断面図、 第５図は本発明の第３例のホール素子を示す断面図、 第６図は本発明の第５例のホール素子を示す断面図であ
る。 １１・・・絶縁性基板、 １２・・・基板、 １２’ ・・・フェライト基板、 １３・・・絶縁層、 １４・・・半導体膜、 １５・・・電極、 Ｉ６・・・Ｃｕ層、 １７・・・１層、 １８・・・ＡｕＭ、 １８・・・感磁部、 ２１・・・ワイヤーポンディングされた金属細線、２２
・・・リードフレーム。 ２３・・・モールド樹脂、 ２４・・・プリント基板。 ２５・・・プリント基板上の配線パターン、２６・・・
うすい無機質絶縁層。 ４１・・・シリコーン樹脂、 。 ４２・・・フェライト磁気収束チップ、５０・・・グイ
ポンド接着樹脂層、 ５１・・・アイランド。 第３図 第４図 １２’ フシライト１１４藪二
１５第５図
Claims (1)
- （１）表面に有機物絶縁層を有する基板上に厚さ０．１
〜１０μｍ、電子移動度が２，０００〜８０，０００ｃ
ｍ＾２／Ｖ・ｓｅｃのIII−Ｖ族化合物半導体膜が形成
され、該半導体膜上の所要の部分にＣｕ層が形成されそ
の上にＮｉ層が形成され、該Ｃｕ層の上にＡｕ層が形成
されて電極が構成されたことを特徴とする磁電変換素子
。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60099395A JPS61256776A (ja) | 1985-05-10 | 1985-05-10 | 磁電変換素子 |
| DE19853590792 DE3590792T (ja) | 1985-05-10 | 1985-10-14 | |
| DE3590792A DE3590792C2 (ja) | 1985-05-10 | 1985-10-14 | |
| NLAANVRAGE8520325,A NL188488C (nl) | 1985-05-10 | 1985-10-14 | Magneto-elektrische transducent. |
| KR1019870700006A KR910002313B1 (ko) | 1985-05-10 | 1985-10-14 | 자전 변환소자 |
| PCT/JP1985/000572 WO1986006878A1 (en) | 1985-05-10 | 1985-10-14 | Magneto-electric converter element |
| US07/325,129 US4908685A (en) | 1985-05-10 | 1989-03-15 | Magnetoelectric transducer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60099395A JPS61256776A (ja) | 1985-05-10 | 1985-05-10 | 磁電変換素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61256776A true JPS61256776A (ja) | 1986-11-14 |
| JPH0462474B2 JPH0462474B2 (ja) | 1992-10-06 |
Family
ID=14246305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60099395A Granted JPS61256776A (ja) | 1985-05-10 | 1985-05-10 | 磁電変換素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61256776A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63226084A (ja) * | 1987-03-13 | 1988-09-20 | Matsushita Electric Ind Co Ltd | 磁気抵抗素子 |
| JP2008020402A (ja) * | 2006-07-14 | 2008-01-31 | Asahi Kasei Electronics Co Ltd | 電流検出機構 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58153384A (ja) * | 1982-03-05 | 1983-09-12 | Asahi Chem Ind Co Ltd | 磁電変換素子及び磁電変換素子の製造方法 |
-
1985
- 1985-05-10 JP JP60099395A patent/JPS61256776A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58153384A (ja) * | 1982-03-05 | 1983-09-12 | Asahi Chem Ind Co Ltd | 磁電変換素子及び磁電変換素子の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63226084A (ja) * | 1987-03-13 | 1988-09-20 | Matsushita Electric Ind Co Ltd | 磁気抵抗素子 |
| JP2008020402A (ja) * | 2006-07-14 | 2008-01-31 | Asahi Kasei Electronics Co Ltd | 電流検出機構 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0462474B2 (ja) | 1992-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4908685A (en) | Magnetoelectric transducer | |
| TWI232560B (en) | Semiconductor device and its manufacture | |
| EP0076856A1 (en) | Method of making a semiconductor device having a projecting, plated electrode | |
| US7193288B2 (en) | Magnetoelectric transducer and its manufacturing method | |
| US7030496B2 (en) | Semiconductor device having aluminum and metal electrodes and method for manufacturing the same | |
| WO2007034791A1 (ja) | 半田層及びこれを用いた放熱基板並びにその製造方法 | |
| JP4480318B2 (ja) | 複合半導体素子及びその製造方法 | |
| JPS61256776A (ja) | 磁電変換素子 | |
| JP2556802B2 (ja) | 磁電変換素子 | |
| JPS59229850A (ja) | 半導体装置 | |
| JPS61256777A (ja) | 磁電変換素子およびその製造方法 | |
| JPH0758112A (ja) | 半導体装置 | |
| JPH06105802B2 (ja) | 磁電変換素子 | |
| JPH0671105B2 (ja) | 磁電変換素子の製造方法 | |
| JPH0471351B2 (ja) | ||
| JP2954297B2 (ja) | 樹脂封止型半導体装置 | |
| JP2610083B2 (ja) | 強磁性体磁気抵抗素子 | |
| JPS6158248A (ja) | 薄型半導体装置 | |
| JPH11330584A (ja) | 磁電変換素子およびそれを用いた磁気センサ、磁電変換素子の製造方法 | |
| JPS615562A (ja) | 半導体装置 | |
| JP2773775B2 (ja) | 半導体装置 | |
| JPH07130790A (ja) | 半導体装置の電極構造 | |
| JPH08204250A (ja) | 半導体装置 | |
| JP2932824B2 (ja) | 磁気抵抗センサ | |
| JPH07221101A (ja) | 半導体ウエハ上への突起電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |