JPS61256777A - 磁電変換素子およびその製造方法 - Google Patents
磁電変換素子およびその製造方法Info
- Publication number
- JPS61256777A JPS61256777A JP60099396A JP9939685A JPS61256777A JP S61256777 A JPS61256777 A JP S61256777A JP 60099396 A JP60099396 A JP 60099396A JP 9939685 A JP9939685 A JP 9939685A JP S61256777 A JPS61256777 A JP S61256777A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- film
- thickness
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 150000001875 compounds Chemical class 0.000 claims abstract description 13
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 239000002184 metal Substances 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 230000005389 magnetism Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 73
- 239000010408 film Substances 0.000 description 41
- 239000010949 copper Substances 0.000 description 25
- 239000010409 thin film Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 18
- 230000002950 deficient Effects 0.000 description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 13
- 239000003822 epoxy resin Substances 0.000 description 12
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 12
- 229920000647 polyepoxide Polymers 0.000 description 12
- 230000005291 magnetic effect Effects 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000010445 mica Substances 0.000 description 8
- 229910052618 mica group Inorganic materials 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229910000859 α-Fe Inorganic materials 0.000 description 8
- 238000001451 molecular beam epitaxy Methods 0.000 description 6
- 229920002050 silicone resin Polymers 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 229910000673 Indium arsenide Inorganic materials 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 3
- 239000003929 acidic solution Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000007738 vacuum evaporation Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 2
- 239000004840 adhesive resin Substances 0.000 description 2
- 229920006223 adhesive resin Polymers 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002357 endometrial effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 210000000936 intestine Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229910000889 permalloy Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はホール素子、磁気抵抗効果素子など磁界ないし
磁束を電気信号に変換する磁電変換素子に関するもので
ある。
磁束を電気信号に変換する磁電変換素子に関するもので
ある。
従来、■−ｖ族化合物半導体を用いた磁電変換素子の電
極構造は半導体層にオーミックコンタクト層を形成後、
蒸着法等によりＡｕ、 Ａ文等のワイヤーポンディン
グ性の良好な金属層を形成し、これを３００〜４００℃
付近に加熱して圧着もしくは超音波と圧着の並用により
Ａｕ、ＡｆＬ等の細線を接続する方法が用いられている
。しかるに、表面に有機物絶縁層を有する基板上に形成
された化合物半導体膜上にこの方法を適用しようとする
と、つぎのような２つの問題を生じる。
極構造は半導体層にオーミックコンタクト層を形成後、
蒸着法等によりＡｕ、 Ａ文等のワイヤーポンディン
グ性の良好な金属層を形成し、これを３００〜４００℃
付近に加熱して圧着もしくは超音波と圧着の並用により
Ａｕ、ＡｆＬ等の細線を接続する方法が用いられている
。しかるに、表面に有機物絶縁層を有する基板上に形成
された化合物半導体膜上にこの方法を適用しようとする
と、つぎのような２つの問題を生じる。
その第一は、ポンディング時に温度を十分に上げられな
いことである０通常行われているように電極部の温度を
３００〜４００℃に上げると、ポンディング時に有機物
絶縁層と半導体膜との間での剥離が生ずる・この原因は
、絶縁層と化合物半導体層とは熱膨張率が異なるため、
電極部の温度を上昇させると絶縁層と半導体膜との界面
に熱応力が集中することにあると推定される。
いことである０通常行われているように電極部の温度を
３００〜４００℃に上げると、ポンディング時に有機物
絶縁層と半導体膜との間での剥離が生ずる・この原因は
、絶縁層と化合物半導体層とは熱膨張率が異なるため、
電極部の温度を上昇させると絶縁層と半導体膜との界面
に熱応力が集中することにあると推定される。
第２は、有機物絶縁層がやわらかく、Ｓｉなどの結晶に
くらべて、超音波の圧着がむずかしいことである。この
ため、通常行われているような大きな超音波パワーを印
加すると、絶縁層と半導体膜との間で剥離を生じてしま
う。
くらべて、超音波の圧着がむずかしいことである。この
ため、通常行われているような大きな超音波パワーを印
加すると、絶縁層と半導体膜との間で剥離を生じてしま
う。
そこで、本発明の目的は、表面に有機絶縁層を有する基
板上に形成された厚さ０．１〜１０ＪＬｍの化合物半導
体薄膜に低温で低いエネルギーの超音波で高収率かつ高
信頼性のワイヤポンディングを可能にし、磁電変化素子
に不可欠な信頼性を飛躍的の増大するとともに、工業的
に量産性の極めて大なる磁電変換素子を提供することに
ある。
板上に形成された厚さ０．１〜１０ＪＬｍの化合物半導
体薄膜に低温で低いエネルギーの超音波で高収率かつ高
信頼性のワイヤポンディングを可能にし、磁電変化素子
に不可欠な信頼性を飛躍的の増大するとともに、工業的
に量産性の極めて大なる磁電変換素子を提供することに
ある。
本発明者らは、上述の如き、従来技術の欠点を除くため
、広汎な電極構造と材質につＩ）での検討を重ねた結果
、オーミック電極であるＣｕ層を厚く形成することによ
り、Ａｕ−Ｃｕの二層構造とし、下部の有機物絶縁層の
弾力によるワイヤーポンディング時の超音波吸収を少く
し印加を効率化することにより、信頼性の高い、強固な
磁電変換素子のワイヤーポンディング電極を製作し、本
発明を完成した。
、広汎な電極構造と材質につＩ）での検討を重ねた結果
、オーミック電極であるＣｕ層を厚く形成することによ
り、Ａｕ−Ｃｕの二層構造とし、下部の有機物絶縁層の
弾力によるワイヤーポンディング時の超音波吸収を少く
し印加を効率化することにより、信頼性の高い、強固な
磁電変換素子のワイヤーポンディング電極を製作し、本
発明を完成した。
すなわち、本発明は１表面に有機物絶縁層を有する基板
上に厚さ０．１〜１０４ｍ、電子移動度が２、ＯＯＯ〜
８０．０００ ｃｍ”／Ｖ−ｓｅｃのｍ−ｖ族化合物半
導体膜が形成され、半導体膜上の所要の部分に厚いＣｕ
層が形成され、Ｃｕ層の上にＡｕ層が形成されて電極が
構成されたことを特徴とする。
上に厚さ０．１〜１０４ｍ、電子移動度が２、ＯＯＯ〜
８０．０００ ｃｍ”／Ｖ−ｓｅｃのｍ−ｖ族化合物半
導体膜が形成され、半導体膜上の所要の部分に厚いＣｕ
層が形成され、Ｃｕ層の上にＡｕ層が形成されて電極が
構成されたことを特徴とする。
本発明によれば、表面に有機絶縁層を有する基板上に厚
さが０．１〜１０鉢ｍ、電子濃度が５Ｘ１０”〜５ Ｘ
１０Ｉ′ｃｔａ−”の範囲内にあり、室温で電子移動
度が、２，０００〜８０，０００ｃｍ２／ Ｖ−ｓｅｃ
ｒｌ） Ｎ −Ｖ族の高移動度化合物半導体膜が所要の
形状で形成され、その半導体膜上の所要の部分に厚いＣ
ｕとＡｕ層よりなるワイヤーポンディング電極が形成さ
れる。
さが０．１〜１０鉢ｍ、電子濃度が５Ｘ１０”〜５ Ｘ
１０Ｉ′ｃｔａ−”の範囲内にあり、室温で電子移動
度が、２，０００〜８０，０００ｃｍ２／ Ｖ−ｓｅｃ
ｒｌ） Ｎ −Ｖ族の高移動度化合物半導体膜が所要の
形状で形成され、その半導体膜上の所要の部分に厚いＣ
ｕとＡｕ層よりなるワイヤーポンディング電極が形成さ
れる。
本発明の磁電変換素子の１つであるホール素子の構造の
１例を第１図に示す、第１図において。
１例を第１図に示す、第１図において。
ホール素子の基板１２上に有機物絶縁層１３が形成され
該層上に化合物半導体薄膜からなるホール素子が形成さ
れている。即ち、感磁部を構成する高電子移動度の半導
体膜１４が基板ｌｌ上に形成され、半導体膜１４の所要
の部分の上にワイヤーポンディング用電極１５が形成さ
れている。この電極１５は半導体膜１４と接続する厚く
形成されたＣｕ層１Ｂ、このＣｕ層１６上のＡｕ層１８
よりなる。電極間の中央部の半導体膜１４はホール素子
感磁部１９を形成する。この感磁部１９を覆ってシリコ
ーン樹脂４１を付着する。
該層上に化合物半導体薄膜からなるホール素子が形成さ
れている。即ち、感磁部を構成する高電子移動度の半導
体膜１４が基板ｌｌ上に形成され、半導体膜１４の所要
の部分の上にワイヤーポンディング用電極１５が形成さ
れている。この電極１５は半導体膜１４と接続する厚く
形成されたＣｕ層１Ｂ、このＣｕ層１６上のＡｕ層１８
よりなる。電極間の中央部の半導体膜１４はホール素子
感磁部１９を形成する。この感磁部１９を覆ってシリコ
ーン樹脂４１を付着する。
このようなワイヤーポンディング電極を有する本発明の
磁電変化素子においては、電極１５はＡｕ。
磁電変化素子においては、電極１５はＡｕ。
Ａｉ、ＡＪＬ−Ｓｉ合金等の金属細線２１でリードフレ
ーム２２にワイヤポンディングによって接続される。基
板１２は接着樹脂層５０を介してリードフレーム２２に
接着される。更に、リードフレーム２２の端部を残して
基板１１．細線２１などは樹脂のモールド体２３内に埋
込まれて、パッケージ又はモールドされる。
ーム２２にワイヤポンディングによって接続される。基
板１２は接着樹脂層５０を介してリードフレーム２２に
接着される。更に、リードフレーム２２の端部を残して
基板１１．細線２１などは樹脂のモールド体２３内に埋
込まれて、パッケージ又はモールドされる。
第２図は第１図示のホール素子を上面からみた状態を示
す。
す。
第３図および第４図は本発明のホール素子をリードフレ
ーム２２を介することなく、プリント配線用基板に直接
取付けた例である。すなわち、プリント基板２４に形成
された配線２５に細線２１が接続される。
ーム２２を介することなく、プリント配線用基板に直接
取付けた例である。すなわち、プリント基板２４に形成
された配線２５に細線２１が接続される。
よる磁気収束チップ／７で磁電変換素子の感磁部をサン
ドイッチした構造を有する本発明のホール素子の例であ
る。
ドイッチした構造を有する本発明のホール素子の例であ
る。
第６図は半導体膜１４と有機物絶縁層１３との中間に無
機質の絶縁層２８が形成されている本発明の磁電変換素
子であるホール素子の例である。
機質の絶縁層２８が形成されている本発明の磁電変換素
子であるホール素子の例である。
以上のように、本発明では、ワイヤーポンディング用電
極１５はＣｕ層１［１，Ａｕ層１８の２層より成る。
極１５はＣｕ層１［１，Ａｕ層１８の２層より成る。
この二層構造の電極を形成することにより、絶縁性基板
１１上の半導体薄膜１４に対し、低いパワーの超音波印
加でかつ低温で高信頼性のワイヤーポンディング接合を
形成することが可能となる。
１１上の半導体薄膜１４に対し、低いパワーの超音波印
加でかつ低温で高信頼性のワイヤーポンディング接合を
形成することが可能となる。
Ａｕ層あるいはＣｕ層の形成には、無電解メッキ法、電
解メッキ法、蒸着又はスパッタリングによるリフトオフ
法等の通常の半導体素子の電極形成に用いる方法が用い
られる。 Ａｕ層１８の層厚は特に限定されないが、通
常は０．１〜３０＃Ｌｍ、好ましくはＯ−１〜ｌ０ＪＬ
ｍがよい。
解メッキ法、蒸着又はスパッタリングによるリフトオフ
法等の通常の半導体素子の電極形成に用いる方法が用い
られる。 Ａｕ層１８の層厚は特に限定されないが、通
常は０．１〜３０＃Ｌｍ、好ましくはＯ−１〜ｌ０ＪＬ
ｍがよい。
厚付けのＣｕ層は半導体に対するオーミック接触層をか
ねており、そのため必要な厚みに加え、ワイヤーポンデ
ィングを可能ならしめるため厚く形成される。
ねており、そのため必要な厚みに加え、ワイヤーポンデ
ィングを可能ならしめるため厚く形成される。
その厚さは１．０〜１０ＩＬ＊好ましくは２．０〜８．
０終鳳であり、 １．０ｐｍ以下では、十分な強度のワ
イヤーポンディングは達成不可能である。
０終鳳であり、 １．０ｐｍ以下では、十分な強度のワ
イヤーポンディングは達成不可能である。
本発明磁電変換素子の基板１２は、一般の磁電変換素子
に用いられているものでよく、単結晶もしくは焼結フェ
ライト基板、セラミック基板、ガラス基板、シリコン基
板、サファイヤ基板、耐熱性の樹脂基板１強磁性体であ
る鉄、パーマロイ等の基板等が用いられる。
に用いられているものでよく、単結晶もしくは焼結フェ
ライト基板、セラミック基板、ガラス基板、シリコン基
板、サファイヤ基板、耐熱性の樹脂基板１強磁性体であ
る鉄、パーマロイ等の基板等が用いられる。
基板の表面の有機物絶縁層１３は有機物である樹脂の絶
縁体層が好ましく用いられる。
縁体層が好ましく用いられる。
有機物の絶縁層１３は、通常、基板１１と高移動度半導
体膜１４との接着層として好ましく用いられているもの
であり、通常用いられている熱硬化性のエポキシ樹脂、
フェノールエポキシ樹脂や東芝セラミック製ＴＶＢ樹脂
等が用いられる。又、その絶縁体層１３の厚さは、特に
限定されないが、６０ルｍ以下であり、好ましくは３０
ＩＬｍ以下である。
体膜１４との接着層として好ましく用いられているもの
であり、通常用いられている熱硬化性のエポキシ樹脂、
フェノールエポキシ樹脂や東芝セラミック製ＴＶＢ樹脂
等が用いられる。又、その絶縁体層１３の厚さは、特に
限定されないが、６０ルｍ以下であり、好ましくは３０
ＩＬｍ以下である。
本発明磁電変換素子では、第６図に示すように、感磁部
の半導体層と有機物絶縁層の中間に無機質のうすい絶縁
層が形成されることも行われる。この場合、無機質の絶
縁層は、５１０２１ＳｉＯ、Ａ見１０３ 、 Ｓｉ３
Ｎ４などのうすい被膜から成り、通常その厚みは２Ｂｍ
以下、好ましくは５００人〜１０，０００人の範囲であ
る。
の半導体層と有機物絶縁層の中間に無機質のうすい絶縁
層が形成されることも行われる。この場合、無機質の絶
縁層は、５１０２１ＳｉＯ、Ａ見１０３ 、 Ｓｉ３
Ｎ４などのうすい被膜から成り、通常その厚みは２Ｂｍ
以下、好ましくは５００人〜１０，０００人の範囲であ
る。
図示はしていないが、未発明の磁電変換素子では、半導
体膜１４の上面に無機質の薄い絶縁層がパシベーション
層として形成されてもよい、この場合の無機質の絶縁層
は、５ｉ０２ 、ＳｉＯ，Ａ立２０３゜Ｓｉ３Ｎ４など
の被膜からなり、通常その厚みは２濤■以下、好ましく
は５００〜１０．０００人の範囲である。
体膜１４の上面に無機質の薄い絶縁層がパシベーション
層として形成されてもよい、この場合の無機質の絶縁層
は、５ｉ０２ 、ＳｉＯ，Ａ立２０３゜Ｓｉ３Ｎ４など
の被膜からなり、通常その厚みは２濤■以下、好ましく
は５００〜１０．０００人の範囲である。
感磁部半導体膜１４は、通常の磁電変換素子として用い
られる高移動度のＩ−Ｖ族化合物半導体膜がよく、更に
、Ｉｎ又はＡｓのいずれか、又は両方を同時に含むＩ−
Ｖ族の化合物半導体の二元、三元の半導体は好ましいも
のである。特に、ｒｎｓｂ 。
られる高移動度のＩ−Ｖ族化合物半導体膜がよく、更に
、Ｉｎ又はＡｓのいずれか、又は両方を同時に含むＩ−
Ｖ族の化合物半導体の二元、三元の半導体は好ましいも
のである。特に、ｒｎｓｂ 。
ＩｎＡｓが高い移動度を示す為より好ましく用いられる
。用いられる半導体膜の電子移動度は２．０００〜８０
．０００ｃｍ２７ Ｖ−ｓｅｃの範囲内にあり、単結晶
もしくは多結晶の薄膜が用いられる。
。用いられる半導体膜の電子移動度は２．０００〜８０
．０００ｃｍ２７ Ｖ−ｓｅｃの範囲内にあり、単結晶
もしくは多結晶の薄膜が用いられる。
半導体膜の形成には、ＬＰＥ法、 ＣＶＤ法、Ｘｏｃｖ
。
。
法、蒸着法、 ＭＢＥ法等通常の半導体薄膜の形成法で
あれば何でもよい、特に、ＭＢＥ法は、結晶性の良好な
半導体膜が得られ、高電子移動度の膜ができ、しかもま
た磁電変換素子の感度に非常に太きな影響を持つ因子で
ある膜厚の制御性が良いので好ましい、また半導体薄膜
の形成には、単結晶もしくは多結晶の半導体ウェーハよ
り研磨法により、薄膜化する方法も用いられる。磁電変
換素子の電極１５はＡｕ、Ａ文、 Ａ１１−Ｓｉ合金
等の通常ワイヤーポンディングに用いられる細線２１に
より、リードフレーム２２又はプリント基板上に形成さ
れた配線パターン２５等の導体に電気的に結合される。
あれば何でもよい、特に、ＭＢＥ法は、結晶性の良好な
半導体膜が得られ、高電子移動度の膜ができ、しかもま
た磁電変換素子の感度に非常に太きな影響を持つ因子で
ある膜厚の制御性が良いので好ましい、また半導体薄膜
の形成には、単結晶もしくは多結晶の半導体ウェーハよ
り研磨法により、薄膜化する方法も用いられる。磁電変
換素子の電極１５はＡｕ、Ａ文、 Ａ１１−Ｓｉ合金
等の通常ワイヤーポンディングに用いられる細線２１に
より、リードフレーム２２又はプリント基板上に形成さ
れた配線パターン２５等の導体に電気的に結合される。
プリント基板２４上に結線する場合において、用いるプ
リント基板２４は通常の電子部品の配線に用いられるも
のでよい、その配線導体上にＡｕ、Ａｇ等のポンディン
グ性の良好な薄層を形成することも好ましく行なわれる
。
リント基板２４は通常の電子部品の配線に用いられるも
のでよい、その配線導体上にＡｕ、Ａｇ等のポンディン
グ性の良好な薄層を形成することも好ましく行なわれる
。
本発明磁電変換素子または通常樹脂モールドにより形成
されるモールド樹脂２３の材質は、一般に電子素子のモ
ールドに使用されている樹脂でよい、好ましいものは、
熱硬化性樹脂で、エポキシ樹脂、フェノールエポキシ樹
脂等がある。そのモールド方法は、通常の電子部品で行
われている方法でよく、例えば、注型モールド、トラン
スファーモールド、固形ペレットを素子上に置き加熱溶
融後、硬化してモールドする等の方法がある。
されるモールド樹脂２３の材質は、一般に電子素子のモ
ールドに使用されている樹脂でよい、好ましいものは、
熱硬化性樹脂で、エポキシ樹脂、フェノールエポキシ樹
脂等がある。そのモールド方法は、通常の電子部品で行
われている方法でよく、例えば、注型モールド、トラン
スファーモールド、固形ペレットを素子上に置き加熱溶
融後、硬化してモールドする等の方法がある。
以上、本発明の磁電変換素子の１例としてホール素子を
例にとり説明してきたが、他の素子、例えば磁気抵抗効
果素子についても、ホール素子とは、その電極形状、端
子電極の個数、感磁部のパターンが異なるが、ホール素
子と同じく同様に電極形成がなされ、基本構成について
は同一である。以下１本発明を具体例をもって説明する
が、本発明はこれらの例のみに限定されるものではなく
、先に述べた基本構造を持つ全ての磁電変換素子に及ぶ
ものである。
例にとり説明してきたが、他の素子、例えば磁気抵抗効
果素子についても、ホール素子とは、その電極形状、端
子電極の個数、感磁部のパターンが異なるが、ホール素
子と同じく同様に電極形成がなされ、基本構成について
は同一である。以下１本発明を具体例をもって説明する
が、本発明はこれらの例のみに限定されるものではなく
、先に述べた基本構造を持つ全ての磁電変換素子に及ぶ
ものである。
第１例
表面が平滑なマイカ基板上に、厚さＩｇｍ、電子移動度
３０，０００ｃｍ２／Ｖ−ｓｅｃのＩｎＳｂ薄膜を真空
蒸着により形成して半導体膜１４を作った。
３０，０００ｃｍ２／Ｖ−ｓｅｃのＩｎＳｂ薄膜を真空
蒸着により形成して半導体膜１４を作った。
このＩａｍｂの薄膜の表面にエポキシ樹脂を塗布し、厚
さ０．３１園、−辺が４５璽層の正方形をしたセラミッ
ク基板１２上に接着した。ついで前記マイカを除去した
。その後フォトレジストを使用し、通常行われている方
法でＩｎＳｂ薄膜の感磁部の表面上にフォトレジスト被
膜を形成した０次に、無電解メッキを行い、銅を厚さ０
．３ｇｍ所要の部位のみに付着させた。さらに銅の厚付
けを行う為、電解銅メッキを行い、厚さ４＃ＬｍのＣｕ
層１６を形成した０次に上記のフォトレジストを再度用
い、電極部のみに厚さ２ＩＬｍのＡｕ層１８を電解メッ
キ法により形成した。
さ０．３１園、−辺が４５璽層の正方形をしたセラミッ
ク基板１２上に接着した。ついで前記マイカを除去した
。その後フォトレジストを使用し、通常行われている方
法でＩｎＳｂ薄膜の感磁部の表面上にフォトレジスト被
膜を形成した０次に、無電解メッキを行い、銅を厚さ０
．３ｇｍ所要の部位のみに付着させた。さらに銅の厚付
けを行う為、電解銅メッキを行い、厚さ４＃ＬｍのＣｕ
層１６を形成した０次に上記のフォトレジストを再度用
い、電極部のみに厚さ２ＩＬｍのＡｕ層１８を電解メッ
キ法により形成した。
次に上記のフォトレジストを再度用い、フォトリソグラ
フィーの手法により、不要なＩｎＳｂ薄膜及び、一部の
不要な銅を塩化第２鉄の填酸々性溶液でエツチング除去
し、ホール素子の感磁部及び４つの電極部を形成した。
フィーの手法により、不要なＩｎＳｂ薄膜及び、一部の
不要な銅を塩化第２鉄の填酸々性溶液でエツチング除去
し、ホール素子の感磁部及び４つの電極部を形成した。
ついでシリコン樹脂により感磁部の真上にコーティング
を行って感磁部の保護膜を形成した。
を行って感磁部の保護膜を形成した。
次に、このウェーハをグイシングカッターにかけ、 １
．ＩＸ １．１ｍｍの方形のホール素子に切断した０次
にこれをリードフレーム２２のアイランド５１上に接着
した０次にホール素子の電極１５とリードフレーム２２
とを高速ワイヤーボンダーを用い、Ａｕ細線２１で接合
した。エポキシ樹脂によりトランスファーモールド法で
パッケージした。
．ＩＸ １．１ｍｍの方形のホール素子に切断した０次
にこれをリードフレーム２２のアイランド５１上に接着
した０次にホール素子の電極１５とリードフレーム２２
とを高速ワイヤーボンダーを用い、Ａｕ細線２１で接合
した。エポキシ樹脂によりトランスファーモールド法で
パッケージした。
このようにして製作したこの発明を適用したホール素子
のワイヤーポンディング時の不良率は第１表中の工の如
くであった。
のワイヤーポンディング時の不良率は第１表中の工の如
くであった。
第 １ 表
第１表において、Ｉ［ｔｉ Ｉｎ５ｂｆｉ１１！ 上ニ
直接２ル腸のＡｕ層を形成した場合である。
直接２ル腸のＡｕ層を形成した場合である。
それぞれの場合においてポンディング時の素子の温度は
１００℃である。また超音波エネルギーはそれぞれの場
合について不良率が最小になるように選んである。さら
にまた、サンプル数は各２．０００個である。不良率は
１接合あたりの値である。電極とＡｕ細線２１との間の
引張り強度が２ｇ以下のものは不良とした。
１００℃である。また超音波エネルギーはそれぞれの場
合について不良率が最小になるように選んである。さら
にまた、サンプル数は各２．０００個である。不良率は
１接合あたりの値である。電極とＡｕ細線２１との間の
引張り強度が２ｇ以下のものは不良とした。
以上の結果より、基板の表面に有機絶縁層を有する磁電
変換素子において、強固でかつ、収率の良いワイヤーポ
ンディングができることが明らかとなった。
変換素子において、強固でかつ、収率の良いワイヤーポ
ンディングができることが明らかとなった。
第 ２ 例
表面が平滑なマイカ基板上に厚さ１．２＃Ｌｍ、電子移
動度１０，０００ｃｍ２／ Ｖ−ｓｅｃのＩｎＡｓ膜を
ＭＢＥ法（分子線エピタキシー法）により形成した。
動度１０，０００ｃｍ２／ Ｖ−ｓｅｃのＩｎＡｓ膜を
ＭＢＥ法（分子線エピタキシー法）により形成した。
次に、第１例と同様の方法で０．３１−一辺が４５■鳳
の正方形をしたセラミック基板上に接着した。この後は
第−例と全く同一の方法でホール素子を組立てた。この
様にして作成したホール素子のワイヤーポンディング時
の不良率は第２表の如くであった。
の正方形をしたセラミック基板上に接着した。この後は
第−例と全く同一の方法でホール素子を組立てた。この
様にして作成したホール素子のワイヤーポンディング時
の不良率は第２表の如くであった。
第 ２ 表
第２表において、■は本発明を適用したもの、■はｌｌ
ｌＡ３薄膜上に直接２ＩＬｍのＡｕ層を形成した場合で
ある。
ｌＡ３薄膜上に直接２ＩＬｍのＡｕ層を形成した場合で
ある。
それぞれの場合において、ポンディング時の素子の温度
は１００℃である。また、超音波エネルギーはそれぞれ
の場合について不良率が最小になるように選んである。
は１００℃である。また、超音波エネルギーはそれぞれ
の場合について不良率が最小になるように選んである。
また、サンプル数は各々２．０００個であり、不良率は
ｌ接合あたりの値である。また、電極とＡｕ細線間の引
威張り強度が２ｇ以下のものは不良とした。
ｌ接合あたりの値である。また、電極とＡｕ細線間の引
威張り強度が２ｇ以下のものは不良とした。
このように１本発明の磁電変換素子は極めて強固なワイ
ヤーポンディングが可能であり、しかも収率もよくワイ
ヤーポンディングを行うことができる。
ヤーポンディングが可能であり、しかも収率もよくワイ
ヤーポンディングを行うことができる。
第 ３ 例
表面が平滑なマイカ基板上に厚さＩｇｍ、電子移動度３
０．０ＯＯｃ■２／ｖ−８ｅＣのＩｎＳｂ薄膜を真空蒸
着により形成して半導体膜！４を作った。このＩｎＳｂ
薄膜の表面にエポキシ樹脂を塗布し、厚さ０．３ｍｍ、
−辺が４５ｍｍの正方形をしたフェライト基板１２上に
接着した。ついで前記マイカを除去した。その後フォト
レジストを使用し、通常行われている方法でＩｎ５ｂｉ
ｉｉｌｔｌの感磁部の表面上にフォトレジスト被膜を形
成した０次に、無電解メッキを行い、銅を厚さ０．３ル
ｍ所要の部位のみに付着させた。さらに銅の厚付けを行
う為、電解銅メッキを行い、厚さ４７ＬｍのＣｕ層１Ｂ
を形成した。
０．０ＯＯｃ■２／ｖ−８ｅＣのＩｎＳｂ薄膜を真空蒸
着により形成して半導体膜！４を作った。このＩｎＳｂ
薄膜の表面にエポキシ樹脂を塗布し、厚さ０．３ｍｍ、
−辺が４５ｍｍの正方形をしたフェライト基板１２上に
接着した。ついで前記マイカを除去した。その後フォト
レジストを使用し、通常行われている方法でＩｎ５ｂｉ
ｉｉｌｔｌの感磁部の表面上にフォトレジスト被膜を形
成した０次に、無電解メッキを行い、銅を厚さ０．３ル
ｍ所要の部位のみに付着させた。さらに銅の厚付けを行
う為、電解銅メッキを行い、厚さ４７ＬｍのＣｕ層１Ｂ
を形成した。
さらにその上に電解メッキにより厚さ２涛箇のＡｕ層１
日を形成した８次に上記のフォトレジストを再度用い、
フォトリソグラフィーの手法により、不要なＩｎＳｂ薄
膜及び、一部の不要な銅を塩化第２鉄の塩酸々性溶液で
エツチング除去し、ホール素子の感磁部及び４つの電極
部を形成した。
日を形成した８次に上記のフォトレジストを再度用い、
フォトリソグラフィーの手法により、不要なＩｎＳｂ薄
膜及び、一部の不要な銅を塩化第２鉄の塩酸々性溶液で
エツチング除去し、ホール素子の感磁部及び４つの電極
部を形成した。
後にシリコン樹脂により感磁部の真上に磁気収束用のフ
ェライトのチップを接着した０次に。
ェライトのチップを接着した０次に。
このウェーハをグイシングカッターにかけ、１．１ Ｘ
１．１＋＋＋ｓの方形のホール素子に切断した０次に
これをリードフレーム２２のアイランド５１上に接着し
た０次にホール素子の電極１５とリードフレーム２２と
を高速ワイヤーボンダーを用い、Ａｕ細線２１で接合し
た。エポキシ樹脂によりトランスファーモールド法でパ
ッケージした。
１．１＋＋＋ｓの方形のホール素子に切断した０次に
これをリードフレーム２２のアイランド５１上に接着し
た０次にホール素子の電極１５とリードフレーム２２と
を高速ワイヤーボンダーを用い、Ａｕ細線２１で接合し
た。エポキシ樹脂によりトランスファーモールド法でパ
ッケージした。
このようにして製作したこの発明を適用したホール素子
のワイヤーポンディング時の不良率は第３表中のＩの如
くであった。
のワイヤーポンディング時の不良率は第３表中のＩの如
くであった。
第 ３ 表
第３表において、■はＩｎＳｂ薄膜上に直接２＃Ｌｍの
Ａｕ層を形成した場合である。
Ａｕ層を形成した場合である。
それぞれの場合においてポンディング時の素子の温度は
１００℃である。また、超音波エネルギーはそれぞれの
場合について不良率が最小になるように選んである。さ
らにまた、サンプル数は各２ 、０００側である。不良
率はｌ接合あたりの値である。電極とＡｕ細線２１との
間の引張り強度が２ｇ以下のものは不良とした。
１００℃である。また、超音波エネルギーはそれぞれの
場合について不良率が最小になるように選んである。さ
らにまた、サンプル数は各２ 、０００側である。不良
率はｌ接合あたりの値である。電極とＡｕ細線２１との
間の引張り強度が２ｇ以下のものは不良とした。
また、上記の素子の断面構造を第５図に示す。
第５図に於てエポキシ樹脂層は、絶縁層１３を構成して
いる。感磁部ＩＳ上にシリコン樹脂Ｊｉｊ４１を介して
磁気収束チップであるフェライト４２が付けられている
。
いる。感磁部ＩＳ上にシリコン樹脂Ｊｉｊ４１を介して
磁気収束チップであるフェライト４２が付けられている
。
第 ４ 例
°表面が平滑なマイカ基板上に厚さ１．２４ｍ、電子移
動度１０，０００ｃ＋ｗ２／ Ｖ−ｓｅｃのＩｎＡｓ膜
をＭＢＥ法（分子線エピタキシー法）により形成した。
動度１０，０００ｃ＋ｗ２／ Ｖ−ｓｅｃのＩｎＡｓ膜
をＭＢＥ法（分子線エピタキシー法）により形成した。
このＩｎＡｓ薄膜を厚さ０．３鳳薦−辺が４５腸腸の正
方形をしたフェライト基板上に接着した。この後は第３
例と全く同一の方法でホール素子を組立てた。
方形をしたフェライト基板上に接着した。この後は第３
例と全く同一の方法でホール素子を組立てた。
この様にして作成したホール素子のワイヤーポンディン
グ時の不良率は第４表の如くであった。
グ時の不良率は第４表の如くであった。
第 ４ 表
第４表において、■はこの発明を適用したもの、■はＩ
ｎＡｓ１ｉ膜上に直接２終腸のＡｕ層を形成した場合で
ある。
ｎＡｓ１ｉ膜上に直接２終腸のＡｕ層を形成した場合で
ある。
それぞれの場合においてポンディング時の素子の温度は
１００℃である。また、超音波エネルギーはそれぞれ
の場合について不良率が最小になるように選んである。
１００℃である。また、超音波エネルギーはそれぞれ
の場合について不良率が最小になるように選んである。
さらにまた、サンプル数は各々２．０００個であり、不
良率は１接合あたりの値である。また、電極とＡｕ細線
間の引〜張り強度が２ｇ以下のものは不良とした。
良率は１接合あたりの値である。また、電極とＡｕ細線
間の引〜張り強度が２ｇ以下のものは不良とした。
第 ５ 例
表面が平滑な単結晶マイカ基板上に、厚さＩＢｍ、電子
移動度３０，０００ｃｍ２／Ｖ−ｓｅｃのＩｎＳｂ薄膜
を真空蒸着により形成して半導体膜１４を作った０次に
、この上に真空蒸着法により、厚さ ３ 、０００λの
Ａ４，０３膜を形成した。このＡｌｌ、Ｌ０３薄膜の表
面にエポキシ樹脂を塗布し、厚さ０．３１罵、−辺が４
５膜層の正方形をしたフェライト基板１２上に接着した
。ついで前記マイカを除去した。その後、フォトレジス
トを使用し、通常行われている方法でＩｎＳｂ薄膜の感
磁部の表面上にフォトレジスト被膜を形成した０次に、
無電解メッキを行い、銅を厚さ０．３ ｐ−ｍ所要の部
位のみに付着させた。さらに銅の厚付けを行う為、電解
銅メッキを行い、厚さ４ル諷のＣｕ層１Ｂを形成した。
移動度３０，０００ｃｍ２／Ｖ−ｓｅｃのＩｎＳｂ薄膜
を真空蒸着により形成して半導体膜１４を作った０次に
、この上に真空蒸着法により、厚さ ３ 、０００λの
Ａ４，０３膜を形成した。このＡｌｌ、Ｌ０３薄膜の表
面にエポキシ樹脂を塗布し、厚さ０．３１罵、−辺が４
５膜層の正方形をしたフェライト基板１２上に接着した
。ついで前記マイカを除去した。その後、フォトレジス
トを使用し、通常行われている方法でＩｎＳｂ薄膜の感
磁部の表面上にフォトレジスト被膜を形成した０次に、
無電解メッキを行い、銅を厚さ０．３ ｐ−ｍ所要の部
位のみに付着させた。さらに銅の厚付けを行う為、電解
銅メッキを行い、厚さ４ル諷のＣｕ層１Ｂを形成した。
さらにその上に電解メッキにより厚さ２１膜層のＡＵ層
１８を形成した０次に上記のフォトレジストを再度用い
、フォトリングラフイーの手法（より、不要なＩｎＳｂ
薄膜及び、一部の不要な銅を塩化第２鉄の塩酸々性溶液
でエツチング除去し、ホール素子の感磁部及び４つの電
極部を形成した。ついでシリコン樹脂により感磁部の真
上にコーティングを行い、保護膜を形成した０次に、こ
のウェーハをグイシングカッターにかけ、１、ＩＸ １
１１層の方形のホール素子に切断した０次にこれをリー
ドフレーム２２のアイランド５１上に接着した０次にホ
ール素子の電極１５とリードフレーム２２とを高速ワイ
ヤーボンダーを用い、 Ａｕ細線２１で接合した。エポ
キシ樹脂によりトランスファーモールド法でパッケージ
した。
１８を形成した０次に上記のフォトレジストを再度用い
、フォトリングラフイーの手法（より、不要なＩｎＳｂ
薄膜及び、一部の不要な銅を塩化第２鉄の塩酸々性溶液
でエツチング除去し、ホール素子の感磁部及び４つの電
極部を形成した。ついでシリコン樹脂により感磁部の真
上にコーティングを行い、保護膜を形成した０次に、こ
のウェーハをグイシングカッターにかけ、１、ＩＸ １
１１層の方形のホール素子に切断した０次にこれをリー
ドフレーム２２のアイランド５１上に接着した０次にホ
ール素子の電極１５とリードフレーム２２とを高速ワイ
ヤーボンダーを用い、 Ａｕ細線２１で接合した。エポ
キシ樹脂によりトランスファーモールド法でパッケージ
した。
このようにして製作したこの発明を適用したホール素子
のワイヤーポンディング時の不良率は第５表中のＩの如
くであった。
のワイヤーポンディング時の不良率は第５表中のＩの如
くであった。
第 ５ 表
第５表において、■はＩｎＳｂ薄膜上に直接２ＢｍのＡ
ｕ層を形成した場合である。
ｕ層を形成した場合である。
それぞれの場合においてポンディング時の素子の温度は
１００℃である。また、超音波エネルギーはそれぞれの
場合について不良率が最小になるように選んである。さ
らにまた、サンプル数は各２ 、０００個である。不良
率はｌ接合あたりの値である。電極とＡｕ細線２１との
間の引翫張り強度が２ｇ以下のものは不良とした。
１００℃である。また、超音波エネルギーはそれぞれの
場合について不良率が最小になるように選んである。さ
らにまた、サンプル数は各２ 、０００個である。不良
率はｌ接合あたりの値である。電極とＡｕ細線２１との
間の引翫張り強度が２ｇ以下のものは不良とした。
上記の素子の断面構造を第６図に示す、第６図において
、エポキシ樹脂層１３とＩｎＳｂ蒸着膜の中間にアルミ
ナ層２Ｂが形成されている。
、エポキシ樹脂層１３とＩｎＳｂ蒸着膜の中間にアルミ
ナ層２Ｂが形成されている。
第１図は本発明による磁電変換素子の一実施例を示す断
面図。 第２図は第１図の平面図、 第３図は更に他の実施例を示す平面図。 第４図は第３図の断面図、 第５図は本発明の第３例もしくは第４例のホール素子を
示す断面図、 第６図は本発明の第５例のホール素子を示す断面図であ
る。 １１・・・絶縁性基板、 １２・・・基板、 １２’ ・・・フェライト基板、 １３・・・絶縁層、 １４・・・半導体膜、 １５・・・電極、 １６・・・Ｃｕ層、 １８・・・Ａｕ層。 １８・・・感磁部、 ２１・・・ワイヤーポンディングされた金属細線、２２
・・・リードフレーム。 ２３・・・モールド樹脂、 ２４・・・プリント基板、 ２５・・・プリント基板上の配線パターン、２Ｂ・・・
うすい無機質絶縁層、 ４１・・・シリコン樹脂、 ４２・・・フェライト磁気収束チップ、５０・・・グイ
ポンド接着樹脂層、 ５１・・・アイランド。 １２基板 第１図
面図。 第２図は第１図の平面図、 第３図は更に他の実施例を示す平面図。 第４図は第３図の断面図、 第５図は本発明の第３例もしくは第４例のホール素子を
示す断面図、 第６図は本発明の第５例のホール素子を示す断面図であ
る。 １１・・・絶縁性基板、 １２・・・基板、 １２’ ・・・フェライト基板、 １３・・・絶縁層、 １４・・・半導体膜、 １５・・・電極、 １６・・・Ｃｕ層、 １８・・・Ａｕ層。 １８・・・感磁部、 ２１・・・ワイヤーポンディングされた金属細線、２２
・・・リードフレーム。 ２３・・・モールド樹脂、 ２４・・・プリント基板、 ２５・・・プリント基板上の配線パターン、２Ｂ・・・
うすい無機質絶縁層、 ４１・・・シリコン樹脂、 ４２・・・フェライト磁気収束チップ、５０・・・グイ
ポンド接着樹脂層、 ５１・・・アイランド。 １２基板 第１図
Claims (1)
- （１）表面に有機物絶縁層を有する基板上に厚さ０．１
〜１０μｍ、電子移動度が２，０００〜８０，０００ｃ
ｍ＾２／Ｖ・ｓｅｃのIII−Ｖ族化合物半導体膜が形成
され、該半導体膜上の所要の部分に厚いＣｕ層が形成さ
れ、該Ｃｕ層の上にＡｕ層が形成されて電極が構成され
たことを特徴とする磁電変換素子。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60099396A JPS61256777A (ja) | 1985-05-10 | 1985-05-10 | 磁電変換素子およびその製造方法 |
| DE19853590792 DE3590792T (ja) | 1985-05-10 | 1985-10-14 | |
| PCT/JP1985/000572 WO1986006878A1 (en) | 1985-05-10 | 1985-10-14 | Magneto-electric converter element |
| DE3590792A DE3590792C2 (ja) | 1985-05-10 | 1985-10-14 | |
| NLAANVRAGE8520325,A NL188488C (nl) | 1985-05-10 | 1985-10-14 | Magneto-elektrische transducent. |
| KR1019870700006A KR910002313B1 (ko) | 1985-05-10 | 1985-10-14 | 자전 변환소자 |
| US07/325,129 US4908685A (en) | 1985-05-10 | 1989-03-15 | Magnetoelectric transducer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60099396A JPS61256777A (ja) | 1985-05-10 | 1985-05-10 | 磁電変換素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61256777A true JPS61256777A (ja) | 1986-11-14 |
| JPH0462475B2 JPH0462475B2 (ja) | 1992-10-06 |
Family
ID=14246331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60099396A Granted JPS61256777A (ja) | 1985-05-10 | 1985-05-10 | 磁電変換素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61256777A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011009756A (ja) * | 2010-07-12 | 2011-01-13 | Asahi Kasei Electronics Co Ltd | 磁電変換素子の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58153384A (ja) * | 1982-03-05 | 1983-09-12 | Asahi Chem Ind Co Ltd | 磁電変換素子及び磁電変換素子の製造方法 |
-
1985
- 1985-05-10 JP JP60099396A patent/JPS61256777A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58153384A (ja) * | 1982-03-05 | 1983-09-12 | Asahi Chem Ind Co Ltd | 磁電変換素子及び磁電変換素子の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011009756A (ja) * | 2010-07-12 | 2011-01-13 | Asahi Kasei Electronics Co Ltd | 磁電変換素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0462475B2 (ja) | 1992-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4908685A (en) | Magnetoelectric transducer | |
| US4486945A (en) | Method of manufacturing semiconductor device with plated bump | |
| JPS6324647A (ja) | 半導体パッケ−ジ | |
| US7193288B2 (en) | Magnetoelectric transducer and its manufacturing method | |
| JPH10326806A (ja) | 半導体装置およびその製造方法 | |
| JPS6410112B2 (ja) | ||
| JP4480318B2 (ja) | 複合半導体素子及びその製造方法 | |
| JPS62230027A (ja) | 半導体装置の製造方法 | |
| JPH01276750A (ja) | 半導体装置 | |
| JPS61256777A (ja) | 磁電変換素子およびその製造方法 | |
| CN116190324A (zh) | 基于涂层技术的应力消减层 | |
| JPH0462474B2 (ja) | ||
| JPS6249994B2 (ja) | ||
| JPH01192125A (ja) | 半導体装置の実装構造 | |
| JP2556802B2 (ja) | 磁電変換素子 | |
| JPH06169051A (ja) | リードフレームとその製造方法並びに半導体パッケージ | |
| JPH06105802B2 (ja) | 磁電変換素子 | |
| JPH0671105B2 (ja) | 磁電変換素子の製造方法 | |
| JPS6158248A (ja) | 薄型半導体装置 | |
| JPH0471351B2 (ja) | ||
| JPH11330584A (ja) | 磁電変換素子およびそれを用いた磁気センサ、磁電変換素子の製造方法 | |
| JP2713744B2 (ja) | 磁電変換素子 | |
| JPH10209154A (ja) | 半導体装置 | |
| JPS60262434A (ja) | 半導体装置 | |
| JPH05308162A (ja) | 強磁性体磁気抵抗素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |