JPS58153384A - 磁電変換素子及び磁電変換素子の製造方法 - Google Patents

磁電変換素子及び磁電変換素子の製造方法

Info

Publication number
JPS58153384A
JPS58153384A JP57034602A JP3460282A JPS58153384A JP S58153384 A JPS58153384 A JP S58153384A JP 57034602 A JP57034602 A JP 57034602A JP 3460282 A JP3460282 A JP 3460282A JP S58153384 A JPS58153384 A JP S58153384A
Authority
JP
Japan
Prior art keywords
electrode
plating
thin film
conversion element
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57034602A
Other languages
English (en)
Inventor
Ichiro Shibazaki
一郎 柴崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Corp
Asahi Chemical Industry Co Ltd
Original Assignee
Asahi Chemical Industry Co Ltd
Asahi Kasei Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Chemical Industry Co Ltd, Asahi Kasei Kogyo KK filed Critical Asahi Chemical Industry Co Ltd
Priority to JP57034602A priority Critical patent/JPS58153384A/ja
Publication of JPS58153384A publication Critical patent/JPS58153384A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/101Semiconductor Hall-effect devices

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は磁電変換素子及び磁電変換素子の製造方法に関
するものである@ 従来、磁電変換素子のオーミック電極の製作方法として
は5例えば電極用の金属をハードマスクを用いて所要部
分のみ蒸着に)付着形成しみに穴をあけたフォトレジス
ト膜を形成し、ついで、全面に触媒処理を行い、電極金
属を無電解メッキする。しかるのち、フォトレジストの
除去を行うと、電極部のみメッキされた金属が残り、不
要部分をレジストといっしょに除去して電極パターンを
形成する等の方法が工業的プロセスとして行なわれてい
た。
しかしながら、最初に記載したマスク蒸着の方法では微
細なパターンで1n1度よく蒸着しようとすると、半導
体薄膜の表面に金属のマスクを密着する必要があシ、こ
のため、薄膜の表面に傷を生じやすく、その結果製作し
た磁電変換素子の不良で、tf#にオフセット電圧又は
不平衡電圧が増大する。
#!2の方法では、フォトレジスト上に4’T着り、。
た金属層を除去するためには、該金属層が厚さ0.3μ
m以下の多孔性の薄膜として形成されてiないと7オト
レジストの溶剤にょる除去ができないことと、除去中フ
ォトレジストの上部の金属層の破片が半導体薄膜をいた
めるため、素子の不良率が増大するという問題があつ念
◎又、こうした従来のプロセスでは、磁電変換素子に要
求される電極の形成の精度と電極に要求される物理的!
1Iffが相反する関係にあシ、少くとも厚さが1.0
μ鳳以上の電極tm作しようとするとパターン精度がわ
るくなり、ホール素子の例では不平衡電圧の増大をまね
き、不良率が増大する◎又、磁気抵抗素子では、磁界の
ないときの抵抗値のバラツキが大きくな9Sともに不良
の原因となっていた。
そこで本発明の目的は、磁電変換素子の電極形成の精度
向上とstE極の物理的強度を向上させることを同時に
実現することによシ従来の磁電変換素子の工業的製造プ
ロセスの問題点を解決し、更に制作された磁電変換素子
の信頼性と歩留りを大巾に改善するものである。
本発明によれば1表面に平滑な絶縁層を有する基板もし
くは表面が平滑÷、かつ、絶縁性の基板上に形成された
厚さ0.5〜5.0μm1%子濃度が1x10”〜5X
10”個/ CIL’ O範囲内KID。
室温で電子移動度が2. o o ocx”7v、se
a 〜a a、 o o 。
♂/V、seaのI−V族の高移動度化合物半導体薄膜
と、該半導体薄膜上の所要の部位のみに金属を付着させ
るパターンメッキによって密着形成された金属層から成
り、厚さが1.0〜f5Ja+2)範囲内でかつ、外に
凸の形状の断面を有する端部をもつオーム性接触電極か
ら構成されているものである。
本発明の磁11変換素子の1例であるホール素子の構造
を第1図%#!2図に示した。
第1図に於いて、1は、ホール素子の基板であシ、2は
、基板上の上部に形成されている表面が平滑な絶縁層で
ある。5は、感磁部を構成する高電子移動度の半導体薄
膜であシ、4は。
所要の部位のみに電極金属層を付着形成せしめるパター
ンメッキによって形成されたオーミック電極である0又
、5は、同じく、パターンメッキによ〕形成された金禰
層よりなる電極の補龍金属層である・6は、Sa部であ
る。7は。
リードII8と、電極をつなぐ、ハンダである。
9で示されているのは、モールド樹脂である。
jII2図位、ホール素子の基板1が絶縁物であって、
その表面が平滑化され、特忙、表面に、絶縁層を有しな
い場合である。
第5図Ka、ホール素子を上面からみな状況を示し九〇 本発明磁電変換素子の他の1例である磁気抵抗効果素子
については、ホール素子と電極形状、端子電極の個数、
感磁部のパターン等が異るが、ホール素子と全く同様に
、電極形成がなされ。
かつ、パターンメッキされた電極を有することFitち
ろんであ夛、基本構成に於いては同一である。
本発明でいう、パターンメッキとは、半導体薄膜上に、
75’i望の部位のみを除き、メッキの付着しないレジ
スト徴膜層を形成し、所望の部位即ち、レジストの形成
されてない部分の露出し喪中導体薄膜の1!面にのみ、
該半導体そのものt無電解メッキの初期触媒として利用
すること析出金属の自己触媒効果にょシ、電極金属層を
たい積させる方法であシ、半導体そのものをメッキ触媒
として利用するため、バラジクム等の特別な触媒を付着
させる工程も、触媒そのものも不要である。
こうすることにより、極めて精度の良い析出金層パター
ンを半導体上に形成することができる〇 更に、析出金属層を厚付けする場合は、上記の如く形成
された金層パターン上に無電解メッキを重ねて行った9
、又、電解メッキ電極として、無電解メッキで形成され
た金属層を用い。
電解メッキで金属の厚い層を析出させることができるが
、いずれも、i&初に無電解メッキで形成した金属パタ
ーンの部分にのみ、パターン状に、金属が析出する◎ このような、パターンメッキで蝶、最初に行う無電解メ
ッキ液の選択が重要である・しかし。
厚付は時のメッキ液は、自由にえらぶことができる。
又、厚い電極金属層のエツチングが不要であること、及
び、レジスト上に形成された金属層を物理的に除去する
ことがなく、初期のレジストのパターン精度を良好に電
極パターンとして実現できる。触媒による半導体の汚染
も生じないO 本発明の素子の基板1は、一般に、磁電変換素子に用い
られているものでよく、フェライト基板、セラ(ツク基
板、ガラス基板、耐熱性樹脂基板1強磁性体である鉄、
パーマロイ等の基板で表面を絶縁錫塩したもの等が用い
られる。
基板の表面の絶縁層3は、無機質、特に酸化物の絶縁体
層もしくは、樹脂の絶縁体層が好ましく用いられる。
徽化物中窒化物の絶縁体層は1通常、基板の表IiO絶
縁処理コーティングに用いられているもので、アル々す
、 810.%窒化シリコンこれらの1合又嫁多層の絶
縁層等が好ましく用いられる・又、厚さは1通常無機質
の絶縁層の場合10μm以下、でよく、蒸着、スパッタ
ー、化学気相蒸着(CVD)、分子線ビーム蒸着等の方
法で形成される。
樹脂の絶縁体層は、通常、基板と、高移動度半導体薄膜
の接着層として好ましく用いられるものであり1通常用
いられている熱硬化性のエポキシ樹脂、フェノールエポ
キシ樹脂等が好ましく用いられる。又、厚さは1%に限
定しないが、好ましくは、60μm以下である。
本発明の磁電変換素子の感磁部半導体薄膜番九通常磁電
変換素子として用いられる高移動度の半導体薄膜がよく
、ホール素子の場合は、工nSb。
InAg、GaAs、In、5bySn2、In、As
、Ps、 InxGa、Sb。
(x+y+z=2)等のトづ族の二元、三元の金属間化
合物の半導体で電子移動度2,000〜80ρ00()
I ”/V、 a@Cの範囲内にあり、半結晶もしくは
多結晶の薄膜が用いられる。
本発明の素子で、磁気抵抗効果を利用する磁電変換素子
の感磁部は一般に、磁気抵抗素子に用いられる材料は何
でもよい、好ましいものとして、高移動度のXnBb、
工!lAa 、工n!Ga、8b、 (X十7+I!=
2)等の夏−v族の二元、三元の金属間化合物の半導体
薄膜で電子移動度2,000〜8Q、000cML’/
v、seaの範囲の多結晶又は単結晶がある。
本発明の磁電変換素子の感磁部の形状、電極形状は特に
限定はなく1通常磁電変換素子で用いられているものは
すべてよい。
ホール素子の例では、一般にホール素子感磁部パターン
として用いられているものは伺でもよい。感磁部を小さ
く、1iog以下にしたいときは、感磁部パターンは対
称形が、製作上好ましいO 磁気抵抗素子の例では、一般に、磁気抵抗素子に用いら
れているものは何でもよいが、感贋金上ける丸めに用い
られるラスクパターン状のショートバー電極をもつ感磁
部は好ましい例である・ 本発明の磁電変換素子のオーム性接触の電極は、感磁部
半導体とオーム性接触を電気的に有する材料で作られ、
一般的に用いられているものでよく、厚さは、41に限
定しないが0.5〜15μmの範囲が好ましく、所要の
部位のみに電極金属層を付着形成するパターンメッキに
よって形成する0オーンツク電極材料と電極補強金属層
は同一の材料から成ってももちろんよい。
感磁部半導体が、 X、、S、、又はInAaの場合に
は。
無電解メッキ、ついで、電解メッキで、鋼をパターンメ
ッキして形成した。薄膜がその好例である・ 本発明の磁電変換素子のオーンツク電極の上部に形成さ
れる金属の電極補強層5は、必l!に応じて、付着形成
されるが、その材料は、鋼、  ゛アルミニウム、金、
クロム、等の導電性の良好な金属が好ましく用いられる
。その付着形成の目的は、防蝕及び、ボンディング時の
高aK対する補強、である。従って、一層には限らない
で、二層、三層に分けて付着形成して好ましく用いられ
る。更に、厚付けすることが好ましい・厚さは1.0〜
12声mで1通常形成される。電極金属の廖付けは、一
般に用いられている方法でよ〈、電解及び無電解パター
ンメッキ、蒸着、スパッター等いずれの方法も好ましく
用いられるO 本発明の磁電変換素子は、電極に通常リード線がボンデ
ィングされる。通常素子のボンディングで用いられてい
る方法は、どの方法でもよいが、好ましいものとして、
ワイアボンデハンダ、ハンダボンディング、等がTo)
、ハイグリッド1.0基板等に[接木発明の磁電変換素
子をボンディングするときは、7エイスダウンボンデイ
ング等も好ましく行なわれる。ハンダボンディングで使
用されるハンダは、融点が少くとも143℃以上あるこ
とが好ましい。特に好ましくは、180℃以上である。
本発明の磁電変換素子は1通常樹脂モールドされるが、
モールド樹脂の材質は、一般に電子素子のモールドに使
用されている樹脂でよい。
好オしいものけ、熱硬化性樹脂で、エポキシ樹脂、フェ
ノールエポキシ樹脂等があるロモールド方法1j1通常
電子部品で行なわれている方法でよく、例えば、注型モ
ールド、トランス7アーモールド、固型ペレットを素子
上に置き加熱溶融後、硬化してモールドする等の方法が
ある◎ 次に1本発明の磁電変換素子の製作工程について述べる
。本発明の磁電変換素子は、基本的には紺4図に示す工
程で製作される。特に、高電子移動車中導体薄膜形成工
程、パターメッキ工程、エッチングエ姐ハ以下詳述する
如き、プロセスである。
本発明の磁電変換素子の感磁部落膜は、高電子移動度の
#p尋体薄膜であって、その製作は。
通常磁電変換素子の製作で行なわれている方法でよく、
真9蒸着、で基板上に直接形成してもよく、又、あらか
じめマイカ基板上に、高移動度で、かつ、薄い半導体薄
膜を形成しておき、しかる後、咳薄膜をフェライト中セ
ラオツク、パーマロイ板等の表面に、転写、接着する方
法を用いてもよく、気相成長により、基板上に直接単結
晶、もしぐは多結晶の薄膜で高移動度のものを付着形成
する方法にもとすく方法でもよいO又、これらに、研磨
、薄膜のゾーンメルト、熱処理等の操作が付加され、高
移動度の半導体薄膜の特性を上げることも好ましく行な
われる。
高電子移動度半導体薄膜の厚さは1通常10μm以下で
あ夛、好ましくは%0.5〜5.0μmであるO 本発明の磁電変換素子のオーンツク接触電極を形成する
金属のノくターンメッキ工程は、次のような、工程の組
合せから成る。即ち、基板上に形成°され九高移動度の
半導体薄膜表面に、フォトレジストによ)、金属を付着
させる部分のみ残して、被膜を形成する。ついで、金属
を付着させる部分のみに、無電解メッキ液を接触せしめ
、[ilS分にのみ金属を付着させる湿式のメッキ工程
と、所望の厚さに金属が被着したのち。
とIl出し、水洗後、乾燥して、しかるのち、不要な、
フォトレジスト被膜を除去する工程を少くともふくむも
のである。本発明の電極の)(ターンメジ中は、無電解
メッキによる金属の厚膜形成のためKは、順次、新しい
メッキ槽に浸漬し、メッキをくり返せばよく、通常は、
1μm以上金属を厚付けしようとすると、少くとも、二
段のメッキ槽への浸漬が必要である@最初の無電解メッ
キ液と、次のメッキ液は同じものでもよく、又、ちがう
種類のものでもよい。更に。
最初付着させられた金属と次に付着せられ丸金属は同一
でなくてもよいことはもちろんである〇又、これらは、
適宜必要に応じて使いわける。
ただし、上記パターンメッキ工程で使用するフォトレジ
スト被膜は、二段以上のメッキ工程で、劣化がない限り
その′tま使用できるが、必要に応じフォトレジストの
被膜を再形成してもよい。
本発明のパターンメッキの好ましいプロセスとしては次
のようなものがある。
オーミック電極を構成する金属を半導体上にパターンメ
ッキによ)付着形成したのち、つづいて無電解メッキ、
又は電解メッキ方法で、パターンメッキすゐことにより
、電極の物塩的強度を補強するために厚い金属層すなわ
ち電準補強層を形成する。
第2段のパターンメッキプロセスで付着形成する金属は
、第1段のパターンメッキで付着形成した金属を用いる
こともしばしばあ〕、又、#!1段とはちがった、腐蝕
しにくい金属層を電解メッキによシ、付着させる場合も
ある0特に。
第2段のパターンメッキプロセスで好ましく用いられる
金属層として、銅、ニッケル、金、クロム、銀、アルイ
エウム、モリブデン等がある。
又、この纂2Rのパターンメッキプロセスは。
電解メッキで行うことは、特に好ましいO更に、電極補
強層として銅、ニッケル、クロム等のハンダになじみの
悪い金属や、貴金属でない金属層を形成した場合、更に
、その上に。
金、銀、又は、これらの合金や、ハンダ等のノ・ンダぬ
れ性をよくする金属をパターンメッキプロセスによって
電極の最上層として形成することも好ましく行なわれる
本発明の磁電変換素子の製造法に於けるエツチング工程
は、高移動度半導体薄膜の一部の不要部分を7オトリツ
クラフイーの方法によシエッチングして除去することで
、磁電変換素子の感磁部を形成する工程であシ、必要に
応じて、電極金属の薄膜の一部をエツチングし、不要部
を除去する場合もある。
本発明の磁電変換素子は、上述の如く、電極形成プロセ
スとして、パターンメッキプロセスを有することを特徴
とし、その他の工程は、従来と同様の工at−aて製作
される。
以上述べた本発明O磁電変換素子は、半導体そのものを
触媒とするパターンメッキ工程をもち、高価な触媒を付
着する必要がなく、又、工程も不要である。又、触媒に
よる半導体の汚染もない。
パターンメッキによって、を極を形成するので、電極の
形成精度がよく、厚くつけることもできる。従って、後
の工程で、リード線等を電−にポンディグするときの収
率があがるとともに、特に、厚ぐ電極を形成した場合で
も、不平衡電圧が小さく、この点からも工程歩留)が高
くなる・更に良質の電解メッキ等を併用して行っても、
パターン精度を良好にできる。又、異種金属の電解メッ
キによる積層もかんたんにできる。従って、素子の電極
形成の自由度が大幅に拡大できる等の利点を有する。
又、メッキを厚付けする場合でも、フォトレジスト被膜
は、最初に形成したもののみで良く、厚付けのために工
程は、増加しない。
次に本発明の実施例を数値例を挙げて説明する。
第1実施例 表面が平滑なマイカ基板上に、J4Lさ1μm、電子移
動jij 15,000 an /v、sθCのIn8
t+薄膜を真空蒸着によ〕形成した・次に、このxns
、、薄膜の表面に1日本ベルノックス社製エポキシ樹脂
、MEi−264を塗布し、厚すo、jifi、−辺カ
s 7txcvの正方形をし九N1−zn系のフェライ
ト基板上に接着し九〇ついで、マイカを除去した。
次に、コダック社製マイク07オトレジスト752を使
用し、通常行なわれている方法で。
工m8t+薄膜の表面に、フォトレジスト被膜を形成し
た。
次に、室町化学裂の無電解メッキ液Mに−400を使用
し液@28℃、30分間無電解メッキを行い鋼を厚さ1
.0μ所要の部分のみに付着させオーミック接触電極用
の金属層を形成した・次に、無電解メッキ液をかえて、
更に銅の厚付けを行うため、シラプレー社の無電解メッ
キ液、0F−802%を用い液温50℃で30分間メッ
キを行い、更に2.0μの銅を付着せしめた◎こうして
、二段のパターンメッキ法の工程を終えたあと、上記メ
ッキ用の7オトレジストをトリクレンで除去した。
次に、上記のフォトレジストを再度用い、フォトリング
2フイーの手法によ)不要なX11Bt+及び、一部の
不要な鋼を塩化第2鉄の塩酸々性水溶液で、エツチング
除去し、ホール素子の感磁部及び4つの電極部を形成し
た。
次のプロセスでは、上記の7オトレジストを使用し、フ
ォトリソグラフィの手法によ〕、ホール素子の電極部の
みを残して、その他の部分にレジストの被膜を形成した
のち、溶融ハンダ檜につけることにより、電極部のみに
ノ・ンダをつけた@ついで、上記レジストを除去し、ホ
ール素子を一辺が5711111角の7エライトウエー
ノ葛−上に約300個形成した。
次に、このウェーハーをダイシングカッターにかけ、1
.8■X1,711gの方形ホール素子チップに切断し
た。
次に、これに4本のリード線をハンダ付けし大きさが2
.411Ell X 2.8 TANで高さ1.51E
IIのエポキシ樹脂の箱に入れ、日本ベルノックス社製
のモールド用エポキシ樹脂1M1li−264でモール
ドし。
本発明の磁電変換素子である第1回の如きホール素子を
製作した。
このようにして%製作した本発明のホール素子の製造工
程中での不平衡電圧は次の如くであった。5mAの入力
電流に対する不平衡電圧の値は、 表1(サンプル数2,000個)、不平衡電圧V、の値
(5mA入力電流) 第1表に示す如くであり、不平衡電圧が極めて小さくお
さえられた。
又、従来法とちがい銅メッキの厚さを厚くできたため、
耐湿性の向上は著しいことがわかった口 従来法によって製作したホール素子は、60℃95Nの
相対湿度中の放置テストで200時間の寿命であったが
、本発明のホール素子は、鋼メッキ層の厚さが厚くなっ
ており、酸化による劣化がおさえられ、1200時間の
寿命を有することがわかった口 このとき、±10%以下の電気特性の変動範囲をこ・え
たホール素子は不要との判断基準にもとすいて寿命を決
めた。
ここで試作し九ホール素子の基本的な特性は、平均カ入
出力抵抗値s s oΩ、検感If 25 mV/mA
−x−。
てあつ九〇 磁気増幅用の7エライトチツプで大きさが1、OXI、
OXo、8mのものを感磁部面に密着して接着し九のち
、モールド試作したものについては、検感度が、上記の
値の約3.2倍となり80mV、4ム・K、Gであった
第2実施例 表面が平滑な2インチ角のセラミック基板上に、厚さ1
JIIaの810.薄膜層をスパッターにより形成し九
・ 次に、厚さtOμ聰、電子移動度12.000cscン
v、aIlcの工1g、薄膜を真空蒸着により形成した
次に、コダック社製マイクロ7オトレジストア52を使
用し1通常行なわれている方法で。
工njim薄膜の1!面に、フォトレジスト被膜を形成
し九0 次に、室町化学製の無電解メッキ液MK−400を使用
し液温28℃、30分間無電解メッキを行い鋼を厚さ1
.0μ所要の部分のみに付着させオーンツク接触電極用
の金属層を形成した。
次に、無電解メッキ液をかえて、更に銅の厚付けを行う
ため、シツル−社の無電解メッキ液、0F−802、を
用い、液温50℃で50分間メッキを行い、更に、2.
0μの銅を付着せしめた。
こうして、二段のパターンメッキ法の工程を終えたあと
、上記のメッキ用の7オトレジス)をトリクレンで除去
した。
次に、上記の7オトレジストを再度用い、フォトリソグ
ラフィーの手法によシ、不要なXmfk及び、一部の不
要な銅を塩化第2鉄の塩酸々性水溶液で、エツチング除
去し、ホール素子の感磁部及び4つの電極部を形成した
・ 次のプロセスで杜、上記の7オトレジストを使用し、フ
ォトリソグラフィの手法によシ、ホール素子の電極部の
みを残して、その他の部分にレジストの被膜を形成した
のち、溶融ハンダ槽につけることによシ、電極部のみに
ハンダをつけた・ついで、上記レジストを除去し、ホー
ル素子を一辺が57m1角の7エライトウエーノ〜−上
に約400個形成し九〇 次に、このクエーハーをダイシンクカッターkかけ、L
8mX1,7mの方形ホール素子チップに切断した。
次に、これに、4本のリード線をノ)ンダ付けし、大き
さが2.4■X 2.8m1+1で高さ1.5絽のエボ
午シ樹脂OAK入れ、日本ベルノックス社製のモールド
用エポキシ樹脂、Ml−264でモールドし1本発明の
磁電変換素子である第1図の如きホール素子を製作した
このようにして、製作した本発明のホール素子の製造工
程中での不平衡電圧は次の如くであった。
5mムの入力電流に対する不平衡電圧の値は、表2(サ
ンプル数2,000個)、不平衡電圧V、の値(5鳳ム
入力電流) #I2表に示す如くであシ、不平衡電圧が極めて小さく
おさえられた。
又、従来法とちがい、銅メッキの厚さを厚くできたため
、耐湿性の向上は著しいことがわかった。
従来法によって製作したホール素子は、 6Q”C,。
95Xの相対湿度中の放置テストで200時間の寿命で
あったが、本発明のホール素子は、銅メッキ層の厚さが
厚くなっており、酸化による劣化がおさえられ、100
0時間の寿命を有することがわかった◎このとき、±1
0X以下の電気特性の変動範囲をこえたホール素子は不
良との判断基準にもとすいて寿命を決めた。
ここで試作したホール素子の基本的な特性は。
平均が入出力抵抗値590Q、 flRIIA度2o”
/mA、に、aであつ九〇 第5実施例 表面が平滑な30■角のフェライト基板上に1厚さ1声
鳳の810.薄膜層をスパッターによシ形成した。
次に、厚さ1.0 pya 、電子移動度I S、OO
0CIL’/v、aecのXn813薄膜を真空蒸着に
より形成し九〇次に、コダック社製マイクロ7オレジス
ト752を使用し、通常行なわれている方法で、In8
)薄膜の表面に、フォトレジスト被膜を形成した。
次に、室町化学製の無電解メッキWXME−400を使
用し液温2B℃、30分間無電解メッキを行い銅を厚さ
1.0μ所要の部分のみに付着させオー建ツク接触電極
用の金属層を形成した0次に、無電解メッキ液をかえて
、更に銅の厚付けを行うため、シラプレー社の無電解メ
ッキ液、0F−802,を用い、液温50℃で30分間
メッキを行い、更に、2.Onの銅を付着せしめ九・ こうして、二段のパターンメッキ法の1薯を終えたあと
、上記のメッキ用の7オトレジストをトリクレンで除去
した・ 次に、上記の7オトレジストを再度用い、フォトリソグ
ラフィーの手法により、不要な工鳳ハ及び、一部の不要
な鋼を壇化第2鉄の塩酸々往水溶液で、エツチング除去
し、ホール素子の感磁部及び4つの電極部を形成した0 次(2)’ロセスでは、上記のフォトレジストを使用し
、フォトリソグラフィの手法により、ホール素子の電極
部のみを残して、その他の部分にレジストの被膜を形成
したのち、溶融ハンダ偕につけることにょp、電極部の
みにハンダをつけた。ついで、上記レジストを除去し、
ホール素子を一辺が571111角の7エライトウエー
ハー上に約200個形成した〇 次に、このウェーハーをダイシンクカッターにかけ、1
,8闘X1,7m+11の方形ホール素子チップに切断
した。
次に、これに、4本のリード線をハンダ付けし大きさが
2,41111IX 2,8 Wて高さ1.5簡のエホ
キシ樹脂の箱に入れ、日本ベルノック社製のモールド用
エポキシ樹脂、Ml−264でモールドし。
本発明の磁電変換素子である第1図の如きホール素子を
製作した。
このようKして、a作した本発明のホール素子の喪造工
!!!中での不平衡電圧は次の如くであった。
5mムの入力電流に対する不平衡電圧の値は、第SRK
示す如くであり、不平衡電圧が極めて小さくおさえられ
九〇 又、従来法とちがい、鋼メッキの厚さを厚くできたため
、耐湿性の向上は著しいことがわかり九。
従来法によって製作したホール素子は、60℃。
95Nの相対湿度中の放童デストで2QO時間の寿命で
あったが1本発明のホール素子は、銅メッキ層の厚さが
厚くなっておシ、酸化による劣化がおさえられ、120
0時間の寿命を有することがわかった◎このとき、±1
0X以下の電気特性の変動範囲をこえたホール素子は不
良との判断基準にもとすいて寿命を決めた。
ここで試作し九ホール素子′の基本的な特性は。
平均が入出力抵抗値370Ω、積感度21 mV/mム
J、()であった。
磁気増幅用のフェライトチップで大きさが1、OX 1
.OX O,811mのものを感磁部面に密着して接着
したのち、モールドし試作したものについては、積感度
が、上記の値の約3.5倍となシ、平均が76 mV/
rnh、に、aであった。
第4実施例 表面が平滑なマイカ基板上に%厚さ175m、電子移動
[5,DO旧が/v、6・CのX、ム8薄膜を真空蒸着
により形成した。次に、この工nム8薄膜の表面に。
日本ベルノックス社製エポキシ樹脂、Ml−264を塗
布し、厚さQ 、l m 、−辺が37簡の正方形をし
たNi−Zn系の7エライト基板上に接着したOついで
、マイカを除去した。
次に、コダック社製マイクロフォトレジスト752を便
用し1通常行なわれている方法で、XnBo薄膜の表面
に、フォトレジスト被膜を形成した。
次に、室町化学製の無電解メッキ液Ml−400を使用
し、Il[温り8℃、30分間無電解メッキを行い鋼を
厚さ1.0μ所要の部分のみに付着させオーミック接触
電極用の金属層を形成した。
次に、無電襲メッキ液をかえて、IEK銅の犀付けを行
うため、シラプレー社の無電解メッキ液、0F−802
,を用い、a温50℃で30分間メッキを行い、更に、
2.0μの銅を付着せしめ九〇 C5して、二段の)(ターンメッキ法の工程を終えたあ
と、上記のメッキ用のフォトレジストをトリタレンで除
去した・ 次に、上記のフォトレジストを再度用い、フォトリソグ
ラフィーの手法により、不要な工mab及び、一部の不
要な銅を塩化第2鉄の塩酸々性水溶液で、エツチング除
去し、ホール素子の感磁部及び4つの電極部を形成した
次のプロセスでは、上記のフォトレジストを使用し、フ
ォトリソグラフィの手法によシ、ホール素子の電極部の
みを残して、その他の部分にレジストの被膜を形成した
のち、溶融ハンダ槽につけることくよ〕、電極部のみに
ハンダをつけた。ついで、上記レジストを除去し、ホー
ル素子を一辺が570角のフェライトウェーハー上に約
300個形成した。
次に、このウェーハーをダイシングカッターKかけ、 
 1.8111X 1,7■の方形ホール素子チップに
切断17た。
次に、これに、4本のリード線をハンダ付けし、大きさ
が2.4■X2,81EIIで高さ151111のエポ
キシ樹脂の箱に入れ1日本ベルノックス社製のモールド
用エポキシ樹脂、Ml−264でモールドし1本発明の
磁電変換素子である第1図の如きホール素子を製作し九
〇 このようにして、m作し九本発明のホール素子0III
造工1中での不平衡電圧祉次の如くであった。
51IIAの入力電流に対する不平衡電圧の値は、1i
4ff!に示す如くであプ、不平衡電圧が極めて小さく
おさえられ九〇 又、従来法とちがい、銅メッキの厚さを厚くできたため
、耐湿性の向上は著しいことがわかった。
従来法によって製作し九ホール素子は、60℃。
95%O相対温度中の放置テストで200時間の一命で
あったが、本発明のホール素子は、銅メッキ層の厚さが
厚くなってお)、酸化による劣化がおさえられ、120
0時間の寿命を有することがわかった。このとき、尚社
社内規格の基準である±ION以下の電気特性の変動範
囲をこえたホール素子線不良との判断基準にもとすいて
寿命を決め九〇 ここで試作し九ホール素子の基本的な特性線。
平均が入出力抵抗値870Ω、検感If 8 mV/m
Az、eであった。
磁気増牛用のフェライトチップで大きさが1、OX 1
.OX O,8關のものを感磁部面に密着して接着した
のち、モールドし試作したものにりいては、検感度が、
上記の値の約5.2倍となり、平均が25 mV/mA
、に−Gであつ九◎第5実施例 表面が平滑なマイカ基板上に、厚さ1μm、電子移動1
[28,OOOcm”/v、seaの1.811薄膜を
真空蒸着により形成した。次に、この工!18b薄膜の
表面に1日本ベルノックス社製エポキシ樹脂、Ml−2
64を塗布し、厚さ0.5闘、−辺が57Wの正方形を
し九N i −Zn系のフェライト基板上に接着し九。
ついで、マイカを除去した。
次に、コダック社製マイクロ7オトレジスト752を使
用し1通常行なわれている方法で、X*fl*薄膜11
mIeC% 7オ)レジスト被膜を形成し九〇 次に、室町化学製の無電解メッキ液、MK−400を使
用し、H,温28℃、30分間無電解メッキを行い鋼を
厚さ1.0声所要の部分のみに付着させオー建ツク接触
電極用の金属層及びラスタノ(ターン状のショートバー
電極を形成した。
次に、無電寧メッキ液をかえて、更に鋼の厚付けを行う
ため、シラプレー社の無電解メッキ@、0F−802,
を用い、液ff150℃で30分間メッキ鷲行い、更に
%2.0μの銅を付着せしめたO こうして、二段の)(ターンメッキ法の工程を終え九あ
と、上記のメッキ用の7オトレジストをトリクレンで除
去した。
次に、上記の7オトレジストを再度用い、7オトリソグ
ラフイーの手法により、不要な工118B及び、一部の
不要な銅を塩化第2鉄の塩酸々性水溶液て、エツチング
除去し、1に5図に示され九如き構造の磁気抵抗素子の
感磁部及び3つの電極部を形成した。
第5図で、斜線で示された19a、 19b、1?。
は、磁気抵抗素子の外S接続用電極である018は、よ
りBbO牛導体薄膜で、17は、Inらの牛導体薄膜の
上に無電解のパターンメッキによ)形成された、ラスク
状のショートバー電極で、この幅は20μmである。シ
ョートバー電極間の牛導体薄膜部18の幅祉、40μm
である・又、ラスクパターン状の磁気抵抗素子の感磁部
の電極方向の幅は400μmであって、1個の磁気抵抗
素子の素子抵抗値は、500Ωに設計されてお〕。
設計上は、19aと190間の磁気抵抗素子と19a−
19b間の磁気抵抗素子の抵抗値は同一である。
21で示されているのは、この磁気抵抗素子のフェライ
ト基板であ)、その表面は、!i!着剤からなる48I
I&層2があるが図には示されてない。
このように、所望の部分に無電解メッキによ〕、オーム
性袈触O電極は形成される。
次の1四噌スで杜、上記の7オトレジストを使用し、フ
ォトリソグラフィの手法によ〕、磁気抵抗素子O電極部
のみを残して、その他の部分にレジストの被膜を形成し
九のち、amハンダ榴にりけることにより、電極部のみ
にハンダをつけえ・ついで、上記レジストを除去し、J
lllISllに示され九磁気抵抗素子チップを一辺が
57■角のアエライトクエーハー上に約s00個形成し
た。
次に、このウェーハーをダイシングカッターにかけ、1
.8■X2.GWの長方形の磁気抵抗素子チップに@断
1.た。
次に、!個の外S接続用の電極に3本のリード線をハン
ダ付けし、高さ1.Oa大きさが2.4■×!、8簡の
エポキシ樹脂0IiK入れ、日本ベルノックス社棗のモ
ールド用エポキシ樹脂M圓−264でモールドし1本発
明の磁電変換素子である、片lIs本のリード線の出え
、磁気抵抗素子を製作(また。
このようにして製作!、た本発明の磁気抵抗素子の抵抗
値のアンバランス即ち、1ベレツlhの2個の磁気抵抗
素子の抵抗値のずれの平均値は、次の如くであp、電極
形成を全面メッキでやる従来ご方法との比較をI!!5
に示した。ただし、従来法ては、電極の銅のメッキの厚
さは0.5μmであり、これはこれ以上厚くはできなi
九めである。
表5 ΔRは2個の1チツプ上の磁気抵抗素子の無磁界時の抵
抗値のずれ、設計抵抗値紘SOOΩである。
このように本発明の素子ては、極めて良好な結果を示1
.ている・従゛つて、1Δ川が5X以下が要求される無
接触ポテンシオメータ−等に使うときの歩留は従来のも
のに比【7て非常によい◎更に1本発明の磁気抵抗素子
は従来法とちがい、鋼メッキO厚さを厚くできたため、
耐湿性O向上状著しいことがわかつ九。
従来法によって製作し九素子杜、60℃、95NO相対
湿l中の放置テストで200時間の寿命で6つ九が1本
発明のホール素子は、銅メッキ層ox′gが厚くなって
お〕、酸化による劣化がおさえられ、1200時間の寿
命を有することがわかつえ・このとき、尚社社内規格の
基準である±10X以下の電気特性の変動範囲をこえ九
ホール素子は不良との判断基準にもとすいて寿命を決め
光・ こうして、11作した磁気抵抗素子の感度は、抵抗変化
率で示すと、初期値の55%の抵抗変化が5に−GO磁
束密度の磁界を加えて得られた0
【図面の簡単な説明】
第1図線本発明による磁電変換素子の実施例を示す新面
図、第2図は他の実施例を示す断面本発明の磁電変換素
子の製造工程を示す流れ図。 第5図は本発明の磁電変換素子の一1!施例である磁気
抵抗素子の平面図である・ 1・・ホール素子基板、2・・絶縁層、3・・半導体薄
膜、4・・オーミック電極、5@・電極補強金属層、6
・・感磁部、7・・ハンダ。 8・・リード線、?・・モールドlit脂、1y・・シ
ョートバー電極、18.・・半導体薄膜。 19&bo −、外S*続用電極、21、.7エツイト
基板。 第1図 第2図 第3図 第4図 第5図 6

Claims (1)

  1. 【特許請求の範囲】 (1)  表面が平滑でかつ絶縁性の基板もしくは表I
    NK平滑な絶縁層を有する基板上に形成された厚さo、
    5〜511鳳、電子濃度が1×10〜5 X 10”/
    個/ (1!II’の範囲内にあシ、室温で電子移動W
    L# 2.Oo O〜80. OOOm”/v、sec
    のl Q v族の高移動度化合物中導体薄膜と、皺半導
    体薄属上にパターンメッキによって密着形成された厚さ
    1.0〜15Jmの金属層から成ろ電極とを有すること
    を特徴とする磁電変換素子0(2)  パターンメッキ
    され九磁電変換素子の電極が銅、銀、金、又はこれらの
    合金から成ることを特徴とする特許請求の範11!@1
    項記載の醜電R換素子・ (3)  −電変換素子の電極が、オーミック電極を形
    成する金属層と、このオーイック電極を補強子る九めの
    金属層とが少くとも二層から成ることを特徴とする特許
    請求の範囲第1項λは晃2I項記載の磁電変換素子。 (4)  磁電変換素子の電極の最上層に、金、鎖、又
    はこれらの合金から成る層が形成されて成ることを特徴
    とする特許請求の範囲第1項又11第2項7−IL第3
    項記載の磁電変換素子・(5)  基板の表面の絶縁層
    が樹脂であることを特徴とする特許請求の範8第1項記
    載の磁電変換素子。 (6)  基板が7エライト、七ラミック、溶融ガラス
    、結晶化ガラス強磁性体、サファイア、シリコン単結晶
    から成ることを特徴とする特許請求の範囲第1項λIi
    第2項Zは第3項記載の磁電変換素子。 (7)  基板上に、厚さ0.5〜5μmの高移動度化
    合物半導体薄!1st?被着形成し、咳薄膜上にパター
    ンメッキによp厚さが少くとも0.2J1鳳以上の導電
    性金属薄膜形成し、WIX中導体薄膜の不要な部分と、
    必要に応じて金属薄膜の一部をエツチングすることt−
    特徴とする磁電変挑索子の製造方法。 俤)パターンメッキを少くとも二回以上行って電極を形
    成することを特徴とする特許−求の範i!!117項記
    載の磁電変換素子の農遣方法。 (9)111段のパターンメッキが無電解メッキであp
    、第2段以降のパターンメッキが少くとも1回の電解メ
    ッキを含むことを特徴とする特許請求の範囲第7項 7
    −11第8項記載の磁電変換素子の製造方法。 00  票1段のオーイック電極形成のパターンメッキ
    を無電解メッキによシ行い、電極補強層を形成するI!
    2段の厚付けを電解メッキにより行うことを特徴とする
    特許請求の範囲第9項記載の磁電変換素子の製造方法。
JP57034602A 1982-03-05 1982-03-05 磁電変換素子及び磁電変換素子の製造方法 Pending JPS58153384A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57034602A JPS58153384A (ja) 1982-03-05 1982-03-05 磁電変換素子及び磁電変換素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57034602A JPS58153384A (ja) 1982-03-05 1982-03-05 磁電変換素子及び磁電変換素子の製造方法

Publications (1)

Publication Number Publication Date
JPS58153384A true JPS58153384A (ja) 1983-09-12

Family

ID=12418895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57034602A Pending JPS58153384A (ja) 1982-03-05 1982-03-05 磁電変換素子及び磁電変換素子の製造方法

Country Status (1)

Country Link
JP (1) JPS58153384A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60208882A (ja) * 1984-04-02 1985-10-21 Asahi Chem Ind Co Ltd 磁電変換素子
JPS61256776A (ja) * 1985-05-10 1986-11-14 Asahi Chem Ind Co Ltd 磁電変換素子
JPS61256777A (ja) * 1985-05-10 1986-11-14 Asahi Chem Ind Co Ltd 磁電変換素子およびその製造方法
JPS61259583A (ja) * 1985-05-14 1986-11-17 Asahi Chem Ind Co Ltd 半導体磁電変換素子
JPS61269386A (ja) * 1985-05-24 1986-11-28 Asahi Chem Ind Co Ltd 磁電変換素子
JPH04367289A (ja) * 1991-06-14 1992-12-18 Sankyo Seiki Mfg Co Ltd ホール素子およびホール素子の製造方法
JPH05243636A (ja) * 1992-10-26 1993-09-21 Asahi Chem Ind Co Ltd 磁電変換素子
JPH08330646A (ja) * 1995-03-30 1996-12-13 Toshiba Corp 横型ホール素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53120290A (en) * 1977-03-30 1978-10-20 Hitachi Ltd Indium antimony hall element and its manufacture
JPS5658232A (en) * 1979-10-16 1981-05-21 Mitsubishi Electric Corp Manufacture of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53120290A (en) * 1977-03-30 1978-10-20 Hitachi Ltd Indium antimony hall element and its manufacture
JPS5658232A (en) * 1979-10-16 1981-05-21 Mitsubishi Electric Corp Manufacture of semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60208882A (ja) * 1984-04-02 1985-10-21 Asahi Chem Ind Co Ltd 磁電変換素子
JPS61256776A (ja) * 1985-05-10 1986-11-14 Asahi Chem Ind Co Ltd 磁電変換素子
JPS61256777A (ja) * 1985-05-10 1986-11-14 Asahi Chem Ind Co Ltd 磁電変換素子およびその製造方法
JPH0462475B2 (ja) * 1985-05-10 1992-10-06 Asahi Chemical Ind
JPH0462474B2 (ja) * 1985-05-10 1992-10-06 Asahi Chemical Ind
JPS61259583A (ja) * 1985-05-14 1986-11-17 Asahi Chem Ind Co Ltd 半導体磁電変換素子
JPH0467792B2 (ja) * 1985-05-14 1992-10-29 Asahi Chemical Ind
JPS61269386A (ja) * 1985-05-24 1986-11-28 Asahi Chem Ind Co Ltd 磁電変換素子
JPH0471351B2 (ja) * 1985-05-24 1992-11-13 Asahi Chemical Ind
JPH04367289A (ja) * 1991-06-14 1992-12-18 Sankyo Seiki Mfg Co Ltd ホール素子およびホール素子の製造方法
JPH05243636A (ja) * 1992-10-26 1993-09-21 Asahi Chem Ind Co Ltd 磁電変換素子
JPH08330646A (ja) * 1995-03-30 1996-12-13 Toshiba Corp 横型ホール素子

Similar Documents

Publication Publication Date Title
US20170365477A1 (en) Providing a temporary protective layer on a graphene sheet
KR910002313B1 (ko) 자전 변환소자
US20170365562A1 (en) Patterning graphene with a hard mask coating
JP2005519482A (ja) Mramの伝導線上の磁束集中被覆材料
JPH1174126A (ja) 小型磁気パワーデバイス用接着層とその製造方法
JP2002525846A (ja) 一体型の誘導性素子及びその製造方法
US8956975B2 (en) Electroless plated material formed directly on metal
US4717591A (en) Prevention of mechanical and electronic failures in heat-treated structures
US6812040B2 (en) Method of fabricating a self-aligned via contact for a magnetic memory element
JPS6410112B2 (ja)
JPS6032311B2 (ja) 導電体及びその製造方法
EP3358616B1 (en) Bond pad protection for harsh media applications
US9627335B2 (en) Method for processing a semiconductor workpiece and semiconductor workpiece
JPS58153384A (ja) 磁電変換素子及び磁電変換素子の製造方法
US11152144B2 (en) Electrolessly formed high resistivity magnetic materials
JP5463562B2 (ja) 半導体装置及びその製造方法
TW201405679A (zh) 施加用於晶圓級封裝的最終金屬層之方法與相關裝置
US10049802B2 (en) Patterning magnetic films using self-stop electro-etching
US20020160548A1 (en) Magnetoelectric transducer and method for producing the same
JPS6249994B2 (ja)
JPS6029914A (ja) 薄膜ヘツド
JPS6145874B2 (ja)
JPH05308162A (ja) 強磁性体磁気抵抗素子
JPS61214488A (ja) 磁気抵抗装置の製造法
JP2002212782A (ja) 電気メッキ構造及び当該電気メッキ構造を有する配線基板