JP2556802B2 - 磁電変換素子 - Google Patents
磁電変換素子Info
- Publication number
- JP2556802B2 JP2556802B2 JP4287926A JP28792692A JP2556802B2 JP 2556802 B2 JP2556802 B2 JP 2556802B2 JP 4287926 A JP4287926 A JP 4287926A JP 28792692 A JP28792692 A JP 28792692A JP 2556802 B2 JP2556802 B2 JP 2556802B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bonding
- intermediate layer
- electrode
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Hall/Mr Elements (AREA)
Description
【０００１】
【産業上の利用分野】この発明は樹脂の層を含む絶縁層
上の半導体薄膜を感磁部とし、かつ半導体薄膜上に形成
した電極に熱と超音波により金属細線を直接接続した磁
電変換素子に関する。
上の半導体薄膜を感磁部とし、かつ半導体薄膜上に形成
した電極に熱と超音波により金属細線を直接接続した磁
電変換素子に関する。
【０００２】
【従来の技術】これまでのワイヤボンディング、つまり
金属細線を電極に直接接続する技術では、通常、金線を
電極に接続するために、３５０℃以上の高温を接続部に
加えて熱圧着するか、または、これより低い温度で行う
場合は（例えば３００℃では）、加熱に加えてさらに超
音波のエネルギーを金線を接続する部分に加えることで
金属同士を融着させ、金ワイヤーと電極金属との直接接
続を達成し、ワイヤボンディングをしていた。このた
め、樹脂のように高温度で（樹脂のガラス転移点温度以
上では）流動化し軟化する性質のある有機物絶縁層上の
半導体薄膜に直接ワイヤボンディングにより金属細線を
接続することは全く不可能であり、従来においては樹脂
層上に半導体薄膜が形成され、かつ金属細線がワイヤボ
ンディング接続された構造を持つ磁電変換素子はなかっ
た。特に３５０℃以上の高温では樹脂は炭化したり、分
解したりするためこのような未踏の技術にチャレンジす
ることも行われず、従来では樹脂層を含む磁電変換素子
に対する金属細線の接続は半田付けにより行われてい
た。
金属細線を電極に直接接続する技術では、通常、金線を
電極に接続するために、３５０℃以上の高温を接続部に
加えて熱圧着するか、または、これより低い温度で行う
場合は（例えば３００℃では）、加熱に加えてさらに超
音波のエネルギーを金線を接続する部分に加えることで
金属同士を融着させ、金ワイヤーと電極金属との直接接
続を達成し、ワイヤボンディングをしていた。このた
め、樹脂のように高温度で（樹脂のガラス転移点温度以
上では）流動化し軟化する性質のある有機物絶縁層上の
半導体薄膜に直接ワイヤボンディングにより金属細線を
接続することは全く不可能であり、従来においては樹脂
層上に半導体薄膜が形成され、かつ金属細線がワイヤボ
ンディング接続された構造を持つ磁電変換素子はなかっ
た。特に３５０℃以上の高温では樹脂は炭化したり、分
解したりするためこのような未踏の技術にチャレンジす
ることも行われず、従来では樹脂層を含む磁電変換素子
に対する金属細線の接続は半田付けにより行われてい
た。
【０００３】しかし、１００℃程度の樹脂の軟化点以下
の温度でワイヤボンディングが工業的に行えるならばこ
の種の磁電変換素子の信頼性や生産性は大幅に向上す
る。特に実装時に磁電変換素子のリードを外部で半田付
けする必要があるが、このとき従来のように磁電変換素
子内部が半田付けでリードと接続されているとそのリー
ドを伝わる熱により内部接続部の半田が融け、接続状態
が劣化したり、再度硬化しても湿度の進入する透き間が
空き耐湿性が悪くなるなど信頼性上の問題があった。ま
た、半田付けの生産性は高速のワイヤボンディングに比
べて生産性も極め て悪い。磁電変換素子の電極部の面積
も大きくする必要があり小型の素子を作ることも難しい
等の問題があった。この発明はこのように従来では半田
付けによることしかできなかった金属細線の電極への接
続について、工業的な量産技術としてワイヤボンディン
グをはじめて可能とさせた構造を有する磁電変換素子を
提供することを目的とする。
の温度でワイヤボンディングが工業的に行えるならばこ
の種の磁電変換素子の信頼性や生産性は大幅に向上す
る。特に実装時に磁電変換素子のリードを外部で半田付
けする必要があるが、このとき従来のように磁電変換素
子内部が半田付けでリードと接続されているとそのリー
ドを伝わる熱により内部接続部の半田が融け、接続状態
が劣化したり、再度硬化しても湿度の進入する透き間が
空き耐湿性が悪くなるなど信頼性上の問題があった。ま
た、半田付けの生産性は高速のワイヤボンディングに比
べて生産性も極め て悪い。磁電変換素子の電極部の面積
も大きくする必要があり小型の素子を作ることも難しい
等の問題があった。この発明はこのように従来では半田
付けによることしかできなかった金属細線の電極への接
続について、工業的な量産技術としてワイヤボンディン
グをはじめて可能とさせた構造を有する磁電変換素子を
提供することを目的とする。
【０００４】
【課題を解決するための手段】この発明になる磁電変換
素子は、基板の一面に樹脂層が形成され、その樹脂層上
に厚さ1,000 〜3,000 Åの酸化物絶縁膜が形成され、そ
の酸化物絶縁膜上に厚さ0.１〜１０μm ，電子移動度2,
000 〜80,000 cm2／Ｖsec のIII −Ｖ族化合物半導体薄
膜が形成され、この半導体薄膜上の一部にこれとオーミ
ック接触するコンタクト層が形成され、そのコンタクト
層上に厚さがほぼ２μm 以上の金属の中間層が形成さ
れ、その中間層上にＡu ，Ａl ，Ａg もしくはこれらの
合金のボンディング層が形成され、そのボンディング層
上に金属細線の一端が直接ボンディングされる。上記中
間層はヤング率がボンディング層のそれより５０％以上
大きく、ボンディング層より堅い金属よりなる。
素子は、基板の一面に樹脂層が形成され、その樹脂層上
に厚さ1,000 〜3,000 Åの酸化物絶縁膜が形成され、そ
の酸化物絶縁膜上に厚さ0.１〜１０μm ，電子移動度2,
000 〜80,000 cm2／Ｖsec のIII −Ｖ族化合物半導体薄
膜が形成され、この半導体薄膜上の一部にこれとオーミ
ック接触するコンタクト層が形成され、そのコンタクト
層上に厚さがほぼ２μm 以上の金属の中間層が形成さ
れ、その中間層上にＡu ，Ａl ，Ａg もしくはこれらの
合金のボンディング層が形成され、そのボンディング層
上に金属細線の一端が直接ボンディングされる。上記中
間層はヤング率がボンディング層のそれより５０％以上
大きく、ボンディング層より堅い金属よりなる。
【０００５】
【実施例】この発明の磁電変換素子の１つであるホール
素子の構造の一例を図１に示す。図１において、ホール
素子の絶縁性基板１１は絶縁材でない基板１２上に樹脂
層１３ａが形成され、その樹脂層１３ａ上に酸化物絶縁
膜１３ｂが形成され、樹脂層１３ａと絶縁膜１３ｂとで
絶縁層１３が構成される。感磁部を構成する高電子移動
度の半導体膜１４が酸化物絶縁膜１３ｂ上に形成され、
半導体膜１４上にワイヤボンディング用電極１５が形成
される。この電極１５は半導体膜１４と接続するコンタ
クト層１６，その上の中間層１７，さらにその上のボン
ディング層１８よりなる。電極間の中央部の半導体膜１
４は感磁部１９である。この感磁部１９上にシリコン樹
脂層４１を介して磁束収束用にフェライト４２が付けら
れた場合である。電極１５はＡu ，Ａl ，Ａl −Ｓi 合
金等の細線２１でリードフレーム２２に接続される。リ
ードフレーム２２の端部を残して基板１１，細線２１な
どは樹脂のモールド体２３内に埋め込まれる。
素子の構造の一例を図１に示す。図１において、ホール
素子の絶縁性基板１１は絶縁材でない基板１２上に樹脂
層１３ａが形成され、その樹脂層１３ａ上に酸化物絶縁
膜１３ｂが形成され、樹脂層１３ａと絶縁膜１３ｂとで
絶縁層１３が構成される。感磁部を構成する高電子移動
度の半導体膜１４が酸化物絶縁膜１３ｂ上に形成され、
半導体膜１４上にワイヤボンディング用電極１５が形成
される。この電極１５は半導体膜１４と接続するコンタ
クト層１６，その上の中間層１７，さらにその上のボン
ディング層１８よりなる。電極間の中央部の半導体膜１
４は感磁部１９である。この感磁部１９上にシリコン樹
脂層４１を介して磁束収束用にフェライト４２が付けら
れた場合である。電極１５はＡu ，Ａl ，Ａl −Ｓi 合
金等の細線２１でリードフレーム２２に接続される。リ
ードフレーム２２の端部を残して基板１１，細線２１な
どは樹脂のモールド体２３内に埋め込まれる。
【０００６】図２は図１のホール素子を上面からみた状
況を示す。図３及び図４はホール素子チップをリードフ
レーム２２を介することなく、プリント配線板に直接取
付けた例である。すなわちプリント基板２４に形成され
た配線２５に細線２１が接続される。この実施例ではワ
イヤボンディング用電極１５はコンタクト層１６，中間
層１７，ボンディング層１８の３層よりなる。つまりボ
ンディング性の良好な金属層のボンディング層１８と、
半導体とのオーミック接触を保障しかつ界面の熱応力を
緩和するコンタクト層１６との中間に、これら両層１
６，１８に比して硬い金属層などの中間層１７を介在さ
せることにより、ボンディング時に印加される超音波エ
ネルギーをボンディング層１８に集中させ、超音波衝撃
ないし温度衝撃に対して十分の耐性を持たない、半導体
薄膜１４に対し、亀裂が生じることなく、かつ酸化物絶
縁膜１３ｂとの間に剥離が生じない程度に低いパワーの
超音波印加でかつ低温で高信頼性のワイヤボンディング
接合を形成することが可能となる。
況を示す。図３及び図４はホール素子チップをリードフ
レーム２２を介することなく、プリント配線板に直接取
付けた例である。すなわちプリント基板２４に形成され
た配線２５に細線２１が接続される。この実施例ではワ
イヤボンディング用電極１５はコンタクト層１６，中間
層１７，ボンディング層１８の３層よりなる。つまりボ
ンディング性の良好な金属層のボンディング層１８と、
半導体とのオーミック接触を保障しかつ界面の熱応力を
緩和するコンタクト層１６との中間に、これら両層１
６，１８に比して硬い金属層などの中間層１７を介在さ
せることにより、ボンディング時に印加される超音波エ
ネルギーをボンディング層１８に集中させ、超音波衝撃
ないし温度衝撃に対して十分の耐性を持たない、半導体
薄膜１４に対し、亀裂が生じることなく、かつ酸化物絶
縁膜１３ｂとの間に剥離が生じない程度に低いパワーの
超音波印加でかつ低温で高信頼性のワイヤボンディング
接合を形成することが可能となる。
【０００７】ボンディング層１８は、Ａu ，Ａu −Ｇe
合金、Ｐt ，Ａl ，Ａl −Ｓi 合金、Ａg ，Ｃu または
これらの合金等のワイヤボンディング性の良好な金属よ
りなる。この層１８に用いる金属はワイヤボンディング
性の良いものであれば何でも良いが、特にＡu が好まし
い。この層１８には電極１５とＡu ，Ａl ，Ａl −Ｓi
合金等の細線２１との強固かつ高信頼性の結合を保障す
るものである。ボンディング層１８の形成には、無電解
メッキ法、電解メッキ法，蒸着またはスパッタリングに
よるリフトオフ法等の通常の半導体素子の電極形成に用
いる方法が用いられる。ボンディング層１８の層厚は特
に限定されないが、通常は0.１〜３０μm ，好ましくは
0.１〜１０μm がよい。ボンディングの信頼性を向上す
るためにはボンディング層１８は厚いほど好ましいが、
層厚の増大に伴う内部応力の増加により層界面の密着性
が低下すること、エッチングの切れが低下すること、Ａ
g，Ａu ，Ｐt 等の貴金属を用いる場合には、価格が増
大することによりその上限が決定される。
合金、Ｐt ，Ａl ，Ａl −Ｓi 合金、Ａg ，Ｃu または
これらの合金等のワイヤボンディング性の良好な金属よ
りなる。この層１８に用いる金属はワイヤボンディング
性の良いものであれば何でも良いが、特にＡu が好まし
い。この層１８には電極１５とＡu ，Ａl ，Ａl −Ｓi
合金等の細線２１との強固かつ高信頼性の結合を保障す
るものである。ボンディング層１８の形成には、無電解
メッキ法、電解メッキ法，蒸着またはスパッタリングに
よるリフトオフ法等の通常の半導体素子の電極形成に用
いる方法が用いられる。ボンディング層１８の層厚は特
に限定されないが、通常は0.１〜３０μm ，好ましくは
0.１〜１０μm がよい。ボンディングの信頼性を向上す
るためにはボンディング層１８は厚いほど好ましいが、
層厚の増大に伴う内部応力の増加により層界面の密着性
が低下すること、エッチングの切れが低下すること、Ａ
g，Ａu ，Ｐt 等の貴金属を用いる場合には、価格が増
大することによりその上限が決定される。
【０００８】ボンディング層１８にＣu ，Ａl 等の酸化
されやすい金属を用いるときには、表面にＡu ，Ａg 等
の酸化されにくい金属のごく薄い層を形成し、ボンディ
ング層１８を複数にすることによりさらにボンディング
の信頼性が向上する。図５にこの電極１５の断面形状を
示す。図５において、中間層１７上にはＣu またはＡl
等のボンディング性が良好だが、さびやすい金属のボン
ディング本体層２６が形成され、そのボンディング本体
層２６上にＡu またはＡg 等のボンディング性が良好で
さびにくい金属薄層２７が形成され、ボンディング本体
層２６及び金属薄層２７でボンディング層１８が形成さ
れる。ボンディング本体層２６にＡl を用いるときには
金属薄層２７の形成には注意を要する。Ａl は空気中で
瞬時に酸化されるからである。真空中または還元性の雰
囲気中でボンディング本体層２６，金属薄層２７を連続
的に形成することが好ましい。
されやすい金属を用いるときには、表面にＡu ，Ａg 等
の酸化されにくい金属のごく薄い層を形成し、ボンディ
ング層１８を複数にすることによりさらにボンディング
の信頼性が向上する。図５にこの電極１５の断面形状を
示す。図５において、中間層１７上にはＣu またはＡl
等のボンディング性が良好だが、さびやすい金属のボン
ディング本体層２６が形成され、そのボンディング本体
層２６上にＡu またはＡg 等のボンディング性が良好で
さびにくい金属薄層２７が形成され、ボンディング本体
層２６及び金属薄層２７でボンディング層１８が形成さ
れる。ボンディング本体層２６にＡl を用いるときには
金属薄層２７の形成には注意を要する。Ａl は空気中で
瞬時に酸化されるからである。真空中または還元性の雰
囲気中でボンディング本体層２６，金属薄層２７を連続
的に形成することが好ましい。
【０００９】また、ボンディング層１８にＡg ，Ｐt 等
の酸化されにくい金属を用いる場合においても、その表
面にボンディング性の最も優れているＡu をごく薄く形
成すると、信頼性がさらに増大する。図６にその断面構
造を示す。中間層１７上に、Ａu 以外のＡg ，Ｐt 等の
ボンディング性が良好でさびにくい金属層２８を形成
し、その金属層２８上にＡu の薄層２９を形成する。
の酸化されにくい金属を用いる場合においても、その表
面にボンディング性の最も優れているＡu をごく薄く形
成すると、信頼性がさらに増大する。図６にその断面構
造を示す。中間層１７上に、Ａu 以外のＡg ，Ｐt 等の
ボンディング性が良好でさびにくい金属層２８を形成
し、その金属層２８上にＡu の薄層２９を形成する。
【００１０】中間層１７はＮi ，Ｆe ，Ｔi ，Ｗ，Ｃu
，等のボンディング層１８に比して硬い金属層よりな
り、その形成にも無電解メッキ法、電解メッキ法、蒸着
またはスパッタリングによるリフトオフ法などを用いる
ことができる。この中間層１７の効果は主として下記の
３点よりなる。 （ａ）ボンディング時に電極１５の面に対して垂直方向
に作用する力を、この中間層１７に集中し、この力が半
導体膜１４ないしは半導体膜１４とコンタクト層１６と
の界面に達するのを防止する。
，等のボンディング層１８に比して硬い金属層よりな
り、その形成にも無電解メッキ法、電解メッキ法、蒸着
またはスパッタリングによるリフトオフ法などを用いる
ことができる。この中間層１７の効果は主として下記の
３点よりなる。 （ａ）ボンディング時に電極１５の面に対して垂直方向
に作用する力を、この中間層１７に集中し、この力が半
導体膜１４ないしは半導体膜１４とコンタクト層１６と
の界面に達するのを防止する。
【００１１】（ｂ）ボンディング時の荷重を電極１５の
全体に分散し、荷重がツールの先端のみに集中すること
を防止する。 （ｃ）超音波を中間層１７とボンディング層１８との界
面で反射し、超音波が半導体膜１４またはその界面に悪
影響を与えることを防止する。それと同時に超音波エネ
ルギーをボンディング層１８に集中し、低いパワーの超
音波エネルギーで確実なボンディングを保障する。
全体に分散し、荷重がツールの先端のみに集中すること
を防止する。 （ｃ）超音波を中間層１７とボンディング層１８との界
面で反射し、超音波が半導体膜１４またはその界面に悪
影響を与えることを防止する。それと同時に超音波エネ
ルギーをボンディング層１８に集中し、低いパワーの超
音波エネルギーで確実なボンディングを保障する。
【００１２】この（ａ）または（ｂ）の目的のためには
中間層１７はボンディング層１８あるいはコンタクト層
１６に比してヤング率が５０％以上大きく、弾性限界の
大きい金属を用いる。（ｃ）の効果も重視するために
は、ボンディング層１８またはコンタクト層１６での音
速と、中間層１７での音速とができるだけ異なるものと
なる金属を用いる。この時、音速の不整合が大きいた
め、ボンディング層１８と中間層１７との界面ないしは
コンタクト層１６と中間層１７との界面によって超音波
が反射される。以上の条件を満たす金属の好ましい例と
してＮi ，Ｃu ，Ｗがある。ボンディング層１８、コン
タクト層１６にはＡu を用いることが好ましいが、上記
の中間層１７に好ましい金属はＡu に比して２倍以上の
ヤング率を有し、音速度もＡu の約２倍になる。ボンデ
ィング層１８がＡu であるときは中間層１７としてＣu
を用いることも好ましい。
中間層１７はボンディング層１８あるいはコンタクト層
１６に比してヤング率が５０％以上大きく、弾性限界の
大きい金属を用いる。（ｃ）の効果も重視するために
は、ボンディング層１８またはコンタクト層１６での音
速と、中間層１７での音速とができるだけ異なるものと
なる金属を用いる。この時、音速の不整合が大きいた
め、ボンディング層１８と中間層１７との界面ないしは
コンタクト層１６と中間層１７との界面によって超音波
が反射される。以上の条件を満たす金属の好ましい例と
してＮi ，Ｃu ，Ｗがある。ボンディング層１８、コン
タクト層１６にはＡu を用いることが好ましいが、上記
の中間層１７に好ましい金属はＡu に比して２倍以上の
ヤング率を有し、音速度もＡu の約２倍になる。ボンデ
ィング層１８がＡu であるときは中間層１７としてＣu
を用いることも好ましい。
【００１３】中間層１７の厚さは特に限定されないが、
通常２μm 以上、好ましくは２〜１０μm がよい。中間
層１７の効果を有効に発揮するためには、層厚は大きい
ほど好ましいが、層厚の増大に伴い、内部応力が増大
し、層界面の密着性が低下すると同時に、エッチングの
切れが悪くなるのでその上限が存在する。中間層１７を
余り薄くするとその機械的強度が小となり、かつ容易に
超音波も透過し、中間層１７を設けた意味がなくなる。
通常２μm 以上、好ましくは２〜１０μm がよい。中間
層１７の効果を有効に発揮するためには、層厚は大きい
ほど好ましいが、層厚の増大に伴い、内部応力が増大
し、層界面の密着性が低下すると同時に、エッチングの
切れが悪くなるのでその上限が存在する。中間層１７を
余り薄くするとその機械的強度が小となり、かつ容易に
超音波も透過し、中間層１７を設けた意味がなくなる。
【００１４】超音波の反射作用を有効に行うためには、
中間層１７を複数の金属層で構成することが好ましい。
隣接する層の音速が大きく異なる金属を組み合わせれ
ば、超音波は界面を通過するごとに、界面の両側の金属
の音速の不整合の度合いに応じて反射されて、その振幅
は大幅に減衰する。この構成例を図７に示す。図７にお
いてボンディング層１８はＡu 層で構成され、その下に
Ｎi 層３１，Ａu 層３２，Ｎi 層３３が順次積層され、
これら３層３１，３２，３３により中間層１７を形成す
る。超音波は層１８と層３１，層３１と層３２，層３２
と層３３，層３３と層１６の合計４つの界面で反射され
る。
中間層１７を複数の金属層で構成することが好ましい。
隣接する層の音速が大きく異なる金属を組み合わせれ
ば、超音波は界面を通過するごとに、界面の両側の金属
の音速の不整合の度合いに応じて反射されて、その振幅
は大幅に減衰する。この構成例を図７に示す。図７にお
いてボンディング層１８はＡu 層で構成され、その下に
Ｎi 層３１，Ａu 層３２，Ｎi 層３３が順次積層され、
これら３層３１，３２，３３により中間層１７を形成す
る。超音波は層１８と層３１，層３１と層３２，層３２
と層３３，層３３と層１６の合計４つの界面で反射され
る。
【００１５】中間層１７はヤング率（硬さ）、弾性限
界、音速の差の全体の特性がボンディング層１８に対
し、５０％以上の差があればよい。コンタクト層１６は
Ｃu ，Ａu ，Ａl ，Ａl −Ｓi 合金、Ａu −Ｇe 合金、
Ａg ，Ｐt または、これらの合金等の化合物半導体と良
好なオーム性接合を形成し、化合物半導体と類似の熱膨
張率を有し、かつ前記化合物半導体と同程度で軟らかい
金属層よりなる。このコンタクト層１６により、半導体
膜１４と電極１５との良好なオーミックコンタクトを確
保し、かつ半導体膜１４と電極１５との間の熱応力を緩
和する。コンタクト層１６の形成には無電解メッキ法、
電解メッキ法、蒸着またはスパッタリングを用いたリフ
トオフ法等が用いられる。層厚は特に限定されないが、
通常0.１〜５０μm ，より好ましくは0.１〜１０μm で
ある。ボンディングの信頼性を向上するためにはコンタ
クト層１６は厚いほど好ましいが、層厚の増大に伴い内
部応力が増加し、層界面の密着性が低下すること、エッ
チング切れが低下すること、Ａg ，Ａu ，Ｐt 等の貴金
属を用いるときには価格が増加することによりその上限
が存在する。
界、音速の差の全体の特性がボンディング層１８に対
し、５０％以上の差があればよい。コンタクト層１６は
Ｃu ，Ａu ，Ａl ，Ａl −Ｓi 合金、Ａu −Ｇe 合金、
Ａg ，Ｐt または、これらの合金等の化合物半導体と良
好なオーム性接合を形成し、化合物半導体と類似の熱膨
張率を有し、かつ前記化合物半導体と同程度で軟らかい
金属層よりなる。このコンタクト層１６により、半導体
膜１４と電極１５との良好なオーミックコンタクトを確
保し、かつ半導体膜１４と電極１５との間の熱応力を緩
和する。コンタクト層１６の形成には無電解メッキ法、
電解メッキ法、蒸着またはスパッタリングを用いたリフ
トオフ法等が用いられる。層厚は特に限定されないが、
通常0.１〜５０μm ，より好ましくは0.１〜１０μm で
ある。ボンディングの信頼性を向上するためにはコンタ
クト層１６は厚いほど好ましいが、層厚の増大に伴い内
部応力が増加し、層界面の密着性が低下すること、エッ
チング切れが低下すること、Ａg ，Ａu ，Ｐt 等の貴金
属を用いるときには価格が増加することによりその上限
が存在する。
【００１６】Ｇu Ａs ，Ｉn Ｐ等のオーミックコンタク
トを形成するのが困難な半導体を用いる場合、またはコ
ンタクト層１６にＡu ，Ｐt ，Ａg 等の高価な金属を大
量に用いたくない場合には、コンタクト層１６を複数に
し、まずＡu −Ｇe 等の薄い層で半導体膜１４とのオー
ミック接合を形成した後に、中間層１７に比して軟らか
い金属または、中間層１７に比して熱膨張率が半導体膜
１４のそれに近い金属をその上に形成して、２層でコン
タクト層１６を形成する。この例を図８及び図９に示
す。図８において、半導体膜１４はＧa Ａs 層とした場
合で、この半導体膜１４上にＡｕ−Ｇe 合金層３４が形
成される。この合金層３４のＧe の比率は0.１〜１０重
量％であり、この層３４によりＧa Ａs 半導体膜１４と
電極１５とのオーミック接合を確保する。Ａu −Ｇe 合
金層３４上にＣu 層３５が形成され、これら２層３４，
３５でコンタクト層１６を形成する。図９において、半
導体膜１４としてＩn ＡsxＳb1-x（０≦ｘ≦１）膜を形
成した場合で、この半導体膜１４上にＡu 層３６が形成
され、そのＡu 層３６上にＣu 層３７が形成され、これ
ら２層３６，３７でコンタクト層１６が形成される。コ
ンタクト層１６の形成には、無電解メッキ法、電解メッ
キ法、蒸着またはスパッタリングによるリフトオフ法等
の通常半導体素子の電極形成に用いられる方法を用い
る。コンタクト層１６の層厚は特に指定しないが、0.１
〜１０μm が好ましい。ボンディングの信頼性を向上さ
せるためにはコンタクト層１６は厚いほど好ましいが、
層厚の増大に伴い内部応力が増大し、層界面の密着性が
低下すること、エッチング切れが低下すること、Ａu ，
Ａg ，Ｐt 等の貴金属を用いる場合には価格の増大によ
りその上限が決定される。
トを形成するのが困難な半導体を用いる場合、またはコ
ンタクト層１６にＡu ，Ｐt ，Ａg 等の高価な金属を大
量に用いたくない場合には、コンタクト層１６を複数に
し、まずＡu −Ｇe 等の薄い層で半導体膜１４とのオー
ミック接合を形成した後に、中間層１７に比して軟らか
い金属または、中間層１７に比して熱膨張率が半導体膜
１４のそれに近い金属をその上に形成して、２層でコン
タクト層１６を形成する。この例を図８及び図９に示
す。図８において、半導体膜１４はＧa Ａs 層とした場
合で、この半導体膜１４上にＡｕ−Ｇe 合金層３４が形
成される。この合金層３４のＧe の比率は0.１〜１０重
量％であり、この層３４によりＧa Ａs 半導体膜１４と
電極１５とのオーミック接合を確保する。Ａu −Ｇe 合
金層３４上にＣu 層３５が形成され、これら２層３４，
３５でコンタクト層１６を形成する。図９において、半
導体膜１４としてＩn ＡsxＳb1-x（０≦ｘ≦１）膜を形
成した場合で、この半導体膜１４上にＡu 層３６が形成
され、そのＡu 層３６上にＣu 層３７が形成され、これ
ら２層３６，３７でコンタクト層１６が形成される。コ
ンタクト層１６の形成には、無電解メッキ法、電解メッ
キ法、蒸着またはスパッタリングによるリフトオフ法等
の通常半導体素子の電極形成に用いられる方法を用い
る。コンタクト層１６の層厚は特に指定しないが、0.１
〜１０μm が好ましい。ボンディングの信頼性を向上さ
せるためにはコンタクト層１６は厚いほど好ましいが、
層厚の増大に伴い内部応力が増大し、層界面の密着性が
低下すること、エッチング切れが低下すること、Ａu ，
Ａg ，Ｐt 等の貴金属を用いる場合には価格の増大によ
りその上限が決定される。
【００１７】この発明の素子の基板１１は、一般の磁電
変換素子に用いられているものでよく、単結晶もしくは
焼結フェライト基板、セラミック基板、ガラス基板、シ
リコン基板、サファイア基板、半絶縁性のＧa Ａs 基
板、Ｉn Ｐ基板等や耐熱性の樹脂基板、強磁性体である
鉄、パーマロイ等の基板で表面を絶縁処理したもの等が
用いられる。
変換素子に用いられているものでよく、単結晶もしくは
焼結フェライト基板、セラミック基板、ガラス基板、シ
リコン基板、サファイア基板、半絶縁性のＧa Ａs 基
板、Ｉn Ｐ基板等や耐熱性の樹脂基板、強磁性体である
鉄、パーマロイ等の基板で表面を絶縁処理したもの等が
用いられる。
【００１８】基板の表面の絶縁層１３の樹脂層１３ａは
通常、基板１１と酸化物絶縁膜１３ｂとの接着層として
好ましく用いられているものであり、通常用いられてい
る熱硬化性のエポキン樹脂、フェノールエポキシ樹脂等
が用いられる。また、その絶縁層１３の厚さは特に限定
されないが、好ましくは６０μm 以下である。酸化物絶
縁膜１３ｂとしてはＡl2Ｏ3 膜、Ｓi Ｏ2 膜などが用い
られ、その厚さは例えば 1,000Å〜 3,000Å程度であ
る。
通常、基板１１と酸化物絶縁膜１３ｂとの接着層として
好ましく用いられているものであり、通常用いられてい
る熱硬化性のエポキン樹脂、フェノールエポキシ樹脂等
が用いられる。また、その絶縁層１３の厚さは特に限定
されないが、好ましくは６０μm 以下である。酸化物絶
縁膜１３ｂとしてはＡl2Ｏ3 膜、Ｓi Ｏ2 膜などが用い
られ、その厚さは例えば 1,000Å〜 3,000Å程度であ
る。
【００１９】感磁部半導体膜１４は、通常の磁電変換素
子として用いられている高移動度の半導体薄膜がよく、
Ｉn Ｓb ，Ｇa Ａs ，Ｉn Ｓb ，Ｇa Ａs ，Ｉn Ａs ，
ＩnxＳbyＳnz，ＩnxＡsyＰz ，ＩnxＧayＳbz（ｘ＋ｙ＋
ｚ＝２），ＩnsＧatＡsuＰv（ｓ＋ｔ＋ｕ＋ｖ＝２）等
のIII −Ｖ族の２元、３元、４元の金属間化合物の半導
体で電子移動度2,000 〜80,000 cm2／Ｖsec の範囲内に
あり、単結晶もしくは多結晶の薄膜が用いられる。
子として用いられている高移動度の半導体薄膜がよく、
Ｉn Ｓb ，Ｇa Ａs ，Ｉn Ｓb ，Ｇa Ａs ，Ｉn Ａs ，
ＩnxＳbyＳnz，ＩnxＡsyＰz ，ＩnxＧayＳbz（ｘ＋ｙ＋
ｚ＝２），ＩnsＧatＡsuＰv（ｓ＋ｔ＋ｕ＋ｖ＝２）等
のIII −Ｖ族の２元、３元、４元の金属間化合物の半導
体で電子移動度2,000 〜80,000 cm2／Ｖsec の範囲内に
あり、単結晶もしくは多結晶の薄膜が用いられる。
【００２０】磁電変換素子の電極１５はＡu ，Ａl ，Ａ
l −Ｓi 合金等の通常ワイヤボンディングに用いられる
細線２１により、リードフレーム２２またはプリント基
板上に形成された配線パターン２５等の導体に電気的に
結合される。リードフレーム２２に結線する場合リード
フレームの材質はＣu ，リン青銅等、通常の半導体素子
のリードに用いるものを利用できる。また、ボンディン
グ性を向上するためにリードの表面にＡu ，Ａg 等のボ
ンディング性の良好な金属の薄層を形成することも好ま
しく行われる。
l −Ｓi 合金等の通常ワイヤボンディングに用いられる
細線２１により、リードフレーム２２またはプリント基
板上に形成された配線パターン２５等の導体に電気的に
結合される。リードフレーム２２に結線する場合リード
フレームの材質はＣu ，リン青銅等、通常の半導体素子
のリードに用いるものを利用できる。また、ボンディン
グ性を向上するためにリードの表面にＡu ，Ａg 等のボ
ンディング性の良好な金属の薄層を形成することも好ま
しく行われる。
【００２１】プリント基板２４上に結線する場合におい
て、用いるプリント基板２４は通常の電子部品の配線に
用いられるものでよい。その配線導体上にＡu ，Ａg 等
のボンディング性の良好な薄層を形成することも好まし
く行われる。モールド樹脂２３の材質は、一般に電子素
子のモールドに使用されている樹脂でよい。好ましいも
のは、熱硬化性樹脂で、エポキシ樹脂、フェノールエポ
キシ樹脂等がある。そのモールド方法は、通常の電子部
品で行われている方法でよく、例えば注型モールド、ト
ランスファーモールド、固型ペレットを素子上に置き加
熱溶融後、硬化してモールドする等の方法がある。
て、用いるプリント基板２４は通常の電子部品の配線に
用いられるものでよい。その配線導体上にＡu ，Ａg 等
のボンディング性の良好な薄層を形成することも好まし
く行われる。モールド樹脂２３の材質は、一般に電子素
子のモールドに使用されている樹脂でよい。好ましいも
のは、熱硬化性樹脂で、エポキシ樹脂、フェノールエポ
キシ樹脂等がある。そのモールド方法は、通常の電子部
品で行われている方法でよく、例えば注型モールド、ト
ランスファーモールド、固型ペレットを素子上に置き加
熱溶融後、硬化してモールドする等の方法がある。
【００２２】以上この発明の磁電変換素子の一例として
ホール素子を例にとり説明してきたが、他の素子、例え
ば磁気抵抗効果素子についてもホール素子と電極形状、
端子電極の個数、感磁部のパターンが異なるが、ホール
素子と全く同様に電極形成がなされ、基本構成について
は同一である。以下、この発明を具体例をもって説明す
るが、この発明はこれらの例のみに限定されるものでは
なく、先に述べた基本構造を持つ全ての磁電変換素子に
及ぶものである。
ホール素子を例にとり説明してきたが、他の素子、例え
ば磁気抵抗効果素子についてもホール素子と電極形状、
端子電極の個数、感磁部のパターンが異なるが、ホール
素子と全く同様に電極形成がなされ、基本構成について
は同一である。以下、この発明を具体例をもって説明す
るが、この発明はこれらの例のみに限定されるものでは
なく、先に述べた基本構造を持つ全ての磁電変換素子に
及ぶものである。
【００２３】第１例 表面が平滑な単結晶マイカ基板上に、厚さ１μm ，電子
移動度30,000m2／Ｖsec のＩn Ｓb 薄膜を真空蒸着によ
り形成して半導体膜１４を作った。次に、この上に真空
蒸着法により、厚さ3,000 ÅのＡl2Ｏ3 膜を形成した。
このＡl2Ｏ3 薄膜の表面にエポキシ樹脂を塗布し、厚さ
0.３mm，一辺が４５mmの正方形をしたフェライト基板１
２上に接着した。ついで前記マイカを除去した。その後
フォトレジストを使用し、通常行われている方法でＩn
Ｓb 薄膜の感磁部の表面上にフォトレジスト被膜を形成
した。次に、無電解メッキを行い、銅を厚さ0.３μm 所
要の部位のみに付着させた。さらに銅の厚付けを行うた
め、電解銅メッキを行い、厚さ４μm のコンタクト層１
６を形成した。次に上記のフォトレジストを再度用い、
電極部のみに厚さ２μm のＮi 層の中間層１７を電解メ
ッキ法に形成した。さらにその上に電解メッキにより厚
さ２μm のＡu 層のボンディング層１８を形成した。次
に上記のフォトレジストを再度用い、フォトリソグラフ
ィーの手法により、不要なＩn Ｓb 薄膜及び、一部の不
要な銅を塩化第２鉄の塩酸酸性溶液でエッチング除去
し、ホール素子の感磁部及び４つの電極部を形成した。
後にシリコン樹脂により感磁部の真上に磁気収束用のフ
ェライトのチップを接着した。次に、このウェーハーを
ダインシグカッターにかけ、1.１×1.１mmの方形のホー
ル素子チップに切断した。次にこれをリードフレーム２
２のダイ上に接着した。次にペレットの電極１５とリー
ドフレーム２２とを高速ワイヤーボンダーを用い、Ａu
細線２１で接合した。エポキシ樹脂によりトラスファー
モールド法でパッケージ化した。
移動度30,000m2／Ｖsec のＩn Ｓb 薄膜を真空蒸着によ
り形成して半導体膜１４を作った。次に、この上に真空
蒸着法により、厚さ3,000 ÅのＡl2Ｏ3 膜を形成した。
このＡl2Ｏ3 薄膜の表面にエポキシ樹脂を塗布し、厚さ
0.３mm，一辺が４５mmの正方形をしたフェライト基板１
２上に接着した。ついで前記マイカを除去した。その後
フォトレジストを使用し、通常行われている方法でＩn
Ｓb 薄膜の感磁部の表面上にフォトレジスト被膜を形成
した。次に、無電解メッキを行い、銅を厚さ0.３μm 所
要の部位のみに付着させた。さらに銅の厚付けを行うた
め、電解銅メッキを行い、厚さ４μm のコンタクト層１
６を形成した。次に上記のフォトレジストを再度用い、
電極部のみに厚さ２μm のＮi 層の中間層１７を電解メ
ッキ法に形成した。さらにその上に電解メッキにより厚
さ２μm のＡu 層のボンディング層１８を形成した。次
に上記のフォトレジストを再度用い、フォトリソグラフ
ィーの手法により、不要なＩn Ｓb 薄膜及び、一部の不
要な銅を塩化第２鉄の塩酸酸性溶液でエッチング除去
し、ホール素子の感磁部及び４つの電極部を形成した。
後にシリコン樹脂により感磁部の真上に磁気収束用のフ
ェライトのチップを接着した。次に、このウェーハーを
ダインシグカッターにかけ、1.１×1.１mmの方形のホー
ル素子チップに切断した。次にこれをリードフレーム２
２のダイ上に接着した。次にペレットの電極１５とリー
ドフレーム２２とを高速ワイヤーボンダーを用い、Ａu
細線２１で接合した。エポキシ樹脂によりトラスファー
モールド法でパッケージ化した。
【００２４】このようにして製作したこの発明を適用し
たホール素子のワイヤーボンディング時の不良率は第１
表中のの如くであった。
たホール素子のワイヤーボンディング時の不良率は第１
表中のの如くであった。
【００２５】
【表１】 第１表においては中間層１７のＮi 層を省略し、コン
タクト層１６であるＣu 層を６μm にした場合である。
はＩn Ｓb 薄膜上に直接２μm のＡu 層を形成した場
合である。はＩn Ｓb 上に６μm のＮi 層の中間層１
７をつけ、その上に２μm のＡu 層のボンディング層１
８を形成し、中間層１７であるＮi 層がコンタクト層１
６をかねている場合である。それぞれの場合においてボ
ンディング時の素子の温度は１００℃である。また超音
波エネルギーはそれぞれの場合について不良率が最小に
なるように選んである。また、サンプル数は各2,000 個
である。不良率は１接合あたりの値である。電極とＡu
細線２１との間の引っ張り強度が２ｇ以下のものは不良
とした。それぞれの場合についての不良原因について
は、はＡu 線２１と電極間との接合の強度不足がほと
んどであり、はＡu線及び電極間の接合の強度不足、
半導体膜とＡl2Ｏ3 層間の剥離がほぼ同数であった。
については、ほとんどが半導体膜とＡl2Ｏ3 層間の剥離
であった。については、ほとんどがＮi 層と半導体膜
との間の剥離であった。以上の結果より下記の２点がわ
かる。
タクト層１６であるＣu 層を６μm にした場合である。
はＩn Ｓb 薄膜上に直接２μm のＡu 層を形成した場
合である。はＩn Ｓb 上に６μm のＮi 層の中間層１
７をつけ、その上に２μm のＡu 層のボンディング層１
８を形成し、中間層１７であるＮi 層がコンタクト層１
６をかねている場合である。それぞれの場合においてボ
ンディング時の素子の温度は１００℃である。また超音
波エネルギーはそれぞれの場合について不良率が最小に
なるように選んである。また、サンプル数は各2,000 個
である。不良率は１接合あたりの値である。電極とＡu
細線２１との間の引っ張り強度が２ｇ以下のものは不良
とした。それぞれの場合についての不良原因について
は、はＡu 線２１と電極間との接合の強度不足がほと
んどであり、はＡu線及び電極間の接合の強度不足、
半導体膜とＡl2Ｏ3 層間の剥離がほぼ同数であった。
については、ほとんどが半導体膜とＡl2Ｏ3 層間の剥離
であった。については、ほとんどがＮi 層と半導体膜
との間の剥離であった。以上の結果より下記の２点がわ
かる。
【００２６】 中間層１７がある場合は、これがない
場合に比して不良率が激減する。 中間層１７がある場合でもコンタクト層１６を省略
すると不良率が増加する。また不良原因より、中間層１
７をはぶくと超音波エネルギーが半導体膜１４とＡl2Ｏ
3 層間に集中し、コンタクト層１６を省略すると、中間
層と半導体膜間に集中することがわかる。
場合に比して不良率が激減する。 中間層１７がある場合でもコンタクト層１６を省略
すると不良率が増加する。また不良原因より、中間層１
７をはぶくと超音波エネルギーが半導体膜１４とＡl2Ｏ
3 層間に集中し、コンタクト層１６を省略すると、中間
層と半導体膜間に集中することがわかる。
【００２７】第２例 表面が平滑なマイカ基板上に厚さ1.２μm 電子移動度1
0,000cm2 ／Ｖsec のＩn Ａs 膜をＭＢＥ法（分子線エ
ピタキシー法）により形成した。次にその半導体膜上に
真空蒸着法によりＳi Ｏ2 の層を1,000 Å形成した。こ
のＳi Ｏ2 層上に厚さ0.３mm一辺が４５mmの正方形をし
たフェライト基板上に接着した。この後は第１例と全く
同一の方法でホール素子を組立てた。このようにして作
成したホール素子のワイヤボンディング時の不良率は第
２表の如くであった。
0,000cm2 ／Ｖsec のＩn Ａs 膜をＭＢＥ法（分子線エ
ピタキシー法）により形成した。次にその半導体膜上に
真空蒸着法によりＳi Ｏ2 の層を1,000 Å形成した。こ
のＳi Ｏ2 層上に厚さ0.３mm一辺が４５mmの正方形をし
たフェライト基板上に接着した。この後は第１例と全く
同一の方法でホール素子を組立てた。このようにして作
成したホール素子のワイヤボンディング時の不良率は第
２表の如くであった。
【００２８】
【表２】 第２表においてはこの発明を適用したもの、は中間
層であるＮi 層をはぶき、コンタクト層であるＣu 層を
６μm にした場合である。はＩn Ａs 薄膜上に直接２
μm のＡu 層を形成した場合である。はＩn Ａs 薄膜
上に６μm のＮi 層を形成し、その上にＡu 層を２μm
形成し、中間層であるＮi 層がコンタクト層をかねてい
る場合である。それぞれの場合においてボンディング時
の素子の温度は１００℃である。また超音波エネルギー
はそれぞれの場合について不良率が最小になるように選
んである。また、サンプル数は各々2,000 個であり、不
良率は１接合あたりの値である。また、電極とＡu 細線
間の引っ張り強度が２ｇ以下のものは不良とした。それ
ぞれの場合についての不良原因については、はＡu 線
と電極間接合の強度不足がほとんどであり、はＡu 線
と電極間接合の強度不足、半導体膜とＳi Ｏ2 層間の剥
離がほぼ同数であった。についてはほとんどが半導体
膜とＳi Ｏ2 層間の剥離であった。についてはほとん
どがＮi 層とＩn Ｓb 層間の剥離であった。以上の結果
より、下記の２点がわかる。
層であるＮi 層をはぶき、コンタクト層であるＣu 層を
６μm にした場合である。はＩn Ａs 薄膜上に直接２
μm のＡu 層を形成した場合である。はＩn Ａs 薄膜
上に６μm のＮi 層を形成し、その上にＡu 層を２μm
形成し、中間層であるＮi 層がコンタクト層をかねてい
る場合である。それぞれの場合においてボンディング時
の素子の温度は１００℃である。また超音波エネルギー
はそれぞれの場合について不良率が最小になるように選
んである。また、サンプル数は各々2,000 個であり、不
良率は１接合あたりの値である。また、電極とＡu 細線
間の引っ張り強度が２ｇ以下のものは不良とした。それ
ぞれの場合についての不良原因については、はＡu 線
と電極間接合の強度不足がほとんどであり、はＡu 線
と電極間接合の強度不足、半導体膜とＳi Ｏ2 層間の剥
離がほぼ同数であった。についてはほとんどが半導体
膜とＳi Ｏ2 層間の剥離であった。についてはほとん
どがＮi 層とＩn Ｓb 層間の剥離であった。以上の結果
より、下記の２点がわかる。
【００２９】 中間層がある場合は、中間層がない場
合に比して不良率が激減する。 中間層がある場合でもコンタクト層を省略すると不
良率が増加する。また、不良原因より、中間層をはぶく
と超音波エネルギーが半導体膜とＳi Ｏ2 層間に集中
し、コンタクト層を省略すると、中間層と半導体膜に集
中することがわかる。
合に比して不良率が激減する。 中間層がある場合でもコンタクト層を省略すると不
良率が増加する。また、不良原因より、中間層をはぶく
と超音波エネルギーが半導体膜とＳi Ｏ2 層間に集中
し、コンタクト層を省略すると、中間層と半導体膜に集
中することがわかる。
【００３０】
【発明の効果】以上述べたようにこの発明によれば樹脂
層上に酸化物絶縁膜が形成され、その絶縁膜上に化合物
半導体薄膜が形成され、その半導体薄膜上にコンタクト
層が形成され、その上に厚さが２μm 以上の中間層が形
成され、その上に中間層よりヤング率が５０％以下小さ
いボンディング層が形成されているため、上記中間層に
よりかなりの機械的強度があり、かつボンディング層と
中間層とのヤング率が大きく異なっているため、超音波
を印加しながら圧着することにより細線をボンディング
層に接続して、中間層とボンディング層との間で超音波
が反射され、コンタクト層での発熱を抑えることがで
き、かつ半導体薄膜に影響を与えず亀裂を発生させた
り、半導体薄膜と酸化物絶縁膜との間に剥離が生じるこ
となく、全体は例えば１００℃程度で細線を十分な強度
で圧着することができる。また酸化物絶縁膜の存在によ
り耐湿性が優れ、かつ信頼性が高い。
層上に酸化物絶縁膜が形成され、その絶縁膜上に化合物
半導体薄膜が形成され、その半導体薄膜上にコンタクト
層が形成され、その上に厚さが２μm 以上の中間層が形
成され、その上に中間層よりヤング率が５０％以下小さ
いボンディング層が形成されているため、上記中間層に
よりかなりの機械的強度があり、かつボンディング層と
中間層とのヤング率が大きく異なっているため、超音波
を印加しながら圧着することにより細線をボンディング
層に接続して、中間層とボンディング層との間で超音波
が反射され、コンタクト層での発熱を抑えることがで
き、かつ半導体薄膜に影響を与えず亀裂を発生させた
り、半導体薄膜と酸化物絶縁膜との間に剥離が生じるこ
となく、全体は例えば１００℃程度で細線を十分な強度
で圧着することができる。また酸化物絶縁膜の存在によ
り耐湿性が優れ、かつ信頼性が高い。
【図１】この発明による磁電変換素子の実施例を示す断
面図。
面図。
【図２】図１の平面図。
【図３】この発明の実施例の平面図。
【図４】図３の断面図。
【図５】ボンディング層１８が複数の金属層よりなる場
合の電極構造の例を示す断面図。
合の電極構造の例を示す断面図。
【図６】ボンディング層が複数の金属層よりなる場合の
電極構造の他の例を示す断面図。
電極構造の他の例を示す断面図。
【図７】中間層が複数の金属層よりなる場合の電極構造
の例を示す断面図。
の例を示す断面図。
【図８】ボンディング層が複数の金属層よりなる場合の
電極構造の例を示す断面図。
電極構造の例を示す断面図。
【図９】ボンディング層が複数の金属層よりなる場合の
電極構造の他の例を示す断面図。
電極構造の他の例を示す断面図。
【図１０】中間層がコンタクト層を兼ねる場合の電極構
造の例を示す断面図。
造の例を示す断面図。
Claims (1)
- 【請求項１】 基板上に樹脂層が形成され、 その樹脂層上に厚さ1,000 〜3,000 Åの酸化物絶縁膜が
形成され、 その酸化物絶縁膜上に厚さ0.１〜１０μm ，電子移動度
２,000〜８0,000 cm2／Ｖsec のIII −Ｖ族化合物半導
体薄膜からなる感磁部が形成され、 上記半導体膜上の所要部位上に電極が形成された磁電変
換素子において、 上記電極は上記半導体薄膜とオーミック接触するコンタ
クト層と、そのコンタクト層上に形成された中間層と、
その中間層上に形成されたボンディング層とからなり、 上記ボンディング層はＡu ，Ａl ，Ａg もしくはこれら
の合金からなる柔らかい金属からなり、 上記中間層はヤング率が上記ボンディング層のそれより
５０％以上大きく、上記ボンディング層より堅い、厚さ
が２μm 以上の金属よりなり、 上記 ボンディング層上に金属細線の一端が直接接続され
ていることを特徴とする磁電変換素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4287926A JP2556802B2 (ja) | 1992-10-26 | 1992-10-26 | 磁電変換素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4287926A JP2556802B2 (ja) | 1992-10-26 | 1992-10-26 | 磁電変換素子 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59066550A Division JPH0671105B2 (ja) | 1984-04-02 | 1984-04-02 | 磁電変換素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05243636A JPH05243636A (ja) | 1993-09-21 |
| JP2556802B2 true JP2556802B2 (ja) | 1996-11-27 |
Family
ID=17723521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4287926A Expired - Lifetime JP2556802B2 (ja) | 1992-10-26 | 1992-10-26 | 磁電変換素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2556802B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08250540A (ja) * | 1995-03-13 | 1996-09-27 | Toyoda Gosei Co Ltd | 半導体装置 |
| US20110037464A1 (en) * | 2009-08-11 | 2011-02-17 | Bruce Alvin Gurney | Tunable graphene magnetic field sensor |
| JP2014011343A (ja) * | 2012-06-29 | 2014-01-20 | Asahi Kasei Electronics Co Ltd | ホール素子およびホール素子を用いた半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5522849A (en) * | 1978-08-08 | 1980-02-18 | Asahi Chem Ind Co Ltd | Manufacturing method of material for magnetic- electrical conversion element |
| JPS5580366A (en) * | 1978-12-13 | 1980-06-17 | Toshiba Corp | Production of compound semiconductor element |
| JPS58153384A (ja) * | 1982-03-05 | 1983-09-12 | Asahi Chem Ind Co Ltd | 磁電変換素子及び磁電変換素子の製造方法 |
-
1992
- 1992-10-26 JP JP4287926A patent/JP2556802B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05243636A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4908685A (en) | Magnetoelectric transducer | |
| JP2616565B2 (ja) | 電子部品組立体 | |
| US8450861B2 (en) | Integrated circuit device with semiconductor device components embedded in plastic housing composition | |
| US4736236A (en) | Tape bonding material and structure for electronic circuit fabrication | |
| US7030496B2 (en) | Semiconductor device having aluminum and metal electrodes and method for manufacturing the same | |
| US6518653B1 (en) | Lead frame and semiconductor device | |
| EP0460785B1 (en) | Semiconductor device having a heat sink | |
| JPH034030Y2 (ja) | ||
| WO2007034791A1 (ja) | 半田層及びこれを用いた放熱基板並びにその製造方法 | |
| JP2556802B2 (ja) | 磁電変換素子 | |
| US9633927B2 (en) | Chip arrangement and method for producing a chip arrangement | |
| JPH06105802B2 (ja) | 磁電変換素子 | |
| JPH0671105B2 (ja) | 磁電変換素子の製造方法 | |
| JPH0817870A (ja) | 半導体装置 | |
| KR102216738B1 (ko) | 반도체 패키지용 클립구조체 | |
| JP2007317913A (ja) | 半導体発光素子およびその製造方法 | |
| JPH0462474B2 (ja) | ||
| JP2954297B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0462475B2 (ja) | ||
| JPH09252026A (ja) | 超伝導装置 | |
| JP4123719B2 (ja) | テープキャリアおよびこれを用いた半導体装置 | |
| JP2972679B2 (ja) | リードフレーム並びに樹脂封止型半導体装置及びその製造方法 | |
| JPH05129514A (ja) | リードフレームおよびその製造方法 | |
| JPH09252020A (ja) | 半導体装置およびその製造方法 | |
| JPH05218280A (ja) | リードフレームおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960611 |
|
| EXPY | Cancellation because of completion of term |