CN116190324A - 基于涂层技术的应力消减层 - Google Patents

基于涂层技术的应力消减层 Download PDF

Info

Publication number
CN116190324A
CN116190324A CN202211386434.0A CN202211386434A CN116190324A CN 116190324 A CN116190324 A CN 116190324A CN 202211386434 A CN202211386434 A CN 202211386434A CN 116190324 A CN116190324 A CN 116190324A
Authority
CN
China
Prior art keywords
component
intermediate layer
sensor
providing
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211386434.0A
Other languages
English (en)
Inventor
B·布
T·万格文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Melexis Electronic Technology Co ltd
Original Assignee
Melexis Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Melexis Electronic Technology Co ltd filed Critical Melexis Electronic Technology Co ltd
Publication of CN116190324A publication Critical patent/CN116190324A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/207—Constructional details independent of the type of device used
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/202—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices using Hall-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0011—Arrangements or instruments for measuring magnetic variables comprising means, e.g. flux concentrators, flux guides, for guiding or concentrating the magnetic flux, e.g. to the magnetic sensor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0047—Housings or packaging of magnetic sensors ; Holders
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明涉及基于涂层技术的应力消减层。提供了一种集成的传感器以及制造该传感器的方法，该传感器包括：包含具有预定的第一值的热膨胀系数(CTE)的第一材料的第一组件；以及在第一组件上的第二组件，该第二组件包含具有与第一值不同的预定的第二值的CTE的第二材料。通过分子层沉积来提供中间层，以使得因第一组件和第二组件之间的热膨胀系数的不匹配而导致的应力最小。中间层包括有机－无机混合聚合化合物。

Description

基于涂层技术的应力消减层
技术领域
本发明涉及微电子器件领域。更具体而言，涉及集成电路、封装集成电路及其制造。
背景技术
集成电路及其封装的制造涉及将不同材料彼此相邻地分布，例如提供靠近或接触半导体管芯的金属片或层，例如提供导电引线，然后用模塑材料对管芯和导电引线进行二次成型，得到封装后的集成器件或封装芯片。
这意味着具有不同物理特性的材料通常处于接触状态，这会导致在封装芯片处于腐蚀性环境中时(例如经受高温和温度梯度时)产生应力。这可能会导致结构受力，甚至弯曲、开裂或分层，从而降低设备的性能。例如，开裂和分层可能会导致感测设备中更差的电压隔离和/或信号漂移。例如，传感器通常需要放置在热稳定性难以控制的环境中，在设计上难以避免暴露于大的热变化。
半导体上的金属片等结构中的热应力(例如在基于霍尔效应的传感器的情况下)通常会对信号精度产生负面影响，这可能会在传感器的寿命期间发生变化(信号漂移)。现有技术包括在受力结构的顶部涂敷PI。在设备顶部应用PI存在附着问题，这可能会使传感器功能恶化并最终导致信号漂移。可替代地或附加地，可以通过在材料上引入应力消除结构和特征来减小应力。例如，可以在这些金属片或板上提供容易成形的槽，但制造过程的复杂程度增加。
因此，希望在无需对板进行精细成形也无需使用PI的情况下提供应力消除。
发明内容
本发明的实施例的目的在于提供一种封装IC的制造工艺，特别是传感器的制造，以及提供一种传感器，其具有高热弹性，具有得以降低的热应力和得以降低的分层或弯曲风险。
在第一方面，本发明提供了一种制造传感器的方法，该方法包括提供包含第一材料的第一组件，以及在所述第一组件上提供第二组件，所述第二组件包含不同于所述第一材料的第二材料。
该方法可以包括提供作为传感器的组件的第一组件和第二组件。该方法可用于制造集成的传感器，其中，所述第一组件和所述第二组件是集成的传感器的组件。在一些实施例中，提供所述第一组件包括提供包含半导体(SC)或金属材料的衬底，如第一SC或金属材料。
该方法进一步包括通过在所述第一组件上对作为有机－无机混合聚合化合物的第三材料进行分子层沉积来提供中间层，以使得因所述第一组件和所述第二组件的材料不同而导致的应力最小，如热应力。
本发明的实施例的优点在于，缓冲层补偿了两个相邻不同材料之间的应力，例如减少了热应力和潜在分层。这有助于包括用于提供所述第二组件的高温沉积(例如ALD)在内的制造步骤，并且限制了来自其他高温工艺(例如模塑)的应力积累。在感测设备中，应力消减也还提供信号漂移消减。
例如，所述第一材料可以具有预定的第一值的热膨胀系数(CTE)，所述第二组件的材料(提供在所述第一组件上)是具有与所述第一值不同的预定的第二值的CTE的第二材料。所述混合聚合化合物对具有不同CTE的两个组件之间的热膨胀差异进行缓冲。
在一些实施例中，该方法包括组装组件，并且至少部分地对所述第一组件和中间层进行二次成型，从而提供传感器。
在本发明的一些实施例中，提供所述第一组件包括提供引线框。由于引线框包含通常具有较大热效应的材料(例如金属)，因此，本发明的实施例的优点在于可以通过共形中间层来对相对较大的热膨胀和收缩进行缓冲。
在本发明的一些实施例中，提供所述第一组件包括提供包含集成电路的半导体衬底。本发明的实施例的优点在于可以在封装之前避免包括设备的集成电子器件的半导体衬底或管芯受到热应力的影响。
在本发明的一些实施例中，提供第二组件包括在所述半导体衬底上形成金属层。本发明的实施例的优点在于，即使在制造期间和/或设备的寿命期间存在较大的温度变化，管芯与金属层的附着性也可以得到改善。
在特定实施例中，形成金属层包括形成霍尔效应板或集成磁集中器。
本发明的实施例的优点在于传感器(如磁传感器和电流传感器)可以具有良好的信号漂移特性。
在本发明的一些替代实施例中，提供所述第二组件包括提供模塑材料。
本发明的实施例的优点在于可以在管芯和保护性封装模具之间提供良好的附着力。这允许对于分层的良好的保护性以及管芯与环境的良好的隔离性。
在本发明的一些实施例中，提供中间层包括提供共形中间层。本发明的实施例的优点在于由于中间层的共形性，中间层基本上覆盖了组件的所有表面。
在本发明的一些实施例中，提供中间层包括提供铝基混合聚合物。本发明的实施例的优点在于，可以使用具有与ALD相同设置的典型制造技术来提供铝基混合聚合物。另一优点在于铝基混合聚合物具有在微电子设备中使用的典型金属与集成电路中使用的半导体或化合物(例如硅和氧化物)之间的CTE。
在另一方面，本发明提供一种传感器，包括：包含第一材料的第一组件；包含第二材料的第二组件；以及在所述第一组件和所述第二组件之间的包含第三材料的中间层。所述第三材料是有机－无机混合聚合化合物，以使得因所述第一组件和所述第二组件之间的不匹配而导致的应力最小。本发明的实施例的优点在于，通过减少不同相邻组件之间的热应力，这种传感器在其寿命的大部分时间或全部时间中表现出良好的性能。优点是通过混合聚合化合物来提供应力缓冲。混合聚合化合物可以具有海绵状多孔结构，增强应力缓冲。
在本发明的一些实施例中，所述第一组件和所述第二组件是传感器的组件，如集成的传感器。在本发明的一些实施例中，所述第一组件和所述中间层至少部分地被二次成型。
如上所述，因所述第一材料和所述第二材料的CTE差异而导致的热应力可以通过混合聚合物的存在而被缓冲。
在本发明的一些实施例中，共形中间层包括铝基混合聚合物。本发明的实施例的优点在于，这种传感器具有中间层，该中间层具有位于模具和半导体的典型值之间的CTE值。
在本发明的一些实施例中，所述第一组件包括引线框，所述第二组件包括模塑材料。本发明的实施例的优点在于，由于金属和模具之间的低应力，这种传感器对温度变化表现出高弹性，这减少了分层和封装开裂的机会。
在本发明的一些实施例中，所述第一组件包括半导体衬底，所述第二组件包括模塑材料。本发明的实施例的优点在于，保护半导体管芯中提供的集成电路免受电路本身或模具的温度变化引起的压缩或拉伸应力。
在本发明的一些实施例中，所述第一组件包括半导体衬底，所述第二组件包括金属层。本发明的实施例的优点在于，中间层确保了管芯和在其上方提供的任何轨道或板之间的良好的附着力。
特别地，所述传感器可以是用于感测磁场的传感器，其中所述第二组件是用于霍尔效应感测的板或集成磁集中器。
本发明的实施例的优点在于，在所述传感器的寿命的大部分时间或全部时间中可获得低信号漂移。
在所附独立和从属权利要求中阐述了本发明的特定和优选方面。来自从属权利要求的特征可以与独立权利要求的特征以及其他从属权利要求的特征适当地结合，而不仅仅是如在权利要求中明确阐述的那样。
根据此后所描述的(诸)实施例，本发明的这些方面和其他方面将是显而易见的，并且参考这些实施例阐明了本发明的这些方面和其他方面。
附图说明
图1是根据本发明实施例的方法的步骤的示意图，包括向组件添加缓冲中间层。
图2是根据本发明实施例的方法的步骤的示意图，包括在向所连接的组件添加缓冲中间层之前在组件之间提供电连接。
图3示出了根据本发明实施例的传感器，其中，在引线框焊盘和半导体管芯之间提供中间层。
图4示出了根据本发明实施例的传感器，其中，在半导体管芯、模具以及引线框焊盘之间的硅管芯上提供中间层。
图5示出了根据本发明实施例的传感器，其中，管芯和引线框焊盘被组装并彼此接触，并且在它们两者与模具之间提供中间层。
图6示出了根据本发明实施例的传感器，其中，在管芯和集成磁集中器(IMC)之间提供中间层。
图7示出了根据本发明实施例的传感器，其中，在IMC和模具之间提供中间层。
图8示出了根据本发明实施例的传感器，其中，IMC被嵌入中间层，从而在IMC和管芯之间以及在IMC和模具之间存在来自中间层的材料。
图9示出了根据本发明实施例的传感器，其中，模具在引线下方延伸。
图10示出了根据本发明实施例的传感器，包括位于主LF周围的绝缘层，其中，在主LF和绝缘层之间提供中间层。
各附图仅是示意性而非限制性的。在附图中，出于说明性目的，要素中的一些要素的尺寸可被放大且未按比例绘制。
权利要求中的任何附图标记不应被解释为限制范围。
在不同的附图中，相同的附图标记指代相同或相似的要素。
具体实施方式
将关于特定实施例并且参照某些附图来描述本发明，但是本发明不限于此，而仅由权利要求来限定。尺寸和相对尺寸不对应于对本发明的实践的实际缩减。
此外，说明书中和权利要求中的术语第一、第二等等用于在类似的要素之间进行区分，并且不一定用于在时间上、空间上、以排名或以任何其他方式描述顺序。将理解，如此使用的术语在适当的情况下是可互换的，并且本文中所描述的本发明的实施例能够以与本文中所描述或图示的不同的顺序来进行操作。
此外，说明书和权利要求中的术语顶部、下方等等是用于描述性目的并且不一定用于描述相对位置。应理解，如此使用的术语在适当的情况下是可互换的，并且本文中所描述的本发明的实施例能够以与本文中所描述或图示的取向不同的取向进行操作。
要注意，权利要求中使用的术语包括摂不应被解释为限定于其后列出的装置；它并不排除其他要素或步骤。因此，该术语应被解释为指定如所提到的所陈述的特征、整数、步骤或组件的存在，但不排除一个或多个其他特征、整数、步骤或组件、或其群组的存在或添加。因此，术语“包括”涵盖了仅存在该陈述特征的情况以及这些特征和一个或多个其他特征存在的情况。因此，表述“一种包括装置A和B的设备”的范围不应当被解释为局限于仅由组件A和B构成的设备。这意味着对于本发明，设备的仅有的相关组件是A和B。
贯穿本说明书对“一个实施例”或“实施例”的引用意指结合该实施例所描述的特定的特征、结构或特性被包括在本发明的至少一个实施例中。因此，短语“在一个实施例中”或“在实施例中”贯穿本说明书在各个地方的出现并不一定全部指代同一实施例，而是可以指代同一实施例。因此，短语“在一个实施例中”或“在实施例中”贯穿本说明书在各个地方的出现并不一定全部指代同一实施例，而是可以指代同一实施例。
类似地，应当理解，在本发明的示例性实施例的描述中，出于精简本公开和辅助理解各发明性方面中的一个或多个发明性方面的目的，本发明的各个特征有时被一起编组在单个实施例、附图或其描述中。然而，该公开方法不应被解释为反映要求保护的发明要求比每一项权利要求中明确记载的特征更多的特征的意图。相反，如所附权利要求所反映，发明性方面存在于比单个前述公开的实施例的全部特征更少的特征中。因此，具体实施方式所附的权利要求由此被明确纳入本具体实施方式中，其中每一项权利要求本身代表本发明的单独实施例。
此外，尽管本文中所描述的一些实施例包括其他实施例中所包括的一些特征但不包括其他实施例中所包括的其他特征，但是如本领域技术人员将理解的那样，不同实施例的特征的组合旨在落在本发明的范围内，并且形成不同实施例。例如，在所附的权利要求中，所要求保护的实施例中的任何实施例均能以任何组合来使用。
在本文中所提供的描述中，阐述了众多具体细节。然而，要理解，可以在没有这些具体细节的情况下实施本发明的实施例。在其他实例中，公知的方法、结构和技术未被详细示出以免混淆对本描述的理解。
在本发明的实施例中提及“集成传感器”时，均是指包括具有集成电路的半导体(SC)管芯的传感器。根据电路和传感器类型，它通常还包括其他组件。这些其他组件可以包括用于探测电流的主引线框、用于感测和/或集中磁场的金属板、用于重定向测量信号的辅助引线框、由诸如环氧树脂等化合物形成的用于保护脆弱组件的模具等。
在本发明的实施例中，提及“共形层”时，是指遵循上覆衬底的形状和拓扑的层。平坦衬底上的非共形涂层通常在主面的大面积上提供该层，并且在厚度方向上的表面(具有较小面积的衬底的面，例如平坦衬底的边缘)有可能存在该涂层的痕迹，具有不规则涂层。相比之下，共形层可以覆盖平坦衬底，其中，该衬底的多个面或该衬底的每一个面可以被基本上相同厚度的材料覆盖。例如，该层可以存在于一个主面以及一个或多个侧面，可选地，还可以部分覆盖或全部覆盖主面的相对侧的面。这些层具有基本相同的厚度。特别地，共形层可以由相对于间隙宽度的沟槽或间隙内的涂层深度来定义。
共形层通过层沉积来获得。层沉积包括能够完全覆盖沟槽或间隙的内表面的自限制技术(取代CVD中通常发生的在顶部附近堵塞沟槽或间隙)。层沉积还可以在间隙的内表面内以及悬垂结构的一个以上的侧面(例如，主面侧和侧面侧，可选地也可以是主面侧的相对侧)提供均匀的厚度，而例如溅射仅在面向溅射靶的面上提供材料。共形层可以包裹衬底的多个面或完全包裹整个衬底。特别地，可以通过相对于间隙宽度的沟槽或间隙内的涂层深度来定义相对于共形层的比率。
在微电子、特别是传感器中，面临的一个典型问题是若设备存在热源或散热器、和/或极端温度下，则由于暴露于温度变化而产生热应力。这些变化会导致设备元件的体积变化。传感器高度紧凑，并且包括多个不同材料，这些材料的体积会变化到不同程度。这些材料形成彼此相邻(例如彼此物理接触)的设备的部件或组件。
更具体而言，不同的材料通常具有不同的性能，特别是具有不同的热膨胀系数(CTE)。在改变温度时，材料的体积通常也会改变。当由具有不同CTE的材料制成的两个组件进行物理接触(例如SC管芯和模塑化合物、氧化物、以及引线框等)时，在这两个组件之间，它们的体积变化是不同的。不同传感器组件之间的热膨胀系数(CTE)的不匹配会产生应力，这种应力可能会在设备的使用寿命期间发生。
在传感器的情况下，传感器组件的应力会使信号漂移规格恶化。在某些情况下，根据温度变化和所涉及的材料的不同，应力有可能会非常大，从而导致组件之间发生弯曲、开裂或分层。这些现象对设备的性能是有害的。例如，它们会导致在化学屏障和电压隔离屏障上产生裂纹。这些问题可能会降低设备性能、寿命等。
本发明包括使用分子层沉积(MLD)在至少一个组件上提供柔性涂层。MLD是被称为原子层沉积(ALD)的经典微电子处理技术的改进版本。该涂层或中间层减轻了相邻材料之间的应力。尽管该涂层的厚度相对于夹在中间的组件而言较薄，但在制造过程中以及在设备的使用寿命期间，材料不匹配的影响可以得以减少。例如，可以适当地缓和传感器组件之间的CTE差异，并且可以减少甚至避免其不利影响(例如热应力)。
现有的解决方案(如应用PI膜)会导致厚的PI涂层(几十微米甚至几百微米)，并可能导致背景技术部分所述的附着问题。本发明提供了一种非常薄的柔性涂层，其可以达到几微米，并且可以提供长期的附着。
这些柔性涂层可以包括有机－无机混合聚合物，例如来自所谓的金属基的材料，其包括与碳层之间的金属原子层。这种聚合物具有由碳链连接的无机材料。由于第一组件和第二组件中使用的材料不同，应力和开裂因这些材料的弹性特性而减少。它们通常由分子层沉积(MLD)提供，这一种改进ALD技术。MLD技术的独特性质还允许共形涂层(类似于ALD)，并且通常可以在与ALD相同的装置中完成。因此，与ALD相类似地，MLD可以在微电子传感器的制造流程内进行，这减少了制造时间以及污染机会。
在本发明的一些实施例中，可以提供多个层的组合。例如，混合聚合物层可以与通过ALD提供的原子层相组合。这可以用于改善不同组件与混合聚合物层之间的附着。例如，柔性涂层可通过MLD进行沉积，然后通过由ALD提供的附加层(例如金属层)的沉积来进行密封。这可以改善柔性涂层的保护，例如针对高温的保护。在一些实施例中，柔性层可以夹在由ALD提供的两层之间。
在第一方面，本发明涉及包括集成电路的微电子传感器的制造方法。该方法包括通过MLD提供第一组件(例如，半导体管芯、金属衬底如引线框)以及提供包含有机－无机混合聚合物的中间层。该方法包括在第一组件和中间层上提供第二组件。第二组件例如可以是金属板或模具。
换言之，该方法包括通过MLD在传感器的至少第一组件和至少第二组件之间提供有机－无机混合聚合物，由此这些组件的至少一些界面之间没有直接接触，聚合物夹在两个组件之间。这些组件是不同的组件并且包括不同的材料，它们被组装或封装以提供传感器。这些组件包括但不限于集成电路的一个或多个半导体管芯、一个或多个引线框和/或框焊盘、以及模具。
在一些实施例中，提供中间层可包括提供几纳米(例如10纳米)、高达2微米或更大(例如2.5微米)的混合聚合物，例如，中间层可以具有500纳米的厚度。
中间层可以提供在一个以上的组件上。例如，中间层可以提供在两个所组装的组件上，例如SC管芯和霍尔传感器、或者LF框和SC管芯。接着，可以提供另一组件，例如所组装和涂敷的组件可以被二次成型(overmold)。
柔性中间层减少了由于在传感器的寿命期间暴露于温度变化而产生的应力。中间层还减少了传感器制造期间的应力。例如，某些沉积技术和/或成型需要高温和随后的冷却，这些也可能产生应力。这些可以通过在上述处理(例如上述沉积)之前提供根据本发明的实施例的柔性中间层来减少。
图1示意性地示出了该方法的示例性实施例。该方法包括提供微电子传感器的至少一个组件(100)的步骤。在一些实施例中，可包括提供金属组件(101)，例如用于感测的金属板等、或引线框(LF)如主引线框、LF焊盘等。在一些实施例中，可包括提供半导体组件(102)，例如SC管芯、如电路是单片集成的管芯。
该方法包括在第一组件上沉积进一步的材料的中间层(110)。特别地，该方法包括通过分子层沉积来提供有机－无机混合聚合化合物，从而形成中间层。在一些实施例中，这包括通过MLD在金属组件(例如在LF焊盘那样的LF上，在金属板上等)上沉积有机－无机混合聚合化合物(111)。例如，可以在如SC管芯那样的SC组件上提供中间层(112)。
该方法可以包括提供金属基混合聚合物(metalcone)，例如包括铝基混合聚合物(alucone)。可以使用其他混合聚合物，例如包括过渡金属，如锆基混合聚合物(zircone)。由于MLD与ALD类似，因此，由于层沉积是一种众所周知的技术，因而无需从头开始设置和优化特殊的制造路线。
接着，该方法包括在第一组件上提供第二组件(120)，使得第二组件覆盖第一组件的至少一部分，同时另外覆盖中间层，使得第一组件和第二组件的至少一部分夹住中间层，可选地，中间层存在于第一组件和第二组件之间的整个界面中，从而在这些第一组件和第二组件之间不存在物理接触。
第二组件是传感器的组件，例如集成传感器。它包括与第一材料不同的材料。特别地，第一组件的材料具有CTE的第一预定值，并且第二组件的材料具有不同于第一值的第二CTE值。在一些优选实施例中，第二组件被设置为使得中间层将两个组件分开并且第一组件的材料和第二组件的材料之间没有直接接触。这使得两者之间有良好的缓冲，减少分层的机会。但是，本发明并不限于此，两个组件之间的接触面积的一小部分可以直接接触。例如，如下所述，在图7中示出了模具54和IMC 58之间完全分离，而模具54和SC管芯53之间仅部分分离。
在一些实施例中，提供第二组件包括提供模塑组件(121)，例如通过利用模塑化合物(基于环氧树脂或通常基于树脂或聚合物等)对第一组件和在其顶部的中间层进行二次成型，例如对SC芯片进行二次成型，或通过对引线框进行二次成型。
在一些实施例中，中间层夹在SC管芯和模具之间，或夹在引线框和模具之间，因此中间层可以对组件之间的体积变化进行缓冲，这些组件在加热(例如环境热)时通常会出现非常大的CTE差异。
在一些实施例中，提供第二组件包括提供金属板(122)，例如霍尔元件等感测元件、例如集成磁集中器(IMC)那样的磁集中器。中间层被夹在金属板与半导体之间。在温度发生变化时，管芯的半导体和板的金属之间的体积变化差异通过中间层有利地得以缓冲。由此可以减少金属组件的分层，例如IMC分层。
通常，由于缓冲层具有弹性特性，因此缓冲层的存在可以减少热应力。这些热应力来源于不同组件的材料的CTE差异。如上所述，适用于微电子设备的材料的CTE通常相差很大，从而应力可能导致传感器中的信号漂移甚至分层。
例如，用于微电子的金属的CTE通常高于9x10-6/K，例如在11x10-6/K与20x10-6/K之间。例如，铜(例如C151)的CTE为17.7x 10-6/K，处于293K和573K之间的范围。另一方面，广泛使用的硅等半导体的CTE约为2.6x 10-6/K，而模塑化合物的CTE值通常为20-21x 10-6/K，具体取决于模具的组成。由于中间层的有机-无机混合聚合物的弹性特性，提供中间层可以使得组件相对于温度变化产生的不同体积变化所导致的应力得到缓冲，该体积变化是由于CTE值的相对较大差异而导致的。
在一些实施例中，该方法可以包括通过MLD沉积包含有机－无机混合聚合物的中间层，所述有机－无机混合聚合物具有介于第一组件的材料和另一组件的材料各自的CTE值之间的CTE值系数。由于中间层具有介于与中间层接触的两个组件的值之间的CTE值，中间层的体积变化将介于相邻组件的体积变化之间，结合中间层的弹性特性，进一步降低了它们之间的应力，提高了对温度变化引起的应力的保护。
在一些实施例中，该方法包括通过MLD沉积包含铝的中间层，例如沉积铝基混合聚合物。铝基混合聚合物的CTE为12x 10-6/K，因此是一种良好的缓冲层，可进一步减少甚至防止金属(CTE约为17x 10-6/K)与氧化物或半导体(CTE在2-9x 10-6/K之间)之间的应力积聚，以及在SC(如硅)(CTE为2.6x 10-6/K)与模塑化合物(如上述那样，其通常在铝基混合聚合物上具有CTE)之间的应力积聚。
在一些实施例中，该方法可以包括提供中间层，从而将多个组件与另一个组件分离。这将在下面的图4至图9中示出。
例如，该方法可以包括提供第一衬底(例如SC管芯)，通过MLD利用混合聚合物将其覆盖，随后在第一组件和中间层上提供第二组件(例如板，如IMC)。例如，部分重叠这些组件以使IMC不与SC管芯接触，同时保留中间层的一部分不被重叠。然后，可以提供第三衬底。
可选地，该方法可以包括利用中间层覆盖两个组件并提供其他(第三)传感器组件。图2示意性地示出了根据本发明实施例的方法，包括提供上述的第一组件(100)，提供第二组件(200)以及连接这两个组件(201)，例如电连接。该方法包括通过MLD在这两个组件上提供中间层(210)。然后，提供同时覆盖所覆盖的组件和中间层的另一组件(220)。
在一些实施例中，提供中间层(110、210)包括提供中间层堆叠、包括通过MLD提供有机－无机混合聚合层以及通过ALD提供另一层。由此可以用来增强对其中一个组件的附着力。例如，提供金属层或绝缘层，例如氧化物。在一些实施例中，通过ALD形成的附加层可以密封混合聚合物。具有混合聚合物的中间层和由ALD提供的附加层具有改进的温度稳定性，这可以有助于提高对在高温工艺中提供的材料的附着力(例如，提高对模塑化合物的附着力)，并且可以降低在设备寿命期间温度对设备性能的影响(例如，在传感器的情况下可以进一步减少信号漂移)。
在一些实施例中，第一衬底是SC管芯，第二衬底是IMC，第三衬底是模具，在进行模塑之前，中间层可以设置在SC管芯的顶部，而IMC设置在同一面上，从而提供封装的传感器。图7所示的传感器可以通过下述方式获得：
例如，金属LF焊盘和SC管芯可以在进行模塑之前通过MLD组装并由混合聚合物覆盖，从而中间层插入到模具、所组装的金属组件和SC组件之间，从而提供封装的传感器。图5所示的传感器可以通过下述方式获得，示出该层也可以设置在原本会与模具接触的区域，而LF焊盘32的底面不被中间层31(例如混合聚合物)覆盖，这是因为模具不会延伸到引线框的下方。
在一些实施例中，在至少一个组件上制作了电连接之后可以在该组件上提供中间层。这些连接可以通过不同的技术来提供，例如引线键合或倒装芯片键合。在这些情况下，外部引线或其一部分例如可以通过下述方式得到保护，即：通过掩模、通过选择性涂层、通过在没有中间层的区域上施加胶带等。
可以在提供中间层之后提供该电连接。例如，引线框的预定区域可以在层沉积期间被屏蔽，以避免它们被聚合物覆盖，所述区域是用于接触例如探测电流的线的区域。例如，可以在管芯上进行沉积之前屏蔽管芯的包含接触区域的面。优点是中间层可以相对于温度稳定，因此中间层可以承受回流温度或退火工艺(例如在约300度的IMC的磁性退火)。如上所述，通过提供包含由MLD提供并由ALD密封的涂层的混合层，可以进一步提高该温度稳定性。
在一些实施例中，可以提供中间层和组件，以使得该中间层将第一组件与一个以上的进一步的组件分离，例如与第一组件和第二组件分离。例如，第一衬底可以被中间层覆盖，并在此处提供第二衬底。接着，第二衬底也通过MLD由混合聚合物覆盖，并且通过覆盖衬底和层来提供第三衬底。在第一衬底是SC管芯、第二衬底是IMC以及第三衬底是模具的一些实施例中，IMC可以在进行模塑之前嵌入中间层，从而至少在SC管芯和IMC之间以及在IMC和模塑化合物之间存在有混合聚合物。图8所示的传感器可以通过下述方式获得：
在一些实施例中，该方法包括提供共形中间层。共形中间层具有非常均匀的厚度，并且确保间隙和拓扑的不规则可以被混合聚合物覆盖。这使得热应力得到更好地缓冲，并且更好地防止开裂、分层等。可以执行MLD，以使得由此得到的中间层具有100以上的共形性(因此，间隙的内表面将被至少比间隙宽度大一百倍的深度覆盖)。
图6至图8是示出传感器的示例，其中中间层完全插入到两个衬底之间，例如IMC和SC管芯和/或IMC和模具之间。然而，中间层不完全覆盖第一衬底。在这些特定实施例中，SC管芯和模具之间直接接触。然而，在SC管芯的主面与模具之间存在中间层，因此，在模具和SC管芯主面上的SC管芯之间进行有利的应力消除。
在本发明的实施例中，该方法可以包括提供电绝缘层作为进一步的组件。该绝缘层可以包括金属氧化物。本方法包括在第一组件和绝缘层之间提供混合聚合物。该绝缘层可以具有与中间层的厚度相似的厚度。第一组件和绝缘层之间的热应力可以得以减少。绝缘层可以包括例如氧化铝。该方法可以包括提供进一步的组件，例如模具和/或将由电绝缘层进行电绝缘的组件。
在一些实施例中，提供铝基混合聚合物。如上所述，铝基混合聚合物具有约12x10-6/K的CTE。绝缘体的CTE通常较低，例如Al2O3的CTE为5x 10-6/K至9x 10-6/K。该特性与弹性特性相结合使得其非常适合于缓冲通常用作引线框的金属与有效绝缘体(例如金属氧化物，尤其是氧化铝)之间的CTE差异。例如，可以在主引线和氧化铝绝缘层之间提供铝基混合聚合物。
本发明提供了具有中间层的传感器，该中间层包含具有类似弹簧特性的聚合物材料。由于中间层的柔性，该中间层避免了相邻层之间的应力传递。中间层可以包括多孔材料(海绵状)，进一步提高应力缓冲。例如，中间层为双霍尔板测量、IMC板和表面(例如板和半导体之间、和/或板和模具之间)提供了应力消减，以及为IC管芯和模具之间和引线框和模具之间提供了应力消减。
在第二方面，本发明提供了包括中间层的传感器，该中间层在传感器的两个组件之间包含有机－无机混合聚合物。传感器可以是微电子传感器如集成传感器，例如封装传感器，该封装传感器在管芯或IC管芯上具备单片集成电路，其需要与外部的电连接，如用于重定向测量信号、和/或探测电信号(例如要测量的电流)。这些连接可以包括引线框。
混合聚合物的弹性缓冲了由形成微电子传感器中相邻组件的材料的CTE值差异引起的热应力。
该中间层不需要对传感器的紧凑性产生负面影响。MLD可以提供数百纳米至几微米的层的混合聚合物，如4微米或4微米以下的层，例如2.5微米或2微米或以下、如500纳米。使用聚合物涂层等的现有技术方案通常提供厚度为数十微米以上的层。
在一些实施例中，沿着与中间层厚度相同的方向，中间层的厚度比围绕材料的至少一个组件的材料的厚度低至少100倍。例如，从中间层起进行测量，中间层比模具薄至少100倍。例如，中间层比在其上方可提供中间层的SC管芯要薄至少100倍。在一些实施例中，中间层比夹住该中间层的组件要薄100倍、甚至1000倍，例如比夹住该中间层的模具和SC管芯要薄。
图3示出了传感器10的第一实施例，其中，在第一组件12(金属LF焊盘)和两个其他组件(即半导体管芯13和模具14)之间的界面存在有混合聚合物11的共形层。LF焊盘12和SC管芯13之间的界面由中间层来缓冲，以及LF焊盘12和模具14之间的界面也由中间层来缓冲。这可以通过第一方面的方法来提供，其中，第一组件是引线框焊盘，第二组件是半导体。中间层11也存在于第一组件和进一步的组件(如模具14)之间。图3的传感器10还示出通过导线在SC管芯13和输出LF16之间形成的电连接15。如果需要，可以保护输出LF16以避免聚合物在其上方沉积。
图4示出传感器20的替代实施例，其中，SC管芯23(包括感测元件27)被中间层21共形地覆盖。这种中间层可以缓冲SC管芯23和LF焊盘22之间以及SC管芯23和模具24之间的CTE差异。根据本发明的第一方面的实施例，这是通过提供第一组件(SC管芯23)并通过MLD保形地覆盖混合聚合物而获得的。
值得注意的是，半导体可以具有比LF焊盘中使用的模具或典型金属都要低的CTE值。在一些实施例中，选择中间层的CTE值以使其落在半导体的值与LF焊盘的金属及模具的值之间。因此，如果(弹性)中间层具有适当的CTE值，则图3和图4中的SC管芯13、23及周边组件的应力协同地降低。
在特定实施例中，中间层包括铝基混合聚合物。铝基混合聚合物的CTE值介于管芯23(例如硅的情况，但不限于此)中半导体材料的CTE值与lF焊盘(例如Cu的情况，但不限于此)的值之间。同时，铝基混合聚合物的CTE值落在SC管芯23与模具24的典型材料之间的CTE值的差值内。
图5示出了替代实施例，其中，传感器30包括组装到LF焊盘32的SC管芯33、以及覆盖它们的中间层31。中间层31的一部分被夹在SC管芯33和模具34之间，一部分被夹在LF焊盘32和模具34之间。SC管芯和LF焊盘可以彼此接触。如果需要，SC管芯和LF焊盘也可以电接触。在中间层31是共形的情况下，SC管芯33和LF焊盘32之间的任意剩余间隙也可以包括混合聚合物。中间层31的CTE值也可以落在SC管芯33与模具34的材料的CTE值之间、以及落在LF焊盘与模具34的材料的CTE值之间，例如中间层可以包括铝基混合聚合物。
在本发明的一些实施例中，中间层31覆盖一个以上的面，例如衬底的至少两个非共面表面，例如至少两个非共面的相邻表面，如管芯33(或不止一个衬底)的至少两个垂直表面35、36。这在图5中示出，但也可以应用于传感器的任意其他组件。由于中间层“翻转”了衬底的“边缘”，从而至少部分地包裹了衬底，从而改善了应力消除。
在下文中，图6至图8示出了在包括感测元件的SC管芯上具备板(例如IMC)的传感器的实施例。IMC可以相对于感测元件设置，以允许和/或改善检测、例如磁场检测。在这些实施例中，在SC管芯的一个表面提供中间层。聚合物通过MLD提供，因此厚度可以非常均匀，从而使得标称厚度与实际厚度之间的差异达到几纳米。中间层41、51、61不需要完全覆盖管芯43、53、63，例如可以仅覆盖管芯的顶面。
图6示出传感器40的实施例，该传感器40包括中间层41，该中间层41为了改善SC管芯43与IMC48之间的热弹性而设置。根据第一方面的实施例，在提供于IMC48顶部及其随后的模具44之前，在SC管芯43上可以提供中间层41。因此，尽管本发明的实施例的中间层41可以更薄，但中间层的行为类似于SC管芯上的传统聚酰亚胺层。SC管芯的主面49(设置有IMC48)与模具44之间的应力也得以减小。
图7示出了传感器50的替代实施例，其中，IMC58设置成与SC管芯53直接接触，并且在提供模具54之前，在SC管芯53和IMC58顶部提供混合聚合物。因此，中间层51降低了模具54和SC管芯53的一个面之间的分层风险，如前所述，降低了模具54和IMC58之间的分层风险。有利的是，中间层51不仅对因IMC58和模具54之间的CTE差异所引起的不同的热驱动体积变化进行缓冲，还对因SC管芯53和模具54之间的CTE差异所引起的热驱动体积变化进行缓冲。
图8示出了传感器60的替代实施例，其中，IMC68嵌入SC管芯63上的中间层61，从而在管芯63和IMC68之间以及在IMC68和模具64之间存在有混合聚合物。如参照第一方面的方法的实施例所述那样，在SC管芯63的顶部提供混合聚合物，然后在混合聚合物上提供IMC68，然后在IMC 68上提供更多混合聚合物，并在提供模具64之前，完全覆盖IMC 68并将其嵌入。例如，混合聚合物可以共形地提供在IMC上，从而中间层61嵌入IMC68。提供中间层使得SC管芯63和IMC68之间、以及IMC68和模具64之间的分层风险全部都得以降低，这是由于聚合物的弹性特性，通过该聚合物的变形，聚合物补偿了因热变化而引起的体积变化的差异。与图6和图7的先前实施例一样，在SC管芯63的顶面69与模具64之间也存在有聚合物，因此模具64和SC管芯63的至少顶面69之间的应力得以减少。
图6至图8的先前实施例示出了模具没有延伸至引线下方的传感器。LF焊盘可以仅部分嵌入。本发明不限于此，模具也可以在其下方延伸。例如，LF焊盘可以完全嵌入模具。
图9示出传感器70的这种实施例。LF焊盘72和SC管芯73相接合，并同时被共形中间层71覆盖。虽然LF焊盘72和SC管芯73彼此接触，但它们通过中间层71与周边模具74相分离。图9还示出了IC管芯73与其他引线框76之间的连接，例如通过导线76，但其他可能性也是可用的，例如倒装芯片接合。
在优先实施例中，在制造任何电连接(导线75、螺柱、凸块)之后提供混合聚合物。这些导线、凸块等也可以被聚合物覆盖，但这不会干扰连接的导电性。在这些情况下，可以通过覆盖该区域来保护外部引线76以免接触聚合物，因此，在连接至外部设备或电线的区域没有聚合物材料。
图10示出倒装芯片电流传感器80的示例。该传感器示出了设置在SC管芯83上的磁感测元件87。通过主LF861探测电流并将其导入传感器80。主LF861可以包括产生与探测电流成比例的磁场的回路。磁场的磁通量可以通过感测元件87感测，并且SC管芯83的集成电路可以提供测量信号，该测量信号可以经由通过倒装芯片接合连接至SC管芯83的副LF86发送到输出。
主LF861可以部分地被绝缘层811覆盖，以在主LF861和模具84之间对SC管芯83进行电保护。绝缘层811可以是金属氧化物(如氧化铝)，包括一些单层(如由ALD提供)。为了减少主LF861与绝缘层811之间的热应力，也可以在主LF861及其绝缘层811之间设置中间层81。主LF861的远侧部812没有被覆盖，因此可以连接至上述那样的用于探测电流的线(例如，通过掩模或选择性沉积)。可以根据本发明的实施例提供中间层81，其中，第一组件是主LF861，另一组件是绝缘层811。绝缘层811和中间层81可以具有相似的厚度。在一些实施例中，中间层可以比主LF要薄100倍，例如，厚度为250微米的LF可以与厚度为2.5微米的中间层(例如铝基混合聚合物)相组合。
本发明提供了具有低寿命漂移的传感器。在传感器的使用寿命期间，通常会暴露于温度变化，以及在以下情况下暴露于极端温度。由于由不同材料制成的部件的小的体积变化，上述情况通常会导致热应力，因此也会体现出不同的体积变化，并影响所测量的信号。例如，导体或半导体的IC的压缩也会导致信号漂移。由于缓冲中间层的存在，利用中间层的弹性性质，这些应力被吸收和补偿。随着组件承受更少的热应力，信号漂移也减少，甚至不漂移。由于应力会导致分层和开裂，因此，这些有害影响也大幅减少或避免。
即使相对于围绕中间层的元件的厚度而采用具有低厚度的中间层，这些效果也是非常显著的。

Claims (14)

1.一种制造集成的传感器的方法，所述方法包括：
提供包含第一材料的第一组件(100)；
在所述第一组件上提供第二组件(120、220)，所述第二组件包含不同于所述第一材料的第二材料；以及
通过在所述第一组件上对作为有机－无机混合聚合化合物的第三材料进行分子层沉积来提供中间层(110、210)，以使得因所述第一组件和所述第二组件之间的不匹配而导致的应力最小化。
2.如权利要求1所述的方法，其中，提供第一组件(100)包括提供引线框(101)。
3.如权利要求1所述的方法，其中，提供第一组件(100)包括提供具有集成电路的半导体衬底(102)。
4.如权利要求3所述的方法，其中，提供第二组件(120)包括在所述半导体衬底上形成金属层(122)。
5.如权利要求4所述的方法，其中，形成金属层包括形成霍尔效应板或集成磁集中器。
6.如权利要求1至3中任一项所述的方法，其中，提供第二组件(120)包括提供模塑材料(121)。
7.如权利要求1至3中任一项所述的方法，其中，提供中间层(110、210)包括提供共形中间层。
8.如权利要求1至3中任一项所述的方法，其中，提供所述中间层包括提供铝基混合聚合物。
9.一种集成的传感器(10、20、30、40、50、60、70、80)，该传感器包括：第一组件(12、23、33、43、58、63、73、861)，该第一组件包含具有预定的第一值的热膨胀系数的第一材料；第二组件(14、24、34、44、48、54、64、74、811)，该第二组件包含具有预定的第二值的热膨胀系数的第二材料；以及中间层(11、21、31、41、51、61、71、81)，该中间层位于所述第一组件和所述第二组件之间并包含第三材料，其中，所述第三材料是有机－无机混合聚合化合物，以使得因所述第一组件和所述第二组件之间的热膨胀系数的不匹配而导致的应力最小。
10.如权利要求9所述的传感器，其中，共形的所述中间层包含铝基混合聚合物。
11.如权利要求9或10所述的传感器，其中，所述第一组件包含第一引线框(12、32、72)，所述第二组件包含模塑材料(14、34、74)。
12.如权利要求9或10所述的传感器，其中，所述第一组件包含半导体衬底(23、33、43、63、73)，所述第二组件包含模塑材料(24、34、44、64、74)。
13.如权利要求9所述的传感器，其中，所述第一组件包含半导体衬底(46、63)，所述第二组件(48、68)包含金属层。
14.如权利要求13所述的传感器，其中，所述第二组件是用于进行霍尔效应感测的板、或者是集成磁集中器。
CN202211386434.0A 2021-11-25 2022-11-07 基于涂层技术的应力消减层 Pending CN116190324A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP21210599.3A EP4187262A1 (en) 2021-11-25 2021-11-25 Stress reduction layer based on coating technique
EP21210599.3 2021-11-25

Publications (1)

Publication Number Publication Date
CN116190324A true CN116190324A (zh) 2023-05-30

Family

ID=78789920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211386434.0A Pending CN116190324A (zh) 2021-11-25 2022-11-07 基于涂层技术的应力消减层

Country Status (3)

Country Link
US (1) US20230165162A1 (zh)
EP (1) EP4187262A1 (zh)
CN (1) CN116190324A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013155462A1 (en) * 2012-04-12 2013-10-17 The Regents Of The University Of Colorado, A Body Corporate Multi-layer structure including an interlayer to reduce stress in the structure and method of forming same
JP6868963B2 (ja) * 2016-03-15 2021-05-12 エイブリック株式会社 磁気センサおよびその製造方法
EP3712623B1 (en) * 2019-03-22 2023-05-31 Melexis Technologies SA Current sensor

Also Published As

Publication number Publication date
US20230165162A1 (en) 2023-05-25
EP4187262A1 (en) 2023-05-31

Similar Documents

Publication Publication Date Title
US9978720B2 (en) Insulated die
US6531784B1 (en) Semiconductor package with spacer strips
US7224070B2 (en) Plurality of semiconductor die in an assembly
US9530754B2 (en) Chip package and chip assembly
EP3198640B1 (en) Method of forming a semiconductor package
TWI405274B (zh) 無夾且無線之半導體晶粒封裝及其製造方法
US8963315B2 (en) Semiconductor device with surface electrodes
US6028347A (en) Semiconductor structures and packaging methods
KR20180027679A (ko) 반도체 패키지 및 그의 제조 방법
CN103855122B (zh) 包括压缩应力的封装垂直功率器件及其制造方法
EP0645812B1 (en) Resin-sealed semiconductor device
US11855035B2 (en) Stack of electrical components and method of producing the same
US20220199502A1 (en) Multiple substrate package systems and related methods
US11360122B2 (en) Current sensor and method for manufacturing current sensor
CN113206048A (zh) 半导体装置及其制造方法
US9728493B2 (en) Mold PackageD semiconductor chip mounted on a leadframe and method of manufacturing the same
CN116190324A (zh) 基于涂层技术的应力消减层
US11817407B2 (en) Molded semiconductor package with high voltage isolation
JPS5988864A (ja) 半導体装置の製造方法
US8829692B2 (en) Multilayer packaged semiconductor device and method of packaging
US8772912B2 (en) Electronic device
US20060170087A1 (en) Semiconductor device
TWI281738B (en) Structure and assembly method of IC packaging
JPH11163051A (ja) 半導体チップの実装構造および半導体装置
US20230160927A1 (en) Conformal deposition for high voltage isolation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication