JP2011009756A - 磁電変換素子の製造方法 - Google Patents

磁電変換素子の製造方法 Download PDF

Info

Publication number
JP2011009756A
JP2011009756A JP2010158250A JP2010158250A JP2011009756A JP 2011009756 A JP2011009756 A JP 2011009756A JP 2010158250 A JP2010158250 A JP 2010158250A JP 2010158250 A JP2010158250 A JP 2010158250A JP 2011009756 A JP2011009756 A JP 2011009756A
Authority
JP
Japan
Prior art keywords
resin layer
pellet
lead frame
wafer
magnetoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010158250A
Other languages
English (en)
Inventor
Kenji Kai
健司 甲斐
Takeki Matsui
雄毅 松居
Kaoru Kuraki
薫 久良木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2010158250A priority Critical patent/JP2011009756A/ja
Publication of JP2011009756A publication Critical patent/JP2011009756A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】磁電変換素子を極めて容易に短時間で作業性の優れた連続方法で製造することを可能とする。
【解決手段】基板が磁性体の磁電変換素子用ペレットを、リードフレームに接続する工程を備える磁電変換素子の製造方法は、複数の半導体素子を形成したウエハの裏面に樹脂層を設ける工程と、樹脂層を設けたウエハをダイシングして個別の磁電変換素子用ペレットにする工程と、磁電変換素子用ペレットを、樹脂層を介してリードフレームに固着する工程と、磁電変換素子用ペレット上の電極をリードフレームと結線する工程とを具え、該樹脂層が厚み1〜50μmであり、前記樹脂層の樹脂がガラス転移点60〜160℃、接着活性温度170〜350℃、および熱伝導率0.2〜3.5W/m/℃を有している。
【選択図】図1

Description

本発明は、磁電変換素子用ペレットをリードフレームに極めて短時間に容易に固着する磁電変換素子の製造方法に関する。
磁電変換素子は、VTR、フロッピー(登録商標)ディスクやCD−ROMなどのドライブモーター用の回転位置検出センサあるいはポテンショメーター、歯車センサなどとして広く用いられている。そしてその需要の増加に伴い、コストダウンの要求が益々強くなり、生産性向上が至上命題になっている。
磁電変換素子の中、最も多く使用されているホール素子を例にして従来の半導体ペレットとリードフレームの一体化の方法を説明する。
半導体ペレットのリードフレームへの固定には樹脂ペーストが用いられ、ディスペンス方式やスタンピング方式によりリードフレームの所定の位置に塗布された樹脂ペースト上にペレットを搭載し、加熱硬化する。次いで、数分から数時間の硬化後、引き続きの工程でAu線やAl線で半導体ペレットの回路上の電極とリードフレームを連結する。
しかし、この方法では樹脂ペーストをリードフレームのアイランド部分に順次塗布していくので時間がかかり、時間経過とともに粘度変化して塗布量が変化するために接着状態が不安定になることもあり、さらに、樹脂ペーストが硬化する時間が必要なために次工程との連続化が困難であった。
これを解決する手段が、特許文献1乃至7に記載されている。
これらの公報に記載の手段とは、半硬化状態の熱硬化性樹脂層をシリコンウエハの裏面に形成しておき、切断後の半導体ペレットをリードフレームの所定箇所に載置し、熱圧着する方法である。
しかし、これらの方法では、まず硬化剤等の調整により熱硬化性樹脂層を半硬化状態にする必要があり、そのコントロールは極めて難しく、その結果製造工程に適用しようとするとその管理が煩雑になるという問題が生じる。又、予め熱硬化性樹脂を塗布する方法では次のワイヤボンディング工程での接合強度を保証するのが難しい。その理由は、接着強度上どうしても熱硬化性樹脂を厚く塗布しなければならなく、熱硬化性樹脂が厚くなるとワイヤボンディングに超音波を用いた場合に超音波がうまく伝達されないため、接合強度は低下するのが一般的だからである。
さらに、従来では、ガラス転移点が高くないとモールド時にペレットが動いてしまうという心配があるので、ガラス転移点が160℃より高いものを用いていた。そして、ガラス転移点が高くなると、ペレットへのダメージも強くなる、接着活性温度が高くなってリードフレームの温度も高くなり、リードフレーム上のAgメッキの酸化防止のための不活性ガスが必要となる、などの問題が生じていた。
また、磁電変換素子に従来のSi半導体の製造に用いられている手法、すなわち、トランジスタやダイオード等のディスクリート品で用いられる、基板がSiの半導体ペレットに、あらかじめAu−SiやAu−Snなどの金属層を形成し、リードフレームに熱圧着してリードフレームと接着させると同時にSiと金属層を共晶化させるために極めて短時間で接着固定が可能な方法を適用することが考えられる。
しかし、基板がフェライト等の磁性体の磁電変換半導体ペレットでは上述したディスクリート品に用いられる方法を適用しても、酸化物であるフェライトとAu等の金属では共晶反応を起こさないために上記手法の適用は極めて困難である。
特開昭59−930号公報 特開昭59−45351号公報 特開昭59−143335号公報 特開昭59−221369号公報 特開昭60−66440号公報 特開昭62−285429号公報 特開平1−319948号公報
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、磁電変換素子を製造する際に、磁電変換素子用ペレットをリードフレームに固着する工程が、より容易に短時間で行われ、接着強度が強く連続工程として次工程を行うことを可能とするより作業性の優れた磁電変換素子の製造方法を提供することにある。
本発明は、このような目的を達成するためになされたもので、請求項1に記載の発明は、基板が磁性体で、該磁性体上に設けられた絶縁層と、該絶縁層上に設けられた半導体薄膜を有する磁電変換素子用ペレットを、リードフレームに接続する工程を備える磁電変換素子の製造方法であって、複数の半導体素子が一括して形成されたウエハの裏面に熱可塑性樹脂層を設ける工程と、前記熱可塑性樹脂層を設けた前記ウエハをダイシングして個別の磁電変換素子用ペレットにする工程と、前記磁電変換素子用ペレットを、前記熱可塑性樹脂層を介して前記リードフレームに固着するダイボンド工程と、前記磁電変換素子用ペレット上の電極を前記リードフレームと結線するワイヤボンド工程と、を備え、前記熱可塑性樹脂層が厚み1〜50μmであり、前記熱可塑性樹脂層の樹脂がガラス転移点60〜160℃、接着活性温度170〜350℃、および熱伝導率0.2〜3.5W/m/℃を有し、前記ダイボンド工程から前記ワイヤボンド工程までは、連続処理可能な1秒以内の時間で前記熱可塑性樹脂層が硬化され、前記ダイボンド工程後、数分から数時間の硬化処理のない連続処理であり、さらにその後のモールド工程まで連続処理であることを特徴とする。
上記課題を解決するため、本発明者らが鋭意検討を重ねた結果、予め特定の樹脂をウエハの裏面に塗布または貼り付けること、および該樹脂に特定な物性を有するものを用いることにより、工程間の連続化が可能となり、作業性の優れたボンディング法を実現できるという結論に達した。
本発明における基板が磁性体の磁電変換素子用ペレットを、リードフレームに接続する工程を備える磁電変換素子の製造方法は、複数の半導体素子が一括して形成されたウエハの裏面に樹脂層を設ける工程と、前述の樹脂層を設けたウエハをダイシングして個別の磁電変換素子用ペレットにする工程と、前述の磁電変換素子用ペレットを、前記樹脂層を介してリードフレームに固着する工程と、前述の磁電変換素子用ペレット上の電極をリードフレームに結線する工程と、を備えており、ここで用いられる樹脂層は、厚みが1〜50μmであり、該樹脂層の樹脂はガラス転移点が60〜160℃、接着活性化温度が170〜350℃、および熱伝導率が0.2〜3.5W/m/℃である。
また、本発明における樹脂層の樹脂は、熱可塑性樹脂または熱硬化性樹脂であることが好ましい。
本発明によれば、リードフレームと磁電変換素子用ペレットの固着工程において、ペレットへのダメージが低くなる、または該固着が容易に短時間で実施でき、時間をおかずに次工程のワイヤボンディングを行うことができる、および不活性ガスを用いる必要がないなどの作業性が向上する。また、本発明はリードフレームと磁電変換素子用ペレットの接着性も優れた生産性の良好な磁電変換素子を連続工程にて製造することを可能とする。
本発明による製造方法の半導体素子を形成したウエハを製造する工程までを説明した図であり、(a)は樹脂層を設けた、複数の半導体素子が一括して形成されたウエハの上面図、(b)は図(a)のA−A’線における断面図、(c)は、個々の半導体素子の上面図である。 本発明による製造方法のウエハからペレット状態にする工程を説明した図であり、(d)は樹脂層を設けたウエハのダイシングを表す上面図、(e)は磁電変換素子用ペレットの断面図、(f)はリードフレームに磁電変換素子用ペレットを固着した断面図である。 本発明で用いたパルススプレーコート装置の説明図である。 本発明で用いたオフセットロールコート装置の説明図である。 本発明で用いたラミネート法の説明図である。
以下、図面を参照して本発明の実施の形態について説明する。
従来の磁電変換素子を製造する方法では、リードフレームの所定位置にAg入り熱硬化性樹脂をディスペンスして磁電変換素子用ペレットを搭載し、2時間にわたってオーブンで加熱してAg入り熱可塑性樹脂を硬化させ、その後Au線で磁電変換素子用ペレットの電極とリード部を結線し、次いで樹脂モールドして磁電変換素子を得る。
本発明の磁電変換素子の製造方法は、磁電変換素子用ペレットにダイシングする前のウエハの段階で、リードフレームにではなく複数の半導体素子が一括して形成されたウエハの裏側に樹脂層を設けること、および用いる樹脂のガラス転移点が160℃以下であることを特徴としている。
図1および図2に本発明における磁電変換素子の製造方法を示す。
まず、ウエハの裏面に樹脂層を設ける。図1(a)に複数の半導体素子が一括して形成されたウエハ1の裏面に樹脂層2を設けたものの上面図を示し、そのA−A’線に沿った断面図を図1(b)に示し、図1(c)に個々の半導体素子の上面図を示す。
この複数の半導体素子が一括して形成されたウエハ1は、慣用の材料および方法を用いて製造される。例えば、ウエハ1は高透磁率磁性体を基板3として用い、その上に絶縁膜4を介して半導体薄膜5が蒸着などの従来の方法を用いて形成される。この半導体薄膜5に感磁部7と4つの電極部8を含むパターンを形成し、該感磁部7の上に磁気集束用の磁性体チップ6を搭載する。
ここで、高透磁率磁性体の基板3としては、フェライトが好ましく、特に、Mn−Znフェライトは透磁率が高く比較的安価であるので好適なものとして用いられる。また、半導体素子上に磁性体チップ6を新たに搭載することによりさらに大幅な感度アップをはかることができる。
また、本発明で用いる磁気に感ずる半導体薄膜としては、InSbまたはInAsなどが用いられ、このInSb系半導体薄膜は特開平9−148652号公報に記載の方法、つまりアンチモン単独では付着しない温度に設定した結晶性基板上に、インジウムとアンチモンを蒸着する際に、蒸着初期にアンチモンをインジウムより過剰に蒸着し、蒸着終期にインジウムのみあるいはアンチモンに対して過剰にインジウムを蒸着し、そして過剰のインジウムと化合物を形成しうる元素を蒸着することにより形成してもよい。
樹脂層2は、ウエハ1の裏面に熱可塑性樹脂を塗布するか、またはシート状の熱硬化性樹脂を貼付することによって設けられる。具体的には、エポキシ樹脂、ポリイミド樹脂などから選ぶことができる。これらの樹脂の物性は、ガラス転移点が60〜160℃、好ましくは60〜90℃であり、接着活性化温度が170〜400℃、好ましくは250〜270℃、熱伝導率が0.2〜3.5W/m/℃、好ましくは3〜3.5W/m/℃である。
ここで、樹脂層2として熱可塑性樹脂を用いる場合、熱可塑性樹脂をウエハの裏面に塗布し、塗布後溶剤をオーブン等の熱で乾燥させる。また、熱硬化性樹脂を用いる場合、事前に熱硬化性樹脂をシート状にしておき、160℃の熱板上のウエハ裏面にラミネートし、180℃のアニール処理を行うことにより樹脂層を設ける。
設けた樹脂層2の厚さは、1〜50μm、望ましくは4〜7μmである。樹脂層の厚さが1〜50μmの範囲以内であると、電極部とリードフレームの結線部の信頼性が高く、50μmよりも厚くなるとワイヤボンディング時に超音波を用いる際に、超音波がうまく伝達されないために金線と電極が接合されない場合がある。
次いで、図2(d)に示されるように、樹脂層2が設けられたウエハ1をダイシング装置により切断し、ウエハ状態からペレット状態にし、磁電変換素子用ペレット9が得られる。図2(d)のウエハ上の横方向および縦方向の複数の線は、ダイシングする線を表す。図2(e)はこのようにして得られた磁電変換用ペレット9の断面図を示す。
引き続き、得られた磁電変換素子用ペレット9をリードフレーム10のアイランドに固着する。図2(f)はリードフレーム10に熱圧着した磁電変換素子用ペレット9の断面図である。この固着の工程で、樹脂層2として熱可塑性樹脂を用いた場合は、160℃〜300℃の温度でリードフレーム10に熱圧着する。また、樹脂層2として熱硬化性樹脂を用いた場合は、220℃以上の温度でリードフレームに熱圧着する。熱圧着して磁電変換素子用ペレット9をリードフレーム10に完全に固着するのに要する時間は1秒以内である。この固着に要する時間が1秒以内と短いので、連続して次の工程に移すことができる。また、樹脂層2はウエハ1のときにウエハの裏面に一度に設けられるので時間もかからず、ダイシング後の磁電変換素子用ペレット9はいずれも樹脂ペーストが同様に設けられており、接着状態が不安定になることもない。
通常常識では、ガラス転移点が高い、つまり160℃より高い温度でないとモールド時にペレットが動く心配があるので問題とされていたが、本発明者らが多くの実験を行った結果、樹脂層に160℃以下のガラス転移点の樹脂を用いてもモールド時に何の問題もないことがわかった。しかも、ガラス転移点の低い方がペレットへのダメージが少なくなり、極めて有利である。
また、ガラス転移点の高い樹脂を用いた場合、例えばガラス転移点が160℃より高い樹脂を用いた場合は、短時間で固着させるために接着活性化温度は350℃以上になり、運転条件としては、マージンをみてリードフレームの温度は450℃程度になる。この場合、一般的にリードフレーム上のAgメッキの酸化防止のためにN2やH2等の不活性ガスが必要となる。しかし、ガラス転移点が60℃程度の樹脂を用いた場合は、組立時のリードフレームの温度は250℃程度となり不活性ガスを用いなくても十分であり、本発明の範囲以内のガラス転移点を有する樹脂を用いると余計なコストを省くことができる。
次いで、前述の半導体薄膜のパターニングされた4つの電極部8とリードフレームを金の細線によって結線し、エポキシ樹脂で成型する。このとき樹脂層2の厚みが前述したように1〜50μm、望ましくは4〜7μmであるのでワイヤボンディングで超音波を用いたとき、超音波がうまく伝達され結線部の信頼性が高い。
以下に図面を参照して本発明の実施例を説明するが、本発明はこれらの実施例に限定されるものではない。
[実施例1]
マイカを基板として移動度43,000cm2/V/sec(ファン・デル・パウ法で測定)のInSb薄膜を形成した。
このInSb膜は、まずマイカ基板を基板ホルダに設置し、蒸着源用のInおよびSbのボートを有する真空蒸着機内に設置して、真空度7×10-6Torr、基板温度を400℃に設定して、トータル設定時間を17分とし、最終温度を480℃にして蒸着を行うことによって形成した。
次に54mm角のフェライト基板を準備し、上記のようにして得られたInSb薄膜上にポリイミド樹脂を滴下し、フェライトをその上に重ね、重しを置いて200℃で12時間放置した。次に室温に戻しマイカを剥ぎ取った。このInSb薄膜にフォトリソグラフィーによってホール素子パターンを形成した。
こうして完成した複数の半導体素子を形成したウエハの裏面にアルファメタルズ社製の熱可塑性樹脂STAYHOLD908を塗布し乾燥させた。この樹脂のガラス転移点は85℃、接着活性化温度は170℃、および熱伝導率は0.2〜0.3W/m/℃である。塗布は図3に示すノードソン社製のパルススプレーコート装置により実施した。タンク11内のスラリー状の樹脂をポンプ12で回路内に循環させて塗布部13でパルス状のエア圧をかけてウエハ裏面上に塗布した。乾燥後の樹脂の膜厚は平均で5μmであった。
次いで、各半導体素子上に磁気集束チップとしてそれぞれフェライトチップを搭載したウエハをダイシングにより個別のペレットに切断した。引き続き250℃に設定したダイボンダにてリードフレームのアイランドにペレットを熱圧着した。接続時間は1秒以下のため連続して次工程であるワイヤボンド工程作業を実施できた。
熱圧着したペレット上の4つの電極とリードフレームをワイヤボンダにて金線を介して接続した。この際、温度を130℃以下に設定することにより金線と電極間は良好な接続強度を得られた。
次にトランスファーモールドによりエポキシ樹脂で成型した。
[実施例2]
実施例1と同様に製作されたウエハ状の半導体装置にアルファメタルズ社の熱可塑性樹脂STAYSTIK181を塗布した。この樹脂のガラス転移点は85℃、接着活性化温度は170℃、および熱伝導率は3〜3.5W/m/℃である。塗布は図4に示すアイデックコントロールズ社製のオフセットロールコート装置を用いた。インクタンクローラー15に供給された樹脂はブレード14で均一な厚みになり着肉ローラー16、版胴ローラー17、印刷ローラー18と順に転写されウエハ裏面に塗布された。乾燥後の樹脂の膜厚は平均で5μmであった。
以下、実施例1と同様にしてペレット状態にして、250℃にしたリードフレーム上に熱圧着し1秒でペレットをリードフレームに固着し、引き続き良好な状態でダイボンド、ワイヤボンド、モールド各工程を連続的に組み立てた。
[実施例3]
表面にガラス層を形成した3インチφのフェライト基板上に電子移動度20,000cm2/V/secの特性(ファン・デル・パウ法で測定)のInSbの半導体薄膜を、真空度7×10-6Torr、基板温度を400℃に設定して、トータル設定時間を30分とし、最終温度を540℃にして蒸着法で形成し、このInSb薄膜をフォトリソグラフィーの手法でホール素子パターンを形成した。
このウエハの裏面にアルファメタルズ社の熱可塑性樹脂STAYSTIK181を実施例1と同様のパルススプレー法で塗布した。乾燥後の樹脂の膜厚は平均5μmであった。
以下、実施例1と同様にしてペレット化して、250℃にしたリードフレーム上に熱圧着し1秒でペレットをリードフレームに固着し、引き続き良好な状態でダイボンド、ワイヤボンド、モールド各工程を連続的に組み立てた。
[実施例4]
実施例1と同様に製作されたウエハ状の半導体装置に日立化成製の厚み25μmのシート状の熱硬化性樹脂HIATTACH DF−335−7を貼り付けた。この樹脂のガラス転移点は123℃、接着活性化温度は230℃、および熱伝導率は3W/m/℃である。貼り付けは図5のように温度160℃のヒーター20上にウエハ1を置きシート状の樹脂2を温度40〜70℃のロール19でラミネートする方法を用いた。
その後、ヒーター20で180℃にて2分間、オーブンで180℃にて5分間のアニール処理を行った。
以下、実施例1と同様にしてペレット化して、250℃にしたリードフレーム上に熱圧着し1秒でペレットをリードフレームに固着し、引き続き良好な状態でダイボンド、ワイヤボンド、モールド各工程を連続的に組み立てた。
1 複数の半導体素子を形成したウエハ
2 樹脂層
3 基板
4 絶縁膜
5 半導体薄膜
6 磁性体チップ
7 感磁部
8 電極部
9 磁電変換素子用ペレット
10 リードフレーム
11 タンク
12 ポンプ
13 塗布部
14 ブレード
15 インクタンクローラー
16 着肉ローラー
17 版胴ローラー
18 印刷ローラー
19 ロール
20 ヒーター

Claims (1)

  1. 基板が磁性体で、該磁性体上に設けられた絶縁層と、該絶縁層上に設けられた半導体薄膜を有する磁電変換素子用ペレットを、リードフレームに接続する工程を備える磁電変換素子の製造方法であって、
    複数の半導体素子が一括して形成されたウエハの裏面に熱可塑性樹脂層を設ける工程と、
    前記熱可塑性樹脂層を設けた前記ウエハをダイシングして個別の磁電変換素子用ペレットにする工程と、
    前記磁電変換素子用ペレットを、前記熱可塑性樹脂層を介して前記リードフレームに固着するダイボンド工程と、
    前記磁電変換素子用ペレット上の電極を前記リードフレームと結線するワイヤボンド工程と、を備え、
    前記熱可塑性樹脂層が厚み1〜50μmであり、前記熱可塑性樹脂層の樹脂がガラス転移点60〜160℃、接着活性温度170〜350℃、および熱伝導率0.2〜3.5W/m/℃を有し、
    前記ダイボンド工程から前記ワイヤボンド工程までは、連続処理可能な1秒以内の時間で前記熱可塑性樹脂層が硬化され、前記ダイボンド工程後、数分から数時間の硬化処理のない連続処理であり、さらにその後のモールド工程まで連続処理であることを特徴とする磁電変換素子の製造方法。
JP2010158250A 2010-07-12 2010-07-12 磁電変換素子の製造方法 Pending JP2011009756A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010158250A JP2011009756A (ja) 2010-07-12 2010-07-12 磁電変換素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010158250A JP2011009756A (ja) 2010-07-12 2010-07-12 磁電変換素子の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP11123665A Division JP2000315830A (ja) 1999-04-30 1999-04-30 磁電変換素子の製造方法

Publications (1)

Publication Number Publication Date
JP2011009756A true JP2011009756A (ja) 2011-01-13

Family

ID=43565975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010158250A Pending JP2011009756A (ja) 2010-07-12 2010-07-12 磁電変換素子の製造方法

Country Status (1)

Country Link
JP (1) JP2011009756A (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256777A (ja) * 1985-05-10 1986-11-14 Asahi Chem Ind Co Ltd 磁電変換素子およびその製造方法
JPH02111084A (ja) * 1988-10-20 1990-04-24 Asahi Chem Ind Co Ltd 磁電変換素子
JPH08236554A (ja) * 1995-02-28 1996-09-13 Mitsubishi Electric Corp 半導体装置,及び半導体装置の製造方法,並びに半導体装置のダイボンディング方法
JPH08283692A (ja) * 1995-04-17 1996-10-29 Kanegafuchi Chem Ind Co Ltd 電子モジュール
JPH0997806A (ja) * 1995-09-29 1997-04-08 Texas Instr Japan Ltd 半導体装置、その製造方法、及びダイシング用接着部材
JPH1046113A (ja) * 1996-08-07 1998-02-17 Hitachi Chem Co Ltd 低温接着性のフィルム状接着剤、それを用いたリードフレーム及び半導体装置
JPH1051046A (ja) * 1996-08-05 1998-02-20 Asahi Kasei Denshi Kk 小型ホール素子
JPH10112494A (ja) * 1996-08-09 1998-04-28 Lintec Corp 接着シート貼付装置
JPH10130616A (ja) * 1996-10-31 1998-05-19 Sumitomo Bakelite Co Ltd 半導体用接着剤

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256777A (ja) * 1985-05-10 1986-11-14 Asahi Chem Ind Co Ltd 磁電変換素子およびその製造方法
JPH02111084A (ja) * 1988-10-20 1990-04-24 Asahi Chem Ind Co Ltd 磁電変換素子
JPH08236554A (ja) * 1995-02-28 1996-09-13 Mitsubishi Electric Corp 半導体装置,及び半導体装置の製造方法,並びに半導体装置のダイボンディング方法
JPH08283692A (ja) * 1995-04-17 1996-10-29 Kanegafuchi Chem Ind Co Ltd 電子モジュール
JPH0997806A (ja) * 1995-09-29 1997-04-08 Texas Instr Japan Ltd 半導体装置、その製造方法、及びダイシング用接着部材
JPH1051046A (ja) * 1996-08-05 1998-02-20 Asahi Kasei Denshi Kk 小型ホール素子
JPH1046113A (ja) * 1996-08-07 1998-02-17 Hitachi Chem Co Ltd 低温接着性のフィルム状接着剤、それを用いたリードフレーム及び半導体装置
JPH10112494A (ja) * 1996-08-09 1998-04-28 Lintec Corp 接着シート貼付装置
JPH10130616A (ja) * 1996-10-31 1998-05-19 Sumitomo Bakelite Co Ltd 半導体用接着剤

Similar Documents

Publication Publication Date Title
JP4261356B2 (ja) 半導体パッケージを製造する方法
US20080182363A1 (en) Method for forming a microelectronic assembly including encapsulating a die using a sacrificial layer
US20150024535A1 (en) Semiconductor sensor device with footed lid
WO2014091714A1 (ja) 磁気センサ及び磁気センサ装置、磁気センサの製造方法
JP4180206B2 (ja) 半導体装置の製造方法
TW200939428A (en) Multi-chip package structure and method of fabricating the same
US20070080435A1 (en) Semiconductor packaging process and carrier for semiconductor package
US7829379B2 (en) Wafer level stacked die packaging
TW201201288A (en) Chip-sized package and fabrication method thereof
US7829389B2 (en) Roll-on encapsulation method for semiconductor packages
TW582078B (en) Packaging process for improving effective die-bonding area
EP0344259A4 (en) Method and means of fabricating a semiconductor device package
TWI462196B (zh) 使用非導電網版印刷及施配黏著劑之半導體晶粒附著方法
JP4480318B2 (ja) 複合半導体素子及びその製造方法
JP2011009756A (ja) 磁電変換素子の製造方法
JP2000315830A (ja) 磁電変換素子の製造方法
JP2006013462A5 (ja)
US11881434B2 (en) Semiconductor die singulation
KR101568528B1 (ko) 전자소자 봉지재, 그 제조방법 및 봉지방법
TWI425580B (zh) 製造半導體晶片封裝模組之方法
US20180218992A1 (en) Semiconductor Device, Method for Fabricating a Semiconductor Device and Method for Reinforcing a Die in a Semiconductor Device
JP2626033B2 (ja) 半導体装置の製造方法
TWI353642B (en) Method for forming a die attach layer during semic
TWI529819B (zh) 用於半導體封裝之滾裝式囊封方法
JPH01272125A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120706