JPH0410584A - ホール素子及びその製造方法 - Google Patents
ホール素子及びその製造方法Info
- Publication number
- JPH0410584A JPH0410584A JP2112945A JP11294590A JPH0410584A JP H0410584 A JPH0410584 A JP H0410584A JP 2112945 A JP2112945 A JP 2112945A JP 11294590 A JP11294590 A JP 11294590A JP H0410584 A JPH0410584 A JP H0410584A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- hall element
- layer
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 20
- 230000001681 protective effect Effects 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000002093 peripheral effect Effects 0.000 claims abstract description 8
- 239000000696 magnetic material Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 61
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 2
- 229910001634 calcium fluoride Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 230000005355 Hall effect Effects 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910001632 barium fluoride Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910001637 strontium fluoride Inorganic materials 0.000 description 1
- FVRNDBHWWSPNOM-UHFFFAOYSA-L strontium fluoride Chemical compound [F-].[F-].[Sr+2] FVRNDBHWWSPNOM-UHFFFAOYSA-L 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Landscapes
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ホール素子及びその製造方法についての改良
に関するものである。
に関するものである。
（従来の技術）
ブロック状の半導体において、電流の流れている方向に
対して、垂直方向に磁場をかけると、これらの両方向に
対し、垂直な方向に電場が生じ、起電力が現われるとい
う現象は、−膜内にホール効果と呼ばれている。
対して、垂直方向に磁場をかけると、これらの両方向に
対し、垂直な方向に電場が生じ、起電力が現われるとい
う現象は、−膜内にホール効果と呼ばれている。
第５図は、従来のホール素子を示す断面図である。
同図に示すホール素子１において、２は磁性体または非
磁性体からなる基板、３は基板２上に形成されたガラス
等の絶縁層、４は絶縁層３上に形成されたＣａＦ２等の
フッ化物層、５はフッ化物層４上に形成されたＱａＡ、
ｓ等の半導体層、６゜６は半導体層５に接続された２対
のうちの一対の電極、７は半導体層５及びフッ化物層４
を醇化腐蝕等から保護するため、電極部６，６を露出す
るようにしてホール素子１の上面側を連続するよう覆っ
た保護膜である。
磁性体からなる基板、３は基板２上に形成されたガラス
等の絶縁層、４は絶縁層３上に形成されたＣａＦ２等の
フッ化物層、５はフッ化物層４上に形成されたＱａＡ、
ｓ等の半導体層、６゜６は半導体層５に接続された２対
のうちの一対の電極、７は半導体層５及びフッ化物層４
を醇化腐蝕等から保護するため、電極部６，６を露出す
るようにしてホール素子１の上面側を連続するよう覆っ
た保護膜である。
このようなホール素子１を回路基板等で動作させるにあ
たり、周知の接続ワイヤを超音波により電極部６．６上
にて加熱、溶融させることにより配線処理をしていた。
たり、周知の接続ワイヤを超音波により電極部６．６上
にて加熱、溶融させることにより配線処理をしていた。
一方、上記のホール素子１の製造方法は、第６図（Ａ）
〜（Ｆ）に図示しており、基板２上に絶縁層３．フッ化
物層４．半導体層５を順次形成した状態（第６図（Ａ）
）から、半導体層５上に上記した保護膜７の一方となる
保護膜７ａを一部コーティングしく第６図（Ｂ））、保
護ｇ！７ａ上の所定部にエツチング処理を施して半導体
層５を一部露出させ（第６図（Ｃ））、その露出部分に
スパッタリング等の手段で電極６．６を形成した後（第
６図（Ｄ））、再度エツチング処理を施して保護膜７ａ
、半導体層５．フッ化物層４の周端部を除去しく第６図
（Ｅ）） 、残されたフ・ノ化物層４、半導体＠５の側
部を保護膜７のもう一方となる保護膜７ｂで再びコーテ
ィングして（第６図（Ｆ））完成する。
〜（Ｆ）に図示しており、基板２上に絶縁層３．フッ化
物層４．半導体層５を順次形成した状態（第６図（Ａ）
）から、半導体層５上に上記した保護膜７の一方となる
保護膜７ａを一部コーティングしく第６図（Ｂ））、保
護ｇ！７ａ上の所定部にエツチング処理を施して半導体
層５を一部露出させ（第６図（Ｃ））、その露出部分に
スパッタリング等の手段で電極６．６を形成した後（第
６図（Ｄ））、再度エツチング処理を施して保護膜７ａ
、半導体層５．フッ化物層４の周端部を除去しく第６図
（Ｅ）） 、残されたフ・ノ化物層４、半導体＠５の側
部を保護膜７のもう一方となる保護膜７ｂで再びコーテ
ィングして（第６図（Ｆ））完成する。
（発明が解決しようとする：１１題）
しかしながら、従来のホール素子１では、図示するよう
に、電極６．６に直下に半導体層５が位置するため、電
極６．６に配線処理を行うときに発生する熱により、半
導体層５にダメージ（例えば、クラック等）を与えてし
まい、ホール素子１の性能に悪影響を及ぼす虞れがある
という問題点がある。
に、電極６．６に直下に半導体層５が位置するため、電
極６．６に配線処理を行うときに発生する熱により、半
導体層５にダメージ（例えば、クラック等）を与えてし
まい、ホール素子１の性能に悪影響を及ぼす虞れがある
という問題点がある。
また、従来のホール素子１の製造方法においては、第６
図（Ｂ）（Ｆ）にて示したように、保護膜７の形成工程
が２度行われるため、製造工程が多くなるという問題点
があった。
図（Ｂ）（Ｆ）にて示したように、保護膜７の形成工程
が２度行われるため、製造工程が多くなるという問題点
があった。
（課題を解決するための手段）
本発明は上述した課題を解消するためになされたもので
あり、 磁性体または３Ｆ−磁性体からなる基板上に、少なくと
もフッ化物層及び半導体層を順次形成し、前記フッ化物
層及び半導体層を保護膜にて被覆すると共に、一端部を
前記半導体層に接続した電極を備えたホール素子におい
て、 前記電極の他端部を、前記半導体層から離間して前記基
板の端部側に延長してなることを特徴とするホール素子
、及び、 磁性体または非磁性体の基板上に、少なくともフッ化物
層及び半導体層を順次形成する工程と、少なくとも前記
フッ化物層及び前記半導体層の周端部を除去する工程と
、 残された前記半導体層を保１１１９にて被覆囲撓する工
程と、 前記保護膜の一部を除去し、前記半導体層の一部を露出
する工程と、 電極の一端部を前記半導体層の露出部に接続する一方、
電極の他端部を前記基板側に延出形成する工程とからな
ることを特徴とするホール素子の製造方法を提供するも
のである。
あり、 磁性体または３Ｆ−磁性体からなる基板上に、少なくと
もフッ化物層及び半導体層を順次形成し、前記フッ化物
層及び半導体層を保護膜にて被覆すると共に、一端部を
前記半導体層に接続した電極を備えたホール素子におい
て、 前記電極の他端部を、前記半導体層から離間して前記基
板の端部側に延長してなることを特徴とするホール素子
、及び、 磁性体または非磁性体の基板上に、少なくともフッ化物
層及び半導体層を順次形成する工程と、少なくとも前記
フッ化物層及び前記半導体層の周端部を除去する工程と
、 残された前記半導体層を保１１１９にて被覆囲撓する工
程と、 前記保護膜の一部を除去し、前記半導体層の一部を露出
する工程と、 電極の一端部を前記半導体層の露出部に接続する一方、
電極の他端部を前記基板側に延出形成する工程とからな
ることを特徴とするホール素子の製造方法を提供するも
のである。
（実施例）
本発明を図面と共に説明する。第１図は本発明のホール
素子を示す断面図、第２図（Ａ）〜（Ｅ）は同ホール素
子の製造方法を示す説明図、第３図はホール素子の他の
実施例を示す断面図、第４図（△）（Ｂ）は夫々ホール
素子上に別の磁性体を取り付けた状態を示す図である。
素子を示す断面図、第２図（Ａ）〜（Ｅ）は同ホール素
子の製造方法を示す説明図、第３図はホール素子の他の
実施例を示す断面図、第４図（△）（Ｂ）は夫々ホール
素子上に別の磁性体を取り付けた状態を示す図である。
なお、従来例と同一な構成部には同一の符号を付し、そ
の説明を省略する。
の説明を省略する。
第１図において、８はホール素子である。このホール素
子８における従来例との相違点は電極の形状である。
子８における従来例との相違点は電極の形状である。
すなわち、電極９．９の形状は夫々略Ｓ字形とされてお
り、その一端部９ａ、９ａが半導体層５に接続される一
方、そこからの延出端は保ｆｉｇ！７上に沿って基板２
側の端部側に折曲され、半導体層５及びフッ化物層４が
除去された周端部における保護膜７の外周部７＋、７＋
上まで他端部９ｂ。
り、その一端部９ａ、９ａが半導体層５に接続される一
方、そこからの延出端は保ｆｉｇ！７上に沿って基板２
側の端部側に折曲され、半導体層５及びフッ化物層４が
除去された周端部における保護膜７の外周部７＋、７＋
上まで他端部９ｂ。
９ｂが延びている。なお、半導体層５上における電極９
．９の直交する方向にも図示しない電極が向き合いなが
ら位置するのは言うまでもない。
．９の直交する方向にも図示しない電極が向き合いなが
ら位置するのは言うまでもない。
このような電極９．９を形成した場合、夫々の他端部９
ｂ、９ｂは半導体層５から離間されているため、この他
端部９ｂ、９ｂにて配線処理を行うと、半導体層５が熱
の影響を受けることが非常に少ない。よって、配線処理
において半導体層５にクラック等のダメージが発生する
ことを未然に防ぐことができる。
ｂ、９ｂは半導体層５から離間されているため、この他
端部９ｂ、９ｂにて配線処理を行うと、半導体層５が熱
の影響を受けることが非常に少ない。よって、配線処理
において半導体層５にクラック等のダメージが発生する
ことを未然に防ぐことができる。
次に、本発明のホール素子の製造方法を第２図（Ａ）〜
（Ｅ）を参照して説明する。
（Ｅ）を参照して説明する。
（工程Ａ）
第２図（Ａ）に示すように、＃ ５０００程度の研磨剤
により十分研磨されたＮ １−Ｚｎフェライト等の磁性
体（或いは他の非磁性体でも良い）からなる基板２を用
意する。この基板２上に、例えば、Ｓｉｎ、ＳｉＯ２、
ＳｉＮ等の絶縁層３を４０００人〜１００００人形成す
る。また、絶縁層３上にＣａＦ２、ＢａＦ２、ＳｒＦ２
等のフッ化物層４を１０００人〜１００００人形成する
。更に、フッ化物層４上に、ＩｎＳｂ、ＩｎＡｓ等の半
導体層５を形成する。これらの形成方法として、蒸着ま
たはＭＢＥ法等の真空ｉｉ９膜成形技術の方法が用いら
れる。
により十分研磨されたＮ １−Ｚｎフェライト等の磁性
体（或いは他の非磁性体でも良い）からなる基板２を用
意する。この基板２上に、例えば、Ｓｉｎ、ＳｉＯ２、
ＳｉＮ等の絶縁層３を４０００人〜１００００人形成す
る。また、絶縁層３上にＣａＦ２、ＢａＦ２、ＳｒＦ２
等のフッ化物層４を１０００人〜１００００人形成する
。更に、フッ化物層４上に、ＩｎＳｂ、ＩｎＡｓ等の半
導体層５を形成する。これらの形成方法として、蒸着ま
たはＭＢＥ法等の真空ｉｉ９膜成形技術の方法が用いら
れる。
なお、第２図（Δ）は従来例で示した第６図（△）に対
応している。
応している。
（工程Ｂ）
この後、半導体層５上にて所定のパターンニングをし、
周知のエツチング処理（ドライエツチング等〉をする。
周知のエツチング処理（ドライエツチング等〉をする。
これにより、第２図（Ｂ）に示すように、半導体層５及
びフッ化物層４の周端部が除去され、絶縁＠３の一部が
露出される。
びフッ化物層４の周端部が除去され、絶縁＠３の一部が
露出される。
（工程Ｃ）
次に、第２図（Ｃ）に示すように、半導体層５、フッ化
物層４、露出した絶縁層３を保護膜７で被覆囲撓する。
物層４、露出した絶縁層３を保護膜７で被覆囲撓する。
（工程Ｄ）
半導体層５上における保３１１７に一部エッチング処理
を施し、電極形成用の孔部を形成し、第２図（Ｄ）に示
すように半導体層５の一部を表面に露出させる。
を施し、電極形成用の孔部を形成し、第２図（Ｄ）に示
すように半導体層５の一部を表面に露出させる。
（■程Ｅ）
そして、周知のリフトオフ法やメツキ法等により、保護
ＷＡｌ上に、一端部が大々半導体層５に接触されるよう
なＡｕ／Ｃｒ、Ａｕ／Ｎ ｉ／Ｃｕ等の電極９．９を形
成する。
ＷＡｌ上に、一端部が大々半導体層５に接触されるよう
なＡｕ／Ｃｒ、Ａｕ／Ｎ ｉ／Ｃｕ等の電極９．９を形
成する。
以上の（１程Ａ）〜（工程Ｅ）において、保護膜７の形
成工程について着目すると、本実施例においては（工程
Ｃ）の−度限りであり、これは従来例と比較して減少（
２度から１度）したことが容易に理解できる。
成工程について着目すると、本実施例においては（工程
Ｃ）の−度限りであり、これは従来例と比較して減少（
２度から１度）したことが容易に理解できる。
なお、上記した（工程Ｃ）において、絶縁層３の周端部
をも除去し、第３図に図示するようなホール素子８を形
成しても良いことは言うまでもない。
をも除去し、第３図に図示するようなホール素子８を形
成しても良いことは言うまでもない。
また、第４図（Ａ）（Ｂ）に夫々示すように、半導体層
５上における電極９．９間に接着剤１０を注入して別の
磁性体１１を取り付け、集磁効果を高めるといった工夫
をしても良いことは言うまでもない。
５上における電極９．９間に接着剤１０を注入して別の
磁性体１１を取り付け、集磁効果を高めるといった工夫
をしても良いことは言うまでもない。
（発明の効果）
以上詳述したように、本発明においては以下に示す効果
を得ることができる。
を得ることができる。
本発明のホール素子においては、上述したように、一端
部を半導体層に接続した電極の他端部を半導体層から離
間させたため、この他端部にて配線処理を行うことによ
り、配線処理の際に発生する熱の影響で半導体層にクラ
ック等か発生することがなくなる。この結果、高信頼性
のホール素子を提供することができる。
部を半導体層に接続した電極の他端部を半導体層から離
間させたため、この他端部にて配線処理を行うことによ
り、配線処理の際に発生する熱の影響で半導体層にクラ
ック等か発生することがなくなる。この結果、高信頼性
のホール素子を提供することができる。
また、本発明のホール素子の製造方法においては、保護
膜の形成工程が一度だけで済むため、従来例と比較して
ホール素子の製造工程が減少し、製造コストを小さくす
ることができるという多大な効果がある。
膜の形成工程が一度だけで済むため、従来例と比較して
ホール素子の製造工程が減少し、製造コストを小さくす
ることができるという多大な効果がある。
第１図は本発明のホール素子を示す断面図、第２図（Ａ
）〜（Ｅ）は同ホール素子の製造方法を示す説明図、第
３図はホール素子の他の実施例を示す断面図、第４図（
Ａ）（Ｂ）は夫々ホール素子上に別の磁性体を取り付け
た状態を示す図、第５図は従来のホール素子を示す図、
第６図（Ａ）へ−（Ｆ）は従来のホール素子の製造方法
を示す図である。 ８・・・ホール素子、２・・・基板、３・・・電極、４
・・・フッ化物層、５・・・半導体層、７・・・保５膜
、９．９・・・電極、９ａ、９ａ・・・一端部、９ｂ、
９ｂ・・・他端部。 特 訂 出願人 日本ビクター株式会社代表者 垣本
邦人 塚３ 図
）〜（Ｅ）は同ホール素子の製造方法を示す説明図、第
３図はホール素子の他の実施例を示す断面図、第４図（
Ａ）（Ｂ）は夫々ホール素子上に別の磁性体を取り付け
た状態を示す図、第５図は従来のホール素子を示す図、
第６図（Ａ）へ−（Ｆ）は従来のホール素子の製造方法
を示す図である。 ８・・・ホール素子、２・・・基板、３・・・電極、４
・・・フッ化物層、５・・・半導体層、７・・・保５膜
、９．９・・・電極、９ａ、９ａ・・・一端部、９ｂ、
９ｂ・・・他端部。 特 訂 出願人 日本ビクター株式会社代表者 垣本
邦人 塚３ 図
Claims (2)
- （１）磁性体または非磁性体からなる基板上に、少なく
ともフッ化物層及び半導体層を順次形成し、前記フッ化
物層及び半導体層を保護膜にて被覆すると共に、一端部
を前記半導体層に接続した電極を備えたホール素子にお
いて、 前記電極の他端部を、前記半導体層から離間して前記基
板の端部側に延長してなることを特徴とするホール素子
。 - （２）磁性体または非磁性体の基板上に、少なくともフ
ッ化物層及び半導体層を順次形成する工程と、少なくと
も前記フッ化物層及び前記半導体層の周端部を除去する
工程と、 残された前記半導体層を保護膜にて被覆囲撓する工程と
、 前記保護膜の一部を除去し、前記半導体層の一部を露出
する工程と、 電極の一端部を前記半導体層の露出部に接続する一方、
電極の他端部を前記基板側に延出形成する工程とからな
ることを特徴とするホール素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2112945A JPH0410584A (ja) | 1990-04-27 | 1990-04-27 | ホール素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2112945A JPH0410584A (ja) | 1990-04-27 | 1990-04-27 | ホール素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0410584A true JPH0410584A (ja) | 1992-01-14 |
Family
ID=14599448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2112945A Pending JPH0410584A (ja) | 1990-04-27 | 1990-04-27 | ホール素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0410584A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102607007A (zh) * | 2012-03-21 | 2012-07-25 | 广东电网公司电力科学研究院 | 燃煤机组一次风机系统的控制方法和装置 |
-
1990
- 1990-04-27 JP JP2112945A patent/JPH0410584A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102607007A (zh) * | 2012-03-21 | 2012-07-25 | 广东电网公司电力科学研究院 | 燃煤机组一次风机系统的控制方法和装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3925133B2 (ja) | 弾性表面波装置の製造方法及び弾性表面波装置 | |
| JP2000183094A (ja) | 半導体装置およびその製造方法 | |
| JPH0410584A (ja) | ホール素子及びその製造方法 | |
| US6416934B1 (en) | Manufacturing method of a surface acoustic wave device | |
| JP3702656B2 (ja) | 圧電素子およびその製造方法 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JP3608471B2 (ja) | 超音波探触子とその製造方法 | |
| JP2002261571A (ja) | 弾性表面波装置及びその製造方法 | |
| JP2000013165A (ja) | 弾性表面波装置およびその製造方法 | |
| JPH0998043A (ja) | 弾性表面波デバイスおよびその製造方法 | |
| EP1710909A1 (en) | Method of manufacturing surface acoustic wave device which prevents sticking of foreign matters | |
| JPH098595A (ja) | 弾性表面波装置及びその製造方法 | |
| JPH04209507A (ja) | 高周波コイル | |
| JPH0546708B2 (ja) | ||
| JP2806448B2 (ja) | 薄膜磁気ヘッド | |
| JPH03129787A (ja) | ホール素子とその製造方法 | |
| JPS59104523A (ja) | 赤外線検知素子の製造方法 | |
| JPS6021578A (ja) | 圧電バイモルフ | |
| JPH0445245Y2 (ja) | ||
| JPS582822A (ja) | 液晶表示素子の製造方法 | |
| JPS6187863A (ja) | スパツタコ−テイング法 | |
| JP2589856B2 (ja) | 薄膜磁気ヘッド | |
| JPH1168191A (ja) | 半導体磁気抵抗素子 | |
| JP4799916B2 (ja) | チップ抵抗器 | |
| JPH02278910A (ja) | 弾性表面波素子用接続端子の製造方法 |