JP2010050591A - リング発振器 - Google Patents
リング発振器 Download PDFInfo
- Publication number
- JP2010050591A JP2010050591A JP2008211330A JP2008211330A JP2010050591A JP 2010050591 A JP2010050591 A JP 2010050591A JP 2008211330 A JP2008211330 A JP 2008211330A JP 2008211330 A JP2008211330 A JP 2008211330A JP 2010050591 A JP2010050591 A JP 2010050591A
- Authority
- JP
- Japan
- Prior art keywords
- inverters
- circuit
- main loop
- ring oscillator
- excitation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
従来のリング発振器に比べて、より高い発振周波数を実現するリング発振器を提供する。
【解決手段】
本リング発振器には、4つのインバータ20−1、20−2、20−3、20−4から構成されるメインループ回路に、5つのインバータを組み合わせて形成する2つの3段の励起回路([20−1、20−5、20−6、20−7、20−8]、[20−2、20−9、20−10、20−11、20−12]、[20−3、20−13、20−14、20−15、20−16]、[20−4、20−17、20−18、20−19、20−20])が4組設けられている。この4組の励起回路によって形成される偶数段のループ回路の数は、メインループ回路の個数以下になっている。すなわち、本リング発振器は、従来のリング発振器に比べて偶数段のループ回路の数が少ないため、高い周波数での発振ができる。
【選択図】 図2
Description
このようなデータの通信には、クロックとデータを重畳された入力信号からクロックを抽出するクロックリカバリ回路が用いられている。クロックリカバリ回路の多くは、リング発振器を用いて構成されている。
従来のリング発振器によるクオドラチャ発振器の一例として、偶数段と奇数段のリング発振器を組み合わせた発振回路が知られている(特許文献1参照)。
特許文献1に記載された発振回路は、外周を偶数段のリング発振器で取り囲み、内側に奇数段のリング発振器で構成されたループ回路が4個埋め込まれて構成されている。
すなわち、特許文献1に記載された発振器は、所望の偶数段のリング発振器のほかにそれより段数の少ない発振を抑制する偶数段のリング発振器が複数存在するため、発振周波数の低下が生じる問題がある。
本発明は、この偶数段のリング発振器による発振周波数の低下を回避して、より高い周波数での発振を可能としたリング発振器の提供を行うことを目的とする。
また、本リング発振器のメインループ回路を構成するインバータの段数は、偶数段であればよいが、1例として4段のメインループ回路を採用して説明する。
本リング発振器は、4段のインバータからなる太線で示されたメインループ回路と、メインループ回路の外周に設けられ、3段のインバータから成るループ回路によって構成された8つの励起回路とを有して構成されている。
なお、各インバータには、MOSトランジスタを組み合わせてできる周知の差動増幅回路、PMOSトランジスタとNMOSトランジスタを組み合わせできる周知のCMOSインバータゲート回路、あるいはCMOSインバータゲート回路を電圧駆動ではなく電流駆動とする周知の回路等を用いることができる。
メインループ回路は、4つのインバータ10−1、10−2、10−3、10−4から構成されている。
すなわち、本リング発振器は、第1の励起回路および第2の励起回路がメインループ回路の外周に交互に並設されて、メインループ回路が合計8つの励起回路で囲まれている。
したがって上述の構成によれば、各々の3段の励起回路によって発振されるが、これら励起回路によって形成される偶数段のループ回路の数がメインループ回路の個数以下であるため、発振が抑圧されることがなく、高い周波数を維持することが可能となる。
図2は、本実施例のリング発振器を示した回路図である。
本実施例のリング発振器は、実施例1に示したリング発振器の励起回路の構成のみ異なる。
このような構成においても、励起回路によって形成される偶数段のループ回路の数がメインループ回路の個数以下であるため、発振の抑圧を回避することができる。
図3は、実施例2のリング発振器における出力波形を示したグラフである。
図5に示した従来のクオドラチャ発振器の発振周波数は、320.9[MHz]であるのに対し、実施例2のリング発振器は、505.6[MHz]である。すなわち、本リング発振器の発振周波数は、57.6%向上していることが分かる。また、実施例1に示したリング発振器においても同等の発振周波数を得ることができた。
特に、実施例2におけるリング発振器は、実施例1のリング発振器に比べてインバータを使用する数が少なく、消費電力を減少させることができるためコストパフォーマンスに優れている。
グラフの実線は、実施例2のリング発振器、点線は、実施例1のリング発振器、破線は、従来の発振器を示している。
また、実施例1および本実施例に記載したリング発振器は、従来のリング発振器に比べて周波数の増加率が大きく、さらに発振の立ち上がりが早い。
Claims (3)
- 偶数段のインバータを縦続接続して構成されたメインループ回路と、奇数段のインバータを縦続接続して構成されたループ回路から成る励起回路と、を備えたリング発振器であって、
前記励起回路は前記メインループ回路の周囲に複数接続して設けられ、且つ、前記複数の励起回路によって形成される偶数段のインバータのループ回路の数は、前記メインループ回路の個数以下であることを特徴とするリング発振器。 - 4段のインバータを縦続接続して構成されるメインループ回路の周囲に3段のインバータを縦続接続して構成された8つの励起回路を設け、
前記8つの励起回路は、前記メインループ回路を構成するインバータの1つと前記メインループ回路を構成するインバータ以外の2つのインバータとによって構成される第1の励起回路と、前記メインループ回路を構成する隣り合うインバータ間に接続され、前記メインループ回路を構成するインバータ以外の3つのインバータによって構成される第2の励起回路と、を交互に接続して構成されることを特徴とする請求項1に記載のリング発振器。 - 4段のインバータを縦続接続して構成されるメインループ回路の周囲に3段のインバータを縦続接続して構成された8つの励起回路を設け、
前記8つの励起回路は、5つのインバータを用いて1つのインバータを共用する並設された2つの励起回路を4組設けて構成され、前記並設された2つの励起回路の一方は前記メインループ回路を構成するインバータの1つと前記メインループ回路を構成するインバータ以外の2つのインバータとによって構成され、他方は前記メインループ回路を構成するインバータ以外の3つのインバータによって構成されることを特徴とする請求項1に記載のリング発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008211330A JP5126679B2 (ja) | 2008-08-20 | 2008-08-20 | リング発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008211330A JP5126679B2 (ja) | 2008-08-20 | 2008-08-20 | リング発振器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010050591A true JP2010050591A (ja) | 2010-03-04 |
JP5126679B2 JP5126679B2 (ja) | 2013-01-23 |
Family
ID=42067345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008211330A Expired - Fee Related JP5126679B2 (ja) | 2008-08-20 | 2008-08-20 | リング発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5126679B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5275508B1 (ja) * | 2012-12-21 | 2013-08-28 | 彰 滝沢 | 発振方法及び発振回路 |
US9219217B2 (en) | 2012-02-28 | 2015-12-22 | Daishinku Corporation | Surface mount type piezoelectric oscillator |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174762A (ja) * | 1997-08-28 | 1999-03-16 | Hitachi Ltd | 半導体集積回路装置 |
JP2001036387A (ja) * | 1999-07-21 | 2001-02-09 | Sony Corp | 発振装置、それを用いた位相同期回路および時間量子化器 |
JP2007274431A (ja) * | 2006-03-31 | 2007-10-18 | Sony Corp | 発振回路 |
-
2008
- 2008-08-20 JP JP2008211330A patent/JP5126679B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174762A (ja) * | 1997-08-28 | 1999-03-16 | Hitachi Ltd | 半導体集積回路装置 |
JP2001036387A (ja) * | 1999-07-21 | 2001-02-09 | Sony Corp | 発振装置、それを用いた位相同期回路および時間量子化器 |
JP2007274431A (ja) * | 2006-03-31 | 2007-10-18 | Sony Corp | 発振回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9219217B2 (en) | 2012-02-28 | 2015-12-22 | Daishinku Corporation | Surface mount type piezoelectric oscillator |
JP5275508B1 (ja) * | 2012-12-21 | 2013-08-28 | 彰 滝沢 | 発振方法及び発振回路 |
KR101396659B1 (ko) | 2012-12-21 | 2014-05-23 | 아키라 다키자와 | 발진 방법 및 발진 회로 |
US8957736B2 (en) | 2012-12-21 | 2015-02-17 | Akira Takizawa | Oscillation method and oscillation circuit |
Also Published As
Publication number | Publication date |
---|---|
JP5126679B2 (ja) | 2013-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7852161B2 (en) | Complementary ring oscillator with capacitive coupling | |
US20100039146A1 (en) | High-Speed Multiplexer and Semiconductor Device Including the Same | |
JP2007274431A (ja) | 発振回路 | |
US8487802B2 (en) | Comparator and analog-to-digital converter | |
US5223833A (en) | Serial-parallel converting circuit | |
JP2008205580A (ja) | 発振回路 | |
CN105845183B (zh) | 移位寄存器电路、阵列基板和显示装置 | |
US8963646B1 (en) | Delay line ring oscillation apparatus | |
WO2022001481A1 (zh) | 二选一数据选择器、全加器和行波进位加法器 | |
US10707844B2 (en) | Ring voltage-controlled oscillator and phase-locked loop | |
KR101262424B1 (ko) | 클록 신호를 분주시키는 방법 및 장치 | |
US9906226B2 (en) | Multi-modulus frequency divider and electronic apparatus including the same | |
JPH11214961A (ja) | ラッチ回路およびフリップフロップ回路 | |
JP5126679B2 (ja) | リング発振器 | |
JP2007124343A (ja) | データ保持回路 | |
KR20010087131A (ko) | 레벨 컨버터 회로 | |
US7741875B2 (en) | Low amplitude differential output circuit and serial transmission interface using the same | |
US5561423A (en) | Serial to parallel conversion circuit | |
US7586329B2 (en) | Capacitively-coupled level restore circuits for low voltage swing logic circuits | |
US8570091B2 (en) | Level shifter | |
US20190181843A1 (en) | Divider - low power latch | |
US20040239370A1 (en) | Symmetric differential logic circuits | |
CN110995253A (zh) | 一种延时单元电路及环形压控振荡器 | |
TWI842211B (zh) | 多通道發射器 | |
JP2009194560A (ja) | 分周回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121017 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |