JP4086836B2 - 半導体チップ検査支援装置 - Google Patents

Description

本発明は、半導体チップの検査を支援する半導体チップ検査支援装置に関する。

半導体の製造工程において、半導体ウェハ上に回路を構成するために、回路素子を表す複数の半導体チップ（以下、チップ）を半導体ウェハ上に形成する。複数のチップは、その電気的特性を調べるために、プローブカードと測定器により検査（測定）される。検査の結果、良品のチップは出荷される。

チップの検査を行う際、検査時間を短縮するために、多数個同時測定が行われる。多数個同時測定を行う場合、測定ピンをチップ間で共有するペア測定を行うことで、より多くの同時測定数を増やすことが可能となる。しかしながら、通常、チップの形状は四角形であり、半導体ウェハの形状は円形であるため、半導体ウェハ上には、複数の正常チップと非正常チップとが形成される。正常チップとは、半導体ウェハ上に回路を構成するチップである。非正常チップとは、半導体ウェハ上に回路を構成できないチップであり、例えば、半導体ウェハの端部付近に形成される。この非正常チップは、後に切り離して１つのデバイスとして使われる。

ペア測定を行うときに、正常チップと非正常チップとにプローブカード（探針）をセットし、測定器から電圧を加えてしまう場合がある。このような場合、電流漏れ（リーク）を起こす。このリークにより測定ピンに対しリーク不良や電圧低下等の現象を与え、その結果として正常チップを動作不良としてしまう。そこで、従来では、
（方法１） 多数個同時測定による測定時間短縮を優先し、数個の正常チップ不良は諦めていた。
（方法２） 組み合わせを人手（人件費含む）と時間をかけて考えていた。
（方法３） 多数個測定を諦めて正常チップの不良発生をなくしていた。
（方法４） 多数個測定のために、人手（人件費含む）をかけて非正常チップを対策する（Ｐａｄと内部の接続をカット）。
等が行われていた。

ここで、チップ検査に関連する従来の技術について紹介する。

特開平４−１３３４４３号公報には、半導体装置の製造方法が開示されている。この製造方法は、ウェハのプロービング試験において複数のチップを同時に試験する場合の方法に関し、そのプロービング試験を簡便に行ない得るようにするため、プローブカードの探針がウェハ上のチップ以外の箇所を選択することのないようにさせる。

また、特開平６−１６８９９１号公報には、マルチプロービング半導体検査方法が開示されている。このマルチプロービング半導体検査方法は、半導体チップの検査を行う時に、高い検査効率で、ウェハ移動装置の移動範囲の増加も招かないようにする。

また、特開平９−２７０４４６号公報には、半導体検査装置が開示されている。この半導体検査装置は、複数個の製品チップと１個のＴＥＧチップとが同一のショットで形成された半導体装置を検査可能である。

また、特開２００４−５５９１０号公報には、プローブ装置が開示されている。このプローブ装置は、プローブカードのレイアウトや識別番号の並びが変わっても、対応が容易である。

また、特開２０００−４０７２０号公報には、ＩＣテストシステムが開示されている。このＩＣテストシステムは、今後決められるロケーション・データであっても解読可能であり、またＩＣ試験装置に各ロケーション・データ毎に変換表を用意しなくてもプローブの配置を解読することが可能な新規なロケーション・データを用いて動作する。

また、特開平１０−１６０７９８号公報には、ＩＣの試験方法が開示されている。この試験方法は、複数ＩＣの同時測定に際して同時には１個の測定条件しか与えられない場合にも測定時間を短縮して効率的な試験を行う。

また、特許第３１０７７９８号公報には、半導体デバイスの検査装置が開示されている。この検査装置は、プローブカードの使用履歴データを簡単に管理できて、しかも、そのための費用が安価である。

また、特開平７−１６９８００号公報には、プローブカードの定期検査時期判定方法が開示されている。この定期検査時期判定方法は、半導体製造において使用されるプローブカードの定期検査時期を、プローブカードの定期検査後の経過時間と使用回数により自動的に判断し、作業者へ通知する。

また、特開２００１−２３０１８１号公報には、ショットマップ作成方法が開示されている。このショットマップ作成方法は、スループットをより向上することができる。

特開平４−１３３４４３号公報 特開平６−１６８９９１号公報 特開平９−２７０４４６号公報 特開２００４−５５９１０号公報 特開２０００−４０７２０号公報 特開平１０−１６０７９８号公報 特許第３１０７７９８号公報 特開平７−１６９８００号公報 特開２００１−２３０１８１号公報

本発明の課題は、ペア測定を行う際、正常チップを動作不良とすることなく検査することができる半導体チップ検査支援装置を提供することにある。

以下に、［発明を実施するための最良の形態］で使用する番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の半導体チップ検査支援装置は、半導体チップの検査を支援する装置であり、データ処理装置（２）と、出力装置（４）とを具備している。
前記データ処理装置（２）は、コンピュータであり、半導体ウェハ（１１）上に存在する複数の正常チップと非正常チップとを表すイメージデータ（１０）を入力する。
前記データ処理装置（２）は、コンピュータプログラム（８）である作成部（６）、検索処理部（７）と、前記コンピュータプログラム（８）を実行する実行部（５）とを具備している。
前記作成部（６）は、前記イメージデータ（１０）に基づいて、前記複数の正常チップの各々に対して前記非正常チップとの接続を禁止するための接続可否データ（１６）を生成する（Ｓ１〜Ｓ３）。
前記検索処理部（７）は、前記イメージデータ（１０）と前記接続可否データ（１６）とに基づいて、前記複数の正常チップの各々に対してペア測定を行なうべきチップを検索し、検索結果（２０）を前記出力装置（４）に出力する（Ｓ４〜Ｓ１３）。

ペア測定を行うときに、正常チップと非正常チップとにプローブカード（探針）をセットし、測定器から電圧を加えてしまう場合がある。このような場合、電流漏れ（リーク）を起こし、正常チップを動作不良としてしまう。
そこで、本発明の半導体チップ検査支援装置によれば、データ処理装置（２）が接続可否データ（１６）を生成することにより、ペア測定の組み合わせとして、複数の正常チップの各々に対して非正常チップとの接続を禁止する。データ処理装置（２）がイメージデータ（１０）と接続可否データ（１６）とに基づいて検索結果（２０）を出力装置（４）に出力することにより、検査時に検索結果（２０）を参照しながら複数の正常チップの各々に対してペア測定を行なうことができる。このように、本発明の半導体チップ検査支援装置によれば、ペア測定を行う際、正常チップを動作不良とすることなく検査することができる。

前記イメージデータ（１０）は、プローブカードの測定エリアに対応する複数のエリアイメージデータ（１０−１〜１０−１２）を含んでいる。
前記複数のエリアイメージデータ（１０−１〜１０−１２）の各々は、規則的に配列された複数のブロックを含んでいる。
前記複数のブロックの各々は、前記半導体ウェハ（１１）上に存在するチップを表している。
前記作成部（６）は、第１作成部（２０１）を具備している。前記第１作成部（２０１）は、前記複数のエリアイメージデータ（１０−１〜１０−１２）に対して、それぞれ、前記複数のブロックのうち、前記正常チップを表すブロックと前記非正常チップを表すブロックとが隣接するブロックを調べ、複数のエリア接続状態データ（１４−１〜１４−１２）を生成する（Ｓ１）。
ここで、前記複数のエリア接続状態データ（１４−１〜１４−１２）の各々は、前記複数のブロックに対応する複数の接続状態ブロックを含んでいる。
前記複数の接続状態ブロックの各々は、複数の接続状態サブブロック（「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」）（「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」、「ＵＬ」、「ＵＲ」、「ＤＬ」、「ＤＲ」）を有している。
前記複数の接続状態ブロックの各々の前記複数の接続状態サブブロック（「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」）（「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」、「ＵＬ」、「ＵＲ」、「ＤＬ」、「ＤＲ」）のうち、前記プローブカードの測定エリアの端部に対応する接続状態サブブロックと、前記非正常チップを表すブロックに対応する接続状態ブロックに隣接する接続状態サブブロックは、数字０を示している。
前記複数の接続状態ブロックの各々の前記複数の接続可否サブブロック（「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」）（「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」、「ＵＬ」、「ＵＲ」、「ＤＬ」、「ＤＲ」）のうち、前記非正常チップを表すブロックに対応する接続状態ブロックに隣接しない接続状態サブブロックは、数字１を示している。
前記作成部（６）は、更に、第２作成部（２０２）を具備している。前記第２作成部（２０２）は、前記複数のエリア接続可否データ（１４−１〜１４−１２）の各々の同じ位置に配列された前記接続状態ブロックの接続状態サブブロック（「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」）（「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」、「ＵＬ」、「ＵＲ」、「ＤＬ」、「ＤＲ」）が示す数字に対して論理積を施した、論理接続可否データ（１６’）を生成する（Ｓ２）。
前記論理接続可否データ（１６’）は、前記複数の接続状態ブロックに対応する複数の論理接続可否ブロックを含んでいる。
前記複数の論理接続可否ブロックの各々は、前記論理積が施された複数の接続可否サブブロック（「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」）（「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」、「ＵＬ」、「ＵＲ」、「ＤＬ」、「ＤＲ」）を有している。
前記作成部（６）は、更に、第３作成部（２０３）を具備している。前記第３作成部（２０３）は、前記論理接続可否データ（１６’）の前記論理接続可否ブロックの前記複数の接続可否サブブロック（「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」）（「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」、「ＵＬ」、「ＵＲ」、「ＤＬ」、「ＤＲ」）の各々が示す数字を加算した、前記接続可否データ（１６）を生成する（Ｓ３）。
前記接続可否データ（１６）は、前記複数の論理接続可否ブロックに対応する複数の接続可否ブロックを含んでいる。
前記複数の接続可否ブロックの各々は、前記複数の接続可否サブブロック（「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」）（「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」、「ＵＬ」、「ＵＲ」、「ＤＬ」、「ＤＲ」）と、前記加算が施された接続可能数サブブロック（「Ｊ」）とを有している。
前記複数の接続可否サブブロック（「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」）（「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」、「ＵＬ」、「ＵＲ」、「ＤＬ」、「ＤＲ」）のうち、０を示す接続可否サブブロックは、隣接するチップとの接続の禁止を表し、１を示す接続可否サブブロックは、隣接するチップとの接続の許可を表している。
前記接続可能数サブブロック（「Ｊ」）が示す数字は、隣接し、且つ、接続を許可するチップの数を表している。
そこで、前記検索処理部（７）は、前記複数のエリアイメージデータ（１０−１〜１０−１２）と、前記接続可否データ（１６）の前記複数の接続可否ブロックの各々の前記複数の接続可否サブブロック（「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」）（「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」、「ＵＬ」、「ＵＲ」、「ＤＬ」、「ＤＲ」）が示す数字と前記接続可能数サブブロック（「Ｊ」）が示す数字とに基づいて、前記複数の正常チップの各々に対してペア測定を行なうべきチップを検索し、前記検索結果（２０）を前記出力装置（４）に出力する。

本発明の半導体チップ検査支援装置によれば、データ処理装置（２）が接続可否データ（１６）を生成することにより、ペア測定の組み合わせとして、非正常チップと、非正常チップに隣接する正常チップとの接続を禁止する。データ処理装置（２）は、複数のエリアイメージデータ（１０−１〜１０−１２）と、隣接するチップとの接続を禁止するか否かを表す数字｛接続可否サブブロック（「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」）（「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」、「ＵＬ」、「ＵＲ」、「ＤＬ」、「ＤＲ」）が示す数字｝と、隣接するチップとの接続を許可するチップの数｛接続可能数サブブロック（「Ｊ」）が示す数字｝とに基づいて、検索結果（２０）を出力装置（４）に出力する。これにより、検査時に検索結果（２０）を参照しながら複数の正常チップの各々に対してペア測定を行なうことができる。このように、本発明の半導体チップ検査支援装置によれば、ペア測定を行う際、正常チップを動作不良とすることなく検査することができる。

前記検索処理部（７）は、第１検索部（２０４）と、第１処理部（２０９）と、第２検索部（２０５）と、第２処理部（２１０）と、第３検索部（２０６）と、第３処理部（２１１）と、第４検索部（２０７）と、第４処理部（２１２）と、第５検索部（２０８）と、第５処理部（２１３）とを具備している。
前記第１検索部（２０４）は、前記接続可否データ（１６）の前記複数の接続可否ブロックのうち、０を示す接続可能数サブブロック（「Ｊ」）を含む接続可否ブロックをシングル測定用ブロックとして検索する（Ｓ４）。
前記第１処理部（２０９）は、前記複数のエリアイメージデータ（１０−１〜１０−１２）の各々の前記シングル測定用ブロックに対応するブロックを、シングル測定を行なうべきチップとして指定する（Ｓ５）。
前記第２検索部（２０５）は、前記接続可否データ（１６）の前記複数の接続可否ブロックの前記シングル測定用ブロック以外の接続可否ブロックのうち、１を示す接続可能数サブブロック（「Ｊ」）を含む接続可否ブロックである第１接続可否ブロックと、前記第１接続可否ブロックに隣接する１つの接続可否ブロックとを、第１ペア測定用ブロックとして検索する（Ｓ６）。
前記第２処理部（２１０）は、前記複数のエリアイメージデータ（１０−１〜１０−１２）の各々の前記第１ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する（Ｓ７）。
前記第３検索部（２０６）は、前記接続可否データ（１６）の前記複数の接続可否ブロックの前記シングル測定用ブロックと前記第１ペア測定用ブロック以外の接続可否ブロックのうち、２を示す接続可能数サブブロック（「Ｊ」）を含む接続可否ブロックである第２接続可否ブロックと、前記第２接続可否ブロックに隣接する２つの接続可否ブロックの中の１つの接続可否ブロックとを、第２ペア測定用ブロックとして検索する（Ｓ８）。
前記第３処理部（２１１）は、前記複数のエリアイメージデータ（１０−１〜１０−１２）の各々の前記第２ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する（Ｓ９）。
前記第４検索部（２０７）は、前記接続可否データ（１６）の前記複数の接続可否ブロックの前記シングル測定用ブロックと前記第１及び第２ペア測定用ブロック以外の接続可否ブロックのうち、３を示す接続可能数サブブロック（「Ｊ」）を含む接続可否ブロックである第３接続可否ブロックと、前記第３接続可否ブロックに隣接する３つの接続可否ブロックの中の１つの接続可否ブロックとを、第３ペア測定用ブロックとして検索する（Ｓ１０）。
前記第４処理部（２１２）は、前記複数のエリアイメージデータ（１０−１〜１０−１２）の各々の前記第３ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する（Ｓ１１）。
前記第５検索部（２０８）は、前記接続可否データ（１６）の前記複数の接続可否ブロックの前記シングル測定用ブロックと前記第１乃至第３ペア測定用ブロック以外の接続可否ブロックのうち、４を示す接続可能数サブブロック（「Ｊ」）を含む接続可否ブロックである第４接続可否ブロックと、前記第４接続可否ブロックに隣接する４つの接続可否ブロックの中の１つの接続可否ブロックとを、第４ペア測定用ブロックとして検索する（Ｓ１２）。
前記第５処理部（２１３）は、前記複数のエリアイメージデータ（１０−１〜１０−１２）の各々の前記第４ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する（Ｓ１３）。
前記第５検索部（２０８）は、前記シングル測定用ブロックと前記第１乃至第４ペア測定用ブロックの少なくとも１つが指定された前記複数のエリアイメージデータ（１０−１〜１０−１２）を含む前記イメージデータ（１０）を、前記検索結果（２０）として前記出力装置（４）に出力する（Ｓ３〜Ｓ１３、Ｓ１２−ＮＯ）。

前記検索処理部（７）は、第１検索部（２０４）と、第１処理部（２０９）と、第２検索部（２０５）と、第２処理部（２１０）と、第３検索部（２０６）と、第３処理部（２１１）と、第４検索部（２０７）と、第４処理部（２１２）と、第５検索部（２０８）と、第５処理部（２１３）とを具備している。
前記第１検索部（２０４）は、前記接続可否データ（１６）の前記複数の接続可否ブロックのうち、０を示す接続可能数サブブロック（「Ｊ」）を含む接続可否ブロックをシングル測定用ブロックとして検索する（Ｓ４）。
前記第１処理部（２０９）は、前記複数のエリアイメージデータ（１０−１〜１０−１２）の各々の前記シングル測定用ブロックに対応するブロックを、シングル測定を行なうべきチップとして指定する（Ｓ５）。
前記第２検索部（２０５）は、前記接続可否データ（１６）の前記複数の接続可否ブロックの前記シングル測定用ブロック以外の接続可否ブロックのうち、１を示す接続可能数サブブロック（「Ｊ」）を含む接続可否ブロックである第１接続可否ブロックと、前記第１接続可否ブロックに隣接する１つの接続可否ブロックとを、第１ペア測定用ブロックとして検索する（Ｓ６）。
前記第２処理部（２１０）は、前記複数のエリアイメージデータ（１０−１〜１０−１２）の各々の前記第１ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する（Ｓ７）。
前記第３検索部（２０６）は、前記接続可否データ（１６）の前記複数の接続可否ブロックの前記シングル測定用ブロックと前記第１ペア測定用ブロック以外の接続可否ブロックのうち、２を示す接続可能数サブブロック（「Ｊ」）を含む接続可否ブロックである第２接続可否ブロックと、前記第２接続可否ブロックに隣接する２つの接続可否ブロックの中の少なくとも１つの接続可否ブロックとを、第２ペア測定用ブロックとして検索する（Ｓ８）。
前記第３処理部（２１１）は、前記複数のエリアイメージデータ（１０−１〜１０−１２）の各々の前記第２ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する（Ｓ９）。
前記第４検索部（２０７）は、前記接続可否データ（１６）の前記複数の接続可否ブロックの前記シングル測定用ブロックと前記第１及び第２ペア測定用ブロック以外の接続可否ブロックのうち、３を示す接続可能数サブブロック（「Ｊ」）を含む接続可否ブロックである第３接続可否ブロックと、前記第３接続可否ブロックに隣接する３つの接続可否ブロックの中の少なくとも１つの接続可否ブロックとを、第３ペア測定用ブロックとして検索する（Ｓ１０）。
前記第４処理部（２１２）は、前記複数のエリアイメージデータ（１０−１〜１０−１２）の各々の前記第３ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する（Ｓ１１）。
前記第５検索部（２０８）は、前記接続可否データ（１６）の前記複数の接続可否ブロックの前記シングル測定用ブロックと前記第１乃至第３ペア測定用ブロック以外の接続可否ブロックのうち、４以上を示す接続可能数サブブロック（「Ｊ」）を含む接続可否ブロックである第４接続可否ブロックと、前記第４接続可否ブロックに隣接する４つ以上の接続可否ブロックの中の少なくとも１つの接続可否ブロックとを、第４ペア測定用ブロックとして検索する（Ｓ１２）。
前記第５処理部（２１３）は、前記複数のエリアイメージデータ（１０−１〜１０−１２）の各々の前記第４ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する（Ｓ１３）。
前記第５検索部（２０８）は、前記シングル測定用ブロックと前記第１乃至第４ペア測定用ブロックの少なくとも１つが指定された前記複数のエリアイメージデータ（１０−１〜１０−１２）を含む前記イメージデータ（１０）を、前記検索結果（２０）として前記出力装置（４）に出力する（Ｓ３〜Ｓ１３、Ｓ１２−ＮＯ）。

前記正常チップは、前記半導体ウェハ（１１）上に回路を構成するチップである。
前記非正常チップは、前記半導体ウェハ（１１）上に回路を構成できないチップである。

前記非正常チップは、ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）チップを含んでいる。

以上により、本発明の半導体チップ検査支援装置によれば、ペア測定を行う際、正常チップを動作不良とすることなく検査することができる。
また、本発明では、上記の半導体チップ検査支援装置を用いることにより、ペア測定の組み合わせの条件を、数式を用いて一意に求めることが可能になる。
また、本発明では、組み合わせの条件を一意に求めることが可能となるため、計算機等により自動化が容易となる。
また、本発明では、多数個測定のためにのみ、非正常チップをプロセス工程にて対策するというコストが不要となる。
また、本発明では、複数のウェハー形状（サイズ違い等含む）があっても一度にその複数のウェハー形状に合わせたプローブカードの配列を同様の手順で容易に求めることが可能になる。
さらに、本発明では、ウェハーバーイン装置においても同様の手順で求めることができ、入出力ピンを有効に使用して多数個同時測定が可能となる。

以下に添付図面を参照して、本発明の半導体チップ検査支援装置について詳細に説明する。

図１は、本発明の半導体チップ検査支援装置の構成を示すブロック図である。本発明の半導体チップ検査支援装置は、入力装置１と、データ処理装置２と、記憶装置３と、出力装置４とを具備している。

入力装置１は、キーボード、ポインティングデバイスを含んでいる。ユーザは、入力装置１を用いて、半導体ウェハ上に存在する複数の正常チップと非正常チップとを表すイメージデータ（後述）を生成し、データ処理装置２に出力する。

記憶装置３は、後述するデータが格納される結果記憶部３１を備えている。記憶装置３は、更に、コンピュータプログラム８を備えている。

データ処理装置２は、コンピュータであり、コンピュータプログラム８を実行するための実行部５を備えている。実行部５としては、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）が例示される。実行部５が実行するコンピュータプログラム８は、作成部（作成プログラム）６と、検索処理部（検索処理プログラム）７とを含んでいる。

作成部６は、入力装置１からのイメージデータを結果記憶部３１に格納する。作成部６は、結果記憶部３１に格納されたイメージデータに基づいて、複数の正常チップの各々に対して非正常チップとの接続を禁止するための接続可否データ（後述）を生成する。作成部６は、この接続可否データを結果記憶部３１に格納する。この作成部６は、第１作成部２０１、第２作成部２０２、第３作成部２０３を含んでいる。第１作成部２０１、第２作成部２０２、第３作成部２０３の動作については後述する。

検索処理部７は、結果記憶部３１に格納されたイメージデータと、結果記憶部３１に格納された接続可否データとに基づいて、複数の正常チップの各々に対してペア測定を行なうべきチップを検索し、検索結果として検索結果データ（後述）を出力装置４に出力する。この検索処理部７は、第１検索部２０４、第２検索部２０５、第３検索部２０６、第４検索部２０７、第５検索部２０８と、第１処理部２０９、第２処理部２１０、第３処理部２１１、第４処理部２１２、第５処理部２１３とを含んでいる。第１検索部２０４、第２検索部２０５、第３検索部２０６、第４検索部２０７、第５検索部２０８、第１処理部２０９、第２処理部２１０、第３処理部２１１、第４処理部２１２、第５処理部２１３の動作については後述する。

出力装置４としては、表示装置や印刷装置が例示される。出力装置４が表示装置である場合、出力装置４は、データ処理装置２からの検索結果データを表示する。出力装置４が印刷装置である場合、出力装置４は、データ処理装置２からの検索結果データを印刷する。

ペア測定を行うときに、正常チップと非正常チップとにプローブカード（探針）をセットし、測定器から電圧を加えてしまう場合がある。このような場合、電流漏れ（リーク）を起こし、正常チップを動作不良としてしまう。
そこで、本発明の半導体チップ検査支援装置によれば、データ処理装置２が接続可否データを生成することにより、ペア測定の組み合わせとして、複数の正常チップの各々に対して非正常チップとの接続を禁止する。データ処理装置２がイメージデータと接続可否データとに基づいて検索結果データを出力装置４に出力することにより、検査時に検索結果データを参照しながら複数の正常チップの各々に対してペア測定を行なうことができる。このように、本発明の半導体チップ検査支援装置によれば、ペア測定を行う際、正常チップを動作不良とすることなく検査することができる。以下、この理由について詳細に述べる。

図３は、入力装置１からデータ処理装置２に与えられるイメージデータ１０を示している。イメージデータ１０は、例えば、３０行３２列に規則的に配列されたマトリクス状のブロックを含んでいる。このイメージデータ１０は、プローブカードの測定エリアに対応して１２個に分割され、複数のエリアイメージデータ１０−１〜１０−１２を含んでいる。複数のエリアイメージデータ１０−１〜１０−１２の各々は、１０行８列に配列された複数のブロックを含んでいる。その複数のブロックの少なくとも一部は、半導体ウェハ１１を表すウェハ領域と重なっている。

エリアイメージデータ１０−１に含まれる１行目〜１０行目、１列目〜８列目のブロックは、イメージデータ１０に含まれるブロックのうち、１行目〜１０行目、１列目〜８列目のブロックに対応する。
例えば、エリアイメージデータ１０−１に含まれる７行・８列目、８行・７列目、８行・８列目、９行・６〜８列目、１０行・５〜８列目のブロックは、チップが半導体ウェハ１１上に存在する状態であることを表し、且つ、正常チップであることを表すチップ状態情報“１”を示している。
エリアイメージデータ１０−１に含まれる１０行・４列目のブロックは、チップが半導体ウェハ１１上に存在する状態であることを表し、且つ、非正常チップであることを表すチップ状態情報“２”を示している。
エリアイメージデータ１０−１に含まれる、上記以外のブロックは、チップが半導体ウェハ１１外にある状態であることを表すチップ状態情報“０”を示している。

エリアイメージデータ１０−２に含まれる１行目〜１０行目、１列目〜８列目のブロックは、イメージデータ１０に含まれるブロックのうち、１行目〜１０行目、９列目〜１６列目のブロックに対応する。
例えば、エリアイメージデータ１０−２に含まれる５行・５〜８列目、６行・２〜８列目、７〜１０行・１〜８列目のブロックは、チップ状態情報“１”を示している。
エリアイメージデータ１０−２に含まれる５行・２〜４列目、６行・１列目のブロックは、チップ状態情報“２”を示している。
エリアイメージデータ１０−２に含まれる、上記以外のブロックは、チップ状態情報“０”を示している。

エリアイメージデータ１０−３に含まれる１行目〜１０行目、１列目〜８列目のブロックは、イメージデータ１０に含まれるブロックのうち、１行目〜１０行目、１７列目〜２４列目のブロックに対応する。
例えば、エリアイメージデータ１０−３に含まれる５行・１〜４列目、６行・１〜７列目、７〜１０行・１〜８列目のブロックは、チップ状態情報“１”を示している。
エリアイメージデータ１０−３に含まれる５行・５〜７列目、６行・８列目のブロックは、チップ状態情報“２”を示している。
エリアイメージデータ１０−３に含まれる、上記以外のブロックは、チップ状態情報“０”を示している。

エリアイメージデータ１０−４に含まれる１行目〜１０行目、１列目〜８列目のブロックは、イメージデータ１０に含まれるブロックのうち、１行目〜１０行目、２５列目〜３２列目のブロックに対応する。
例えば、エリアイメージデータ１０−４に含まれる７行・１列目、８行・１列目、８行・２列目、９行・１〜３列目、１０行・１〜４列目のブロックは、チップ状態情報“１”を示している。
エリアイメージデータ１０−４に含まれる１０行・５列目のブロックは、チップ状態情報“２”を示している。
エリアイメージデータ１０−４に含まれる、上記以外のブロックは、チップ状態情報“０”を示している。

エリアイメージデータ１０−５に含まれる１行目〜１０行目、１列目〜８列目のブロックは、イメージデータ１０に含まれるブロックのうち、１１行目〜２０行目、１列目〜８列目のブロックに対応する。
例えば、エリアイメージデータ１０−５に含まれる１行・５〜８列目、２行・４〜８列目、３行・４〜８列目、４〜７行・３〜８列目、８行・４〜８列目、９行・４〜８列目、１０行・５〜８列目のブロックは、チップ状態情報“１”を示している。
エリアイメージデータ１０−５に含まれる４〜７行・２列目、１０行・４列目のブロックは、チップ状態情報“２”を示している。
エリアイメージデータ１０−５に含まれる、上記以外のブロックは、チップ状態情報“０”を示している。

エリアイメージデータ１０−６に含まれる１行目〜１０行目、１列目〜８列目のブロックは、イメージデータ１０に含まれるブロックのうち、１１行目〜２０行目、９列目〜１６列目のブロックに対応する。
例えば、エリアイメージデータ１０−６に含まれる１行目〜１０行目、１列目〜８列目のブロックは、チップ状態情報“１”を示している。

エリアイメージデータ１０−７に含まれる１行目〜１０行目、１列目〜８列目のブロックは、イメージデータ１０に含まれるブロックのうち、１１行目〜２０行目、１７列目〜２４列目のブロックに対応する。
例えば、エリアイメージデータ１０−７に含まれる１行目〜１０行目、１列目〜８列目のブロックは、チップ状態情報“１”を示している。

エリアイメージデータ１０−８に含まれる１行目〜１０行目、１列目〜８列目のブロックは、イメージデータ１０に含まれるブロックのうち、１１行目〜２０行目、２５列目〜３２列目のブロックに対応する。
例えば、エリアイメージデータ１０−８に含まれる１行・１〜４列目、２行・１〜５列目、３行・１〜５列目、４〜７行・１〜６列目、８行・１〜５列目、９行・１〜５列目、１０行・１〜４列目のブロックは、チップ状態情報“１”を示している。
エリアイメージデータ１０−８に含まれる４〜７行・７列目、１０行・５列目のブロックは、チップ状態情報“２”を示している。
エリアイメージデータ１０−８に含まれる、上記以外のブロックは、チップ状態情報“０”を示している。

エリアイメージデータ１０−９に含まれる１行目〜１０行目、１列目〜８列目のブロックは、イメージデータ１０に含まれるブロックのうち、２１行目〜３０行目、１列目〜８列目のブロックに対応する。
例えば、エリアイメージデータ１０−９に含まれる１行・５〜８列目、２行・６〜８列目、３行・７列目、３行・８列目、４行・８列目のブロックは、チップ状態情報“１”を示している。
エリアイメージデータ１０−９に含まれる１行・４列目のブロックは、チップ状態情報“２”を示している。
エリアイメージデータ１０−９に含まれる、上記以外のブロックは、チップ状態情報“０”を示している。

エリアイメージデータ１０−１０に含まれる１行目〜１０行目、１列目〜８列目のブロックは、イメージデータ１０に含まれるブロックのうち、２１行目〜３０行目、９列目〜１６列目のブロックに対応する。
例えば、エリアイメージデータ１０−１０に含まれる１〜４行・１〜８列目、５行・２〜８列目、６行・５〜８列目のブロックは、チップ状態情報“１”を示している。
エリアイメージデータ１０−１０に含まれる５行・１列目、６行・２〜４列目のブロックは、チップ状態情報“２”を示している。
エリアイメージデータ１０−１０に含まれる、上記以外のブロックは、チップ状態情報“０”を示している。

エリアイメージデータ１０−１１に含まれる１行目〜１０行目、１列目〜８列目のブロックは、イメージデータ１０に含まれるブロックのうち、２１行目〜３０行目、１７列目〜２４列目のブロックに対応する。
例えば、エリアイメージデータ１０−１１に含まれる１〜４行・１〜８列目、５行・１〜７列目、６行・１〜４列目のブロックは、チップ状態情報“１”を示している。
エリアイメージデータ１０−１１に含まれる５行・８列目、６行・５〜７列目のブロックは、チップ状態情報“２”を示している。
エリアイメージデータ１０−１１に含まれる、上記以外のブロックは、チップ状態情報“０”を示している。

エリアイメージデータ１０−１２に含まれる１行目〜１０行目、１列目〜８列目のブロックは、イメージデータ１０に含まれるブロックのうち、２１行目〜３０行目、２５列目〜３２列目のブロックに対応する。
例えば、エリアイメージデータ１０−１２に含まれる１行・１〜４列目、２行・１〜３列目、３行・１列目、３行・２列目、４行・１列目のブロックは、チップ状態情報“１”を示している。
エリアイメージデータ１０−１２に含まれる１行・５列目のブロックは、チップ状態情報“２”を示している。
エリアイメージデータ１０−１２に含まれる、上記以外のブロックは、チップ状態情報“０”を示している。

記憶装置３の結果記憶部３１には、図４に示されるような設定エリア接続状態データ１２が予め格納されている。設定エリア接続状態データ１２は、複数の接続状態ブロックを含んでいる。複数の接続状態ブロックは、複数のエリアイメージデータ１０−１〜１０−１２の各々の複数のブロックに対応するように、１０行８列に配列されている。

図４のＦ２に示されるように、設定エリア接続状態データ１２の複数の接続状態ブロックの各々は、複数の接続状態サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」を含んでいる。複数の接続状態ブロックのうちの１つの接続状態ブロックが表すチップ（対象チップ）をＦ２としたとき、接続状態サブブロック「Ｕ」は、対象チップＦ２上側の隣接チップとの関係を示している。接続状態サブブロック「Ｄ」は、対象チップＦ２下側の隣接チップとの関係を示している。接続状態サブブロック「Ｌ」は、対象チップＦ２左側の隣接チップとの関係を示している。接続状態サブブロック「Ｒ」は、対象チップＦ２右側の隣接チップとの関係を示している。

図４のＦ１に示されるように、設定エリア接続状態データ１２の複数の接続状態ブロックの各々の複数の接続状態サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」のうち、プローブカードの測定エリアの端部に対応する接続状態サブブロックは、予め、隣接するチップとの接続の禁止を示す数字「０」を示している。
即ち、設定エリア接続状態データ１２に含まれる１行・１〜８列目の接続状態ブロックの各々の接続状態サブブロック「Ｕ」は、予め、数字「０」を示している。
設定エリア接続状態データ１２に含まれる１０行・１〜８列目の接続状態ブロックの各々の接続状態サブブロック「Ｄ」は、予め、数字「０」を示している。
設定エリア接続状態データ１２に含まれる１〜１０行・１列目の接続状態ブロックの各々の接続状態サブブロック「Ｌ」は、予め、数字「０」を示している。
設定エリア接続状態データ１２に含まれる１〜１０行・８列目の接続状態ブロックの各々の接続状態サブブロック「Ｒ」は、予め、数字「０」を示している。
設定エリア接続状態データ１２に含まれる、上記以外の接続状態サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」は、予め、隣接するチップとの接続の許可を示す数字「１」を示している。

図４のＦ２に示されるように、設定エリア接続状態データ１２の複数の接続状態ブロックの各々は、更に、接続可能数サブブロック「Ｊ」を含んでいる。
設定エリア接続状態データ１２に含まれる２〜９行・２〜７列目の接続状態ブロックの各々の接続可能数サブブロック「Ｊ」は、予め、数字「４」を示している。
設定エリア接続状態データ１２に含まれる１行・２〜７列目、１０行・２〜７列目、２〜９行・１列目、２〜９行・８列目の接続状態ブロックの各々の接続可能数サブブロック「Ｊ」は、予め、数字「３」を示している。
設定エリア接続状態データ１２に含まれる１行・１列目、１行・１０列目、１０行・１列目、１０行・１０列目の接続状態ブロックの各々の接続可能数サブブロック「Ｊ」は、予め、数字「２」を示している。

次に図１から図２２を参照して本実施例の動作について具体的に説明する。図２は、本発明の半導体チップ検査支援装置の動作を示すフローチャートである。当初プローブカードは、シングル測定の条件となっている。

まず、入力装置１からのイメージデータ１０（入力データ）がデータ処理装置２の作成部６に与えられる。作成部６の第１作成部２０１は、そのイメージデータ１０に含まれる複数のエリアイメージデータ１０−１〜１０−１２に対して、それぞれ、複数のブロックのうち、正常チップを表すブロックと非正常チップを表すブロックとが隣接するブロックを調べ、図５〜図１６に示されるような複数のエリア接続状態データ１４−１〜１４−１２を生成し、記憶装置３の結果記憶部３１に格納する（ステップＳ１）。これについて詳細に説明する。

上記のステップＳ１において、第１作成部２０１は、結果記憶部３１から設定エリア接続状態データ１２をエリア接続状態データ１４−１として読み出す。
第１作成部２０１は、エリアイメージデータ１０−１に含まれる複数のブロックのうち、チップ状態情報“１”を表すブロック（正常チップを表すブロック）と、チップ状態情報“２”を表すブロック（非正常チップを表すブロック）とが隣接するブロックを調べた結果、１０行・４列目、１０行・５列目のブロックであることを認識する。
その結果、図５に示されるように、第１作成部２０１は、そのエリア接続状態データ１４−１に含まれる１０行・４列目の接続状態ブロックの接続状態サブブロック「Ｒ」と、１０行・５列目の接続状態ブロックの接続状態サブブロック「Ｌ」とが示す数字「１」を数字「０」に変更（設定）する。第１作成部２０１は、このエリア接続状態データ１４−１を結果記憶部３１に格納する。

上記のステップＳ１において、第１作成部２０１は、結果記憶部３１から設定エリア接続状態データ１２をエリア接続状態データ１４−２として読み出す。
第１作成部２０１は、エリアイメージデータ１０−２に含まれる複数のブロックのうち、チップ状態情報“１”を表すブロックと、チップ状態情報“２”を表すブロックとが隣接するブロックを調べた結果、５行・２列目、６行・２列目のブロックと、５行・３列目、６行・３列目のブロックと、５行・４列目、６行・４列目のブロックと、６行・１列目、６行・２列目のブロックと、５行・４列目、５行・５列目のブロックと、６行・１列目、７行・１列目のブロックとであることを認識する。
その結果、図６に示されるように、第１作成部２０１は、そのエリア接続状態データ１４−２に含まれる５行・２〜４列目、６行・１列目の接続状態ブロックの接続状態サブブロック「Ｄ」と、６行・２〜４列目、７行・１列目の接続状態ブロックの接続状態サブブロック「Ｕ」と、６行・１列目、５行・４列目の接続状態ブロックの接続状態サブブロック「Ｒ」と、６行・２列目、５行・５列目の接続状態ブロックの接続状態サブブロック「Ｌ」とが示す数字「１」を数字「０」に変更（設定）する。第１作成部２０１は、このエリア接続状態データ１４−２を結果記憶部３１に格納する。

上記のステップＳ１において、第１作成部２０１は、結果記憶部３１から設定エリア接続状態データ１２をエリア接続状態データ１４−３として読み出す。
第１作成部２０１は、エリアイメージデータ１０−３に含まれる複数のブロックのうち、チップ状態情報“１”を表すブロックと、チップ状態情報“２”を表すブロックとが隣接するブロックを調べた結果、５行・５列目、６行・５列目のブロックと、５行・６列目、６行・６列目のブロックと、５行・７列目、６行・７列目のブロックと、６行・７列目、６行・８列目のブロックと、５行・４列目、５行・５列目のブロックと、６行・８列目、７行・８列目のブロックとであることを認識する。
その結果、図７に示されるように、第１作成部２０１は、そのエリア接続状態データ１４−３に含まれる５行・５〜７列目、６行・８列目の接続状態ブロックの接続状態サブブロック「Ｄ」と、６行・５〜７列目、７行・８列目の接続状態ブロックの接続状態サブブロック「Ｕ」と、６行・７列目、５行・４列目の接続状態ブロックの接続状態サブブロック「Ｒ」と、６行・８列目、５行・５列目の接続状態ブロックの接続状態サブブロック「Ｌ」とが示す数字「１」を数字「０」に変更（設定）する。第１作成部２０１は、このエリア接続状態データ１４−３を結果記憶部３１に格納する。

上記のステップＳ１において、第１作成部２０１は、結果記憶部３１から設定エリア接続状態データ１２をエリア接続状態データ１４−４として読み出す。
第１作成部２０１は、エリアイメージデータ１０−４に含まれる複数のブロックのうち、チップ状態情報“１”を表すブロックと、チップ状態情報“２”を表すブロックとが隣接するブロックを調べた結果、１０行・４列目、１０行・５列目のブロックであることを認識する。
その結果、図８に示されるように、第１作成部２０１は、そのエリア接続状態データ１４−４に含まれる１０行・４列目の接続状態ブロックの接続状態サブブロック「Ｒ」と、１０行・５列目の接続状態ブロックの接続状態サブブロック「Ｌ」とが示す数字「１」を数字「０」に変更（設定）する。第１作成部２０１は、このエリア接続状態データ１４−４を結果記憶部３１に格納する。

上記のステップＳ１において、第１作成部２０１は、結果記憶部３１から設定エリア接続状態データ１２をエリア接続状態データ１４−５として読み出す。
第１作成部２０１は、エリアイメージデータ１０−５に含まれる複数のブロックのうち、チップ状態情報“１”を表すブロックと、チップ状態情報“２”を表すブロックとが隣接するブロックを調べた結果、４行・２列目、４行・３列目のブロックと、５行・２列目、５行・３列目のブロックと、６行・２列目、６行・３列目のブロックと、７行・２列目、７行・３列目のブロックと、１行・４列目、１行・５列目のブロックと、１行・４列目、２行・４列目のブロックと、１０行・４列目、１０行・５列目のブロックと、１０行・４列目、９行・４列目のブロックとであることを認識する。
その結果、図９に示されるように、第１作成部２０１は、そのエリア接続状態データ１４−５に含まれる１行・４列目、９行４列目の接続状態ブロックの接続状態サブブロック「Ｄ」と、２行・４列目、１０行４列目の接続状態ブロックの接続状態サブブロック「Ｕ」と、４〜７行・２列目、１行・４列目、１０行・４列目の接続状態ブロックの接続状態サブブロック「Ｒ」と、４〜７行・３列目、１行・５列目、１０行・５列目の接続状態ブロックの接続状態サブブロック「Ｌ」とが示す数字「１」を数字「０」に変更（設定）する。第１作成部２０１は、このエリア接続状態データ１４−５を結果記憶部３１に格納する。

上記のステップＳ１において、第１作成部２０１は、結果記憶部３１から設定エリア接続状態データ１２をエリア接続状態データ１４−６として読み出す。
第１作成部２０１は、エリアイメージデータ１０−６に含まれる複数のブロックのうち、チップ状態情報“１”を表すブロックと、チップ状態情報“２”を表すブロックとが隣接するブロックを調べた結果、該当するブロックがないことを認識する。
その結果、図１０に示されるように、第１作成部２０１は、このエリア接続状態データ１４−６を変更しないで、結果記憶部３１に格納する。

上記のステップＳ１において、第１作成部２０１は、結果記憶部３１から設定エリア接続状態データ１２をエリア接続状態データ１４−７として読み出す。
第１作成部２０１は、エリアイメージデータ１０−７に含まれる複数のブロックのうち、チップ状態情報“１”を表すブロックと、チップ状態情報“２”を表すブロックとが隣接するブロックを調べた結果、該当するブロックがないことを認識する。
その結果、図１１に示されるように、第１作成部２０１は、このエリア接続状態データ１４−７を変更しないで、結果記憶部３１に格納する。

上記のステップＳ１において、第１作成部２０１は、結果記憶部３１から設定エリア接続状態データ１２をエリア接続状態データ１４−８として読み出す。
第１作成部２０１は、エリアイメージデータ１０−８に含まれる複数のブロックのうち、チップ状態情報“１”を表すブロックと、チップ状態情報“２”を表すブロックとが隣接するブロックを調べた結果、４行・６列目、４行・７列目のブロックと、５行・６列目、５行・７列目のブロックと、６行・６列目、６行・７列目のブロックと、７行・６列目、７行・７列目のブロックと、１行・４列目、１行・５列目のブロックと、１行・５列目、２行・５列目のブロックと、１０行・４列目、１０行・５列目のブロックと、１０行・５列目、９行・５列目のブロックとであることを認識する。
その結果、図１２に示されるように、第１作成部２０１は、そのエリア接続状態データ１４−８に含まれる１行・５列目、９行５列目の接続状態ブロックの接続状態サブブロック「Ｄ」と、２行・５列目、１０行５列目の接続状態ブロックの接続状態サブブロック「Ｕ」と、４〜７行・６列目、１行・４列目、１０行・４列目の接続状態ブロックの接続状態サブブロック「Ｒ」と、４〜７行・７列目、１行・５列目、１０行・５列目の接続状態ブロックの接続状態サブブロック「Ｌ」とが示す数字「１」を数字「０」に変更（設定）する。第１作成部２０１は、このエリア接続状態データ１４−８を結果記憶部３１に格納する。

上記のステップＳ１において、第１作成部２０１は、結果記憶部３１から設定エリア接続状態データ１２をエリア接続状態データ１４−９として読み出す。
第１作成部２０１は、エリアイメージデータ１０−９に含まれる複数のブロックのうち、チップ状態情報“１”を表すブロックと、チップ状態情報“２”を表すブロックとが隣接するブロックを調べた結果、１行・４列目、１行・５列目のブロックであることを認識する。
その結果、図１３に示されるように、第１作成部２０１は、そのエリア接続状態データ１４−９に含まれる１行・４列目の接続状態ブロックの接続状態サブブロック「Ｒ」と、１行・５列目の接続状態ブロックの接続状態サブブロック「Ｌ」とが示す数字「１」を数字「０」に変更（設定）する。第１作成部２０１は、このエリア接続状態データ１４−９を結果記憶部３１に格納する。

上記のステップＳ１において、第１作成部２０１は、結果記憶部３１から設定エリア接続状態データ１２をエリア接続状態データ１４−１０として読み出す。
第１作成部２０１は、エリアイメージデータ１０−１０に含まれる複数のブロックのうち、チップ状態情報“１”を表すブロックと、チップ状態情報“２”を表すブロックとが隣接するブロックを調べた結果、５行・２列目、６行・２列目のブロックと、５行・３列目、６行・３列目のブロックと、５行・４列目、６行・４列目のブロックと、５行・１列目、５行・２列目のブロックと、６行・４列目、６行・５列目のブロックと、４行・１列目、５行・１列目のブロックとであることを認識する。
その結果、図６に示されるように、第１作成部２０１は、そのエリア接続状態データ１４−１０に含まれる５行・２〜４列目、４行・１列目の接続状態ブロックの接続状態サブブロック「Ｄ」と、６行・２〜４列目、５行・１列目の接続状態ブロックの接続状態サブブロック「Ｕ」と、５行・１列目、６行・４列目の接続状態ブロックの接続状態サブブロック「Ｒ」と、５行・２列目、６行・５列目の接続状態ブロックの接続状態サブブロック「Ｌ」とが示す数字「１」を数字「０」に変更（設定）する。第１作成部２０１は、このエリア接続状態データ１４−１０を結果記憶部３１に格納する。

上記のステップＳ１において、第１作成部２０１は、結果記憶部３１から設定エリア接続状態データ１２をエリア接続状態データ１４−１１として読み出す。
第１作成部２０１は、エリアイメージデータ１０−１１に含まれる複数のブロックのうち、チップ状態情報“１”を表すブロックと、チップ状態情報“２”を表すブロックとが隣接するブロックを調べた結果、５行・５列目、６行・５列目のブロックと、５行・６列目、６行・６列目のブロックと、５行・７列目、６行・７列目のブロックと、５行・７列目、５行・８列目のブロックと、６行・４列目、６行・５列目のブロックと、４行・８列目、５行・８列目のブロックとであることを認識する。
その結果、図１５に示されるように、第１作成部２０１は、そのエリア接続状態データ１４−１１に含まれる５行・５〜７列目、４行・８列目の接続状態ブロックの接続状態サブブロック「Ｄ」と、６行・５〜７列目、５行・８列目の接続状態ブロックの接続状態サブブロック「Ｕ」と、５行・７列目、６行・４列目の接続状態ブロックの接続状態サブブロック「Ｒ」と、５行・８列目、６行・５列目の接続状態ブロックの接続状態サブブロック「Ｌ」とが示す数字「１」を数字「０」に変更（設定）する。第１作成部２０１は、このエリア接続状態データ１４−１１を結果記憶部３１に格納する。

上記のステップＳ１において、第１作成部２０１は、結果記憶部３１から設定エリア接続状態データ１２をエリア接続状態データ１４−１２として読み出す。
第１作成部２０１は、エリアイメージデータ１０−１２に含まれる複数のブロックのうち、チップ状態情報“１”を表すブロックと、チップ状態情報“２”を表すブロックとが隣接するブロックを調べた結果、１行・４列目、１行・５列目のブロックであることを認識する。
その結果、図１６に示されるように、第１作成部２０１は、その設定エリア接続状態データ１２に含まれる１行・４列目の接続状態ブロックの接続状態サブブロック「Ｒ」と、１行・５列目の接続状態ブロックの接続状態サブブロック「Ｌ」とが示す数字「１」を数字「０」に変更（設定）する。第１作成部２０１は、このエリア接続状態データ１４−１２を結果記憶部３１に格納する。

上記のステップＳ１において、第１作成部２０１は、複数のエリア接続状態データ１４−１〜１４−１２を結果記憶部３１に格納した後、論理積指示を作成部６の第２作成部２０２に出力する。

第２作成部２０２は、論理積指示に応じて、結果記憶部３１に格納された複数のエリア接続状態データ１４−１〜１４−１２を読み出し、複数のエリア接続可否データ１４−１〜１４−１２を１つのエリア接続状態データにまとめる。これは、複数のエリア接続状態データ１４−１〜１４−１２をトランプのように揃えて重ねるようなイメージである。即ち、第２作成部２０２は、複数のエリア接続可否データ１４−１〜１４−１２の各々の同じ位置に配列された接続状態ブロックの接続状態サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」が示す数字に対して論理積を施し、図１７に示されるような論理接続可否データ１６’を生成し、記憶装置３の結果記憶部３１に格納する（ステップＳ２）。これについて詳細に説明する。

上記のステップＳ２において、第２作成部２０２は、結果記憶部３１から設定エリア接続状態データ１２を論理接続可否データ１６’として読み出す。論理接続可否データ１６’は、複数の接続状態ブロックに対応する複数の論理接続可否ブロックを含んでいる。この複数の論理接続可否ブロックの各々は、上記の複数の接続状態サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」に対応する複数の接続可否サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」と、接続可能数サブブロック「Ｊ」とを含んでいる。

上記のステップＳ２において、第２作成部２０２は、複数のエリア接続可否データ１４−１〜１４−１２に含まれる１行・４列目、１行・５列目、４行・１列目、４行・８列目、５行・２〜７列目、６行・１列目、６行・８列目、９行・４列目、９行・５列目の接続状態ブロックの接続状態サブブロック「Ｄ」が示す数字に対して論理積を施した結果、「０」であることを認識する。
その結果、図１７に示されるように、第２作成部２０２は、論理接続可否データ１６’に含まれる１行・４列目、１行・５列目、４行・１列目、４行・８列目、５行・２〜７列目、６行・１列目、６行・８列目、９行・４列目、９行・５列目の論理接続可否ブロックの接続可否サブブロック「Ｄ」が示す数字「１」を数字「０」に変更（設定）する。

上記のステップＳ２において、第２作成部２０２は、複数のエリア接続可否データ１４−１〜１４−１２に含まれる２行・４列目、２行・５列目、５行・１列目、５行・８列目、６行・２〜７列目、７行・１列目、７行・８列目、１０行・４列目、１０行・５列目の接続状態ブロックの接続状態サブブロック「Ｕ」が示す数字に対して論理積を施した結果、「０」であることを認識する。
その結果、図１７に示されるように、第２作成部２０２は、論理接続可否データ１６’に含まれる２行・４列目、２行・５列目、５行・１列目、５行・８列目、６行・２〜７列目、７行・１列目、７行・８列目、１０行・４列目、１０行・５列目の論理接続可否ブロックの接続可否サブブロック「Ｕ」が示す数字「１」を数字「０」に変更（設定）する。

上記のステップＳ２において、第２作成部２０２は、複数のエリア接続可否データ１４−１〜１４−１２に含まれる１行・４列目、４行・２列目、４行・６列目、５行・１列目、５行・２列目、５行・４列目、５行・６列目、５行・７列目、６行・１列目、６行・２列目、６行・４列目、６行・６列目、６行・７列目、７行・２列目、７行・６列目、１０行・４列目の接続状態ブロックの接続状態サブブロック「Ｒ」が示す数字に対して論理積を施した結果、「０」であることを認識する。
その結果、図１７に示されるように、第２作成部２０２は、論理接続可否データ１６’に含まれる１行・４列目、４行・２列目、４行・６列目、５行・１列目、５行・２列目、５行・４列目、５行・６列目、５行・７列目、６行・１列目、６行・２列目、６行・４列目、６行・６列目、６行・７列目、７行・２列目、７行・６列目、１０行・４列目の論理接続可否ブロックの接続可否サブブロック「Ｒ」が示す数字「１」を数字「０」に変更（設定）する。

上記のステップＳ２において、第２作成部２０２は、複数のエリア接続可否データ１４−１〜１４−１２に含まれる１行・５列目、４行・３列目、４行・７列目、５行・２列目、５行・３列目、５行・５列目、５行・７列目、５行・８列目、６行・２列目、６行・３列目、６行・５列目、６行・７列目、６行・８列目、７行・３列目、７行・７列目、１０行・５列目の接続状態ブロックの接続状態サブブロック「Ｌ」が示す数字に対して論理積を施した結果、「０」であることを認識する。
その結果、図１７に示されるように、第２作成部２０２は、論理接続可否データ１６’に含まれる１行・５列目、４行・３列目、４行・７列目、５行・２列目、５行・３列目、５行・５列目、５行・７列目、５行・８列目、６行・２列目、６行・３列目、６行・５列目、６行・７列目、６行・８列目、７行・３列目、７行・７列目、１０行・５列目の論理接続可否ブロックの接続可否サブブロック「Ｌ」が示す数字「１」を数字「０」に変更（設定）する。

上記のステップＳ２において、第２作成部２０２は、複数のエリア接続可否データ１４−１〜１４−１２に含まれる上記の接続状態ブロック以外の接続状態サブブロック「Ｄ」、「Ｕ」、「Ｒ」、「Ｌ」が示す数字に対して論理積を施した結果、その接続状態サブブロック「Ｄ」、「Ｕ」、「Ｒ」、「Ｌ」が示す数字が変わらないことを認識する。
その結果、図１７に示されるように、第２作成部２０２は、論理接続可否データ１６’に含まれる上記の論理接続可否ブロック以外の接続可否サブブロック「Ｄ」、「Ｕ」、「Ｒ」、「Ｌ」が示す数字を変更しない。

この例では、接続不可を表す数字を「０」としているため、各エリアのチップデータ（エリア接続可否データ）「Ｕ」「Ｄ」「Ｌ」「Ｒ」同士の論理積を取ることでどのエリアにおいても接続不可条件に合致するペア測定は発生しない条件を作成できる。
上記のステップＳ２において、第２作成部２０２は、論理積が施された論理接続可否データ１６’を結果記憶部３１に格納し、加算指示を作成部６の第３作成部２０３に出力する。

第３作成部２０３は、加算指示に応じて、結果記憶部３１に格納された論理接続可否データ１６’を読み出す。第３作成部２０３は、論理接続可否データ１６’の論理接続可否ブロックの複数の接続可否サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」の各々が示す数字を加算し、図１８に示されるような接続可否データ１６を生成し、記憶装置３の結果記憶部３１に格納する（ステップＳ３）。これについて詳細に説明する。

上記のステップＳ３において、第３作成部２０３は、結果記憶部３１から論理接続可否データ１６’を接続可否データ１６として読み出す。接続可否データ１６は、複数の論理接続可否ブロックに対応する複数の接続可否ブロックを含んでいる。この複数の接続可否ブロックの各々は、上記の複数の接続可否サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」と、接続可能数サブブロック「Ｊ」とを含んでいる。

上記のステップＳ３において、第３作成部２０３は、接続可否データ１６に含まれる１行・４列目、１行・５列目、５行・１列目、５行・２列目、５行・７列目、５行・８列目、６行・１列目、６行・２列目、６行・７列目、６行・８列目、１０行・４列目、１０行・５列目の接続可否ブロックの接続可否サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」の各々が示す数字を加算した結果、「１」であることを認識する。
その結果、図１８に示されるように、第３作成部２０３は、接続可否データ１６に含まれる１行・４列目、１行・５列目、５行・１列目、５行・２列目、５行・７列目、５行・８列目、６行・１列目、６行・２列目、６行・７列目、６行・８列目、１０行・４列目、１０行・５列目の接続可否ブロックの接続可能数サブブロック「Ｊ」が示す数字「４」を数字「１」に変更（設定）する。

上記のステップＳ３において、第３作成部２０３は、接続可否データ１６に含まれる４行・１列目、４行・８列目、５行・３〜６列目、６行・３〜６列目、７行・１列目、７行・８列目の接続可否ブロックの接続可否サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」の各々が示す数字を加算した結果、「２」であることを認識する。
その結果、図１８に示されるように、第３作成部２０３は、接続可否データ１６に含まれる４行・１列目、４行・８列目、５行・３〜６列目、６行・３〜６列目、７行・１列目、７行・８列目の接続可否ブロックの接続可能数サブブロック「Ｊ」が示す数字「４」を数字「２」に変更（設定）する。

上記のステップＳ３において、第３作成部２０３は、接続可否データ１６に含まれる２行・４列目、２行・５列目、４行・２列目、４行・３列目、４行・６列目、４行・７列目、７行・２列目、７行・３列目、７行・６列目、７行・７列目、９行・４列目、９行・５列目の接続可否ブロックの接続可否サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」の各々が示す数字を加算した結果、「３」であることを認識する。
その結果、図１８に示されるように、第３作成部２０３は、接続可否データ１６に含まれる２行・４列目、２行・５列目、４行・２列目、４行・３列目、４行・６列目、４行・７列目、７行・２列目、７行・３列目、７行・６列目、７行・７列目、９行・４列目、９行・５列目の接続可否ブロックの接続可能数サブブロック「Ｊ」が示す数字「４」を数字「３」に変更（設定）する。

上記のステップＳ３において、第３作成部２０３は、接続可否データ１６に含まれる上記の接続可否ブロック以外の接続状態サブブロック「Ｄ」、「Ｕ」、「Ｒ」、「Ｌ」の各々が示す数字を加算した結果、その接続可否ブロック以外の接続可能数サブブロック「Ｊ」が示す数字が変わらないことを認識する。
その結果、図１８に示されるように、第３作成部２０３は、接続可否データ１６に含まれる上記の接続可否ブロック以外の接続可能数サブブロック「Ｊ」が示す数字を変更しない。

上記のステップＳ３において、第３作成部２０３は、加算が施された接続可否データ１６を結果記憶部３１に格納し、第１検索指示を検索処理部７に出力する。このように、接続可否データ１６に含まれる接続可否ブロックの複数の接続可否サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」のうち、数字「０」を示す接続可否サブブロックは、隣接するチップとの接続の禁止を表し、数字「１」を示す接続可否サブブロックは、隣接するチップとの接続の許可を表している。また、接続可否データ１６に含まれる接続可否ブロックの接続可能数サブブロック「Ｊ」が示す数字は、隣接し、且つ、接続を許可するチップの数を表している。これにより、検索処理部７は、複数のエリアイメージデータ１０−１〜１０−１２と、接続可否データ１６の複数の接続可否ブロックの各々の複数の接続可否サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」が示す数字と接続可能数サブブロック「Ｊ」が示す数字とに基づいて、複数の正常チップの各々に対してペア測定を行なうべきチップを検索し、検索結果として検索結果データ２０を出力装置４に出力することができる。

検索処理部７の第１検索部２０４は、第１検索指示に応じて、結果記憶部３１に格納された接続可否データ１６と複数のエリアイメージデータ１０−１〜１０−１２を読み出す。この第１検索部２０４は、接続可能数「０」を検索する。即ち、第１検索部２０４は、接続可否データ１６の複数の接続可否ブロックのうち、数字「０」を示す接続可能数サブブロック「Ｊ」を含む接続可否ブロックをシングル測定用ブロックとして検索する（ステップＳ４）。第１検索部２０４は、シングル測定用ブロックが存在する場合、シングル測定用ブロックを表すシングル測定設定指示と、接続可否データ１６と、複数のエリアイメージデータ１０−１〜１０−１２とを検索処理部７の第１処理部２０９に出力する（ステップＳ４−ＹＥＳ）。

第１処理部２０９は、シングル測定設定指示に応じて、複数のエリアイメージデータ１０−１〜１０−１２の各々のシングル測定用ブロックに対応するブロックを、シングル測定を行なうべきチップとして指定する（ステップＳ５）。ステップＳ５において、第１処理部２０９は、シングル測定用ブロックが指定された複数のエリアイメージデータ１０−１〜１０−１２を第１検索部２０４に出力する。第１検索部２０４は、第１処理部２０９からの複数のエリアイメージデータ１０−１〜１０−１２を記憶装置３の結果記憶部３１に格納する。また、ステップＳ５において、第１処理部２０９は、接続可否データ１６に含まれる複数の接続可否ブロックのうち、シングル測定用ブロックに隣接する接続可否ブロックの接続可否サブブロックが示す数字を「０」に変更する。その後、第１処理部２０９は、加算指示と、接続可否データ１６とを作成部６の第３作成部２０３に出力する。

第３作成部２０３は、第１処理部２０９からの加算指示に応じて、ステップＳ３を実行する。即ち、第３作成部２０３は、第１処理部２０９からの接続可否データ１６の接続可否ブロックの複数の接続可否サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」の各々が示す数字を加算し、その接続可否ブロックの接続可能数サブブロック「Ｊ」が示す数字を変更（再設定）する。その後、第３作成部２０３は、加算が施された接続可否データ１６を結果記憶部３１に格納し、第１検索指示を検索処理部７に出力する。

なお、この例では、シングル測定用ブロックが存在しないので、上記のステップＳ４−ＹＥＳ、ステップＳ５、ステップＳ３は実行されない。
検索処理部７の第１検索部２０４は、第１検索指示に応じて、ステップＳ４を実行し、シングル測定用ブロックの検索を終えたことを認識する。あるいは、シングル測定用ブロックが存在しないことを認識する。この場合、第１検索部２０４は、第２検索指示を第２検索部２０５に出力する（ステップＳ４−ＮＯ）。

検索処理部７の第２検索部２０５は、第２検索指示に応じて、結果記憶部３１に格納された接続可否データ１６と複数のエリアイメージデータ１０−１〜１０−１２を読み出す。この第２検索部２０５は、接続可能数「１」を検索する。即ち、第２検索部２０５は、接続可否データ１６の複数の接続可否ブロックのシングル測定用ブロック（この例では指定なし）以外の接続可否ブロックのうち、数字「１」を示す接続可能数サブブロック「Ｊ」を含む接続可否ブロックである第１接続可否ブロックと、第１接続可否ブロックに隣接する１つの接続可否ブロックとを、第１ペア測定用ブロックとして検索する（ステップＳ６）。例えば、図１９に示されるように、第２検索部２０５は、接続可否データ１６に含まれる接続可否ブロックの接続可能数サブブロック「Ｊ」が示す数字「１」に基づいて、１行・４列目の接続可否ブロックを第１接続可否ブロックとして、検索する。第２検索部２０５は、その１行・４列目の接続可否ブロックの接続可否サブブロック「Ｌ」が示す数字「１」に基づいて、１行・３列目の接続可否ブロックを、第１接続可否ブロックに隣接する１つの接続可否ブロックとして検索する。第２検索部２０５は、１行・４列目の接続可否ブロックと、１行・３列目の接続可否ブロックとを第１ペア測定用ブロックとして認識する。第２検索部２０５は、第１ペア測定用ブロックが存在するので、第１ペア測定用ブロックを表す第１ペア測定設定指示と、接続可否データ１６と、複数のエリアイメージデータ１０−１〜１０−１２とを検索処理部７の第２処理部２１０に出力する（ステップＳ６−ＹＥＳ）。

第２処理部２１０は、第１ペア測定設定指示に応じて、複数のエリアイメージデータ１０−１〜１０−１２の各々の第１ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する（ステップＳ７）。このように、複数のエリアイメージデータ１０−１〜１０−１２の各々の第１ペア測定用ブロックが指定された２つのブロックのうち、当該ブロックが表すチップと、当該ブロックに接続可能な隣接ブロックが表すチップとは、入出力ピンを共用するペア測定を行なうべきチップとして指定される。
ステップＳ７において、第２処理部２１０は、第１ペア測定用ブロックが指定された複数のエリアイメージデータ１０−１〜１０−１２を第２検索部２０５に出力する。第２検索部２０５は、第２処理部２１０からの複数のエリアイメージデータ１０−１〜１０−１２を記憶装置３の結果記憶部３１に格納する。また、図２０に示されるように、ステップＳ７において、第２処理部２１０は、接続可否データ１６に含まれる複数の接続可否ブロックのうち、第１ペア測定用ブロックに隣接する接続可否ブロックの接続可否サブブロックが示す数字を「０」に変更する。その後、第２処理部２１０は、加算指示と、接続可否データ１６とを作成部６の第３作成部２０３に出力する。

第３作成部２０３は、第２処理部２１０からの加算指示に応じて、ステップＳ３を実行する。即ち、第３作成部２０３は、第２処理部２１０からの接続可否データ１６の接続可否ブロックの複数の接続可否サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」の各々が示す数字を加算し、その接続可否ブロックの接続可能数サブブロック「Ｊ」が示す数字を変更（再設定）する。その後、第３作成部２０３は、加算が施された接続可否データ１６を結果記憶部３１に格納し、第１検索指示を検索処理部７に出力する。

検索処理部７の第２検索部２０５は、第２検索指示に応じて、ステップＳ６を実行し、第１ペア測定用ブロックの検索を終えたことを認識する。あるいは、第１ペア測定用ブロックが存在しないことを認識する。この場合、第２検索部２０５は、第３検索指示を第３検索部２０６に出力する（ステップＳ６−ＮＯ）。

検索処理部７の第３検索部２０６は、第３検索指示に応じて、結果記憶部３１に格納された接続可否データ１６と複数のエリアイメージデータ１０−１〜１０−１２を読み出す。この第３検索部２０６は、接続可能数「２」を検索する。即ち、第３検索部２０６は、接続可否データ１６の複数の接続可否ブロックのシングル測定用ブロック（この例では指定なし）と第１ペア測定用ブロック以外の接続可否ブロックのうち、数字「２」を示す接続可能数サブブロック「Ｊ」を含む接続可否ブロックである第２接続可否ブロックと、第２接続可否ブロックに隣接する２つの接続可否ブロックの中の１つの接続可否ブロックとを、第２ペア測定用ブロックとして検索する（ステップＳ８）。ステップＳ８において、例えば、第３検索部２０６は、接続可否データ１６に含まれる接続可否ブロックの接続可能数サブブロック「Ｊ」が示す数字「２」に基づいて、１行・１列目の接続可否ブロックを第２接続可否ブロックとして、検索する。第３検索部２０６は、その１行・１列目の接続可否ブロックの接続可否サブブロック「Ｄ」、「Ｒ」が示す数字「１」に基づいて、隣接チップ（隣接する接続可否ブロック）との接続が２方向存在することを認識する。第３検索部２０６は、任意の方向として例えば１行・２列目の接続可否ブロックを、第２接続可否ブロックに隣接する１つの接続可否ブロックとして検索（選択）する。第３検索部２０６は、１行・１列目の接続可否ブロックと、１行・２列目の接続可否ブロックとを第２ペア測定用ブロックとして認識する。第３検索部２０６は、第２ペア測定用ブロックが存在するので、第２ペア測定用ブロックを表す第２ペア測定設定指示と、接続可否データ１６と、複数のエリアイメージデータ１０−１〜１０−１２とを検索処理部７の第３処理部２１１に出力する（ステップＳ８−ＹＥＳ）。

第３処理部２１１は、第２ペア測定設定指示に応じて、複数のエリアイメージデータ１０−１〜１０−１２の各々の第２ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する（ステップＳ９）。このように、複数のエリアイメージデータ１０−１〜１０−１２の各々の第２ペア測定用ブロックが指定された２つのブロックのうち、当該ブロックが表すチップと、当該ブロックに接続可能な隣接ブロックが表すチップとは、入出力ピンを共用するペア測定を行なうべきチップとして指定される。
ステップＳ９において、第３処理部２１１は、第２ペア測定用ブロックが指定された複数のエリアイメージデータ１０−１〜１０−１２を第３検索部２０６に出力する。第３検索部２０６は、第３処理部２１１からの複数のエリアイメージデータ１０−１〜１０−１２を記憶装置３の結果記憶部３１に格納する。また、ステップＳ９において、第３処理部２１１は、接続可否データ１６に含まれる複数の接続可否ブロックのうち、第２ペア測定用ブロックに隣接する接続可否ブロックの接続可否サブブロックが示す数字を「０」に変更する。その後、第３処理部２１１は、加算指示と、接続可否データ１６とを作成部６の第３作成部２０３に出力する。

第３作成部２０３は、第３処理部２１１からの加算指示に応じて、ステップＳ３を実行する。即ち、第３作成部２０３は、第３処理部２１１からの接続可否データ１６の接続可否ブロックの複数の接続可否サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」の各々が示す数字を加算し、その接続可否ブロックの接続可能数サブブロック「Ｊ」が示す数字を変更（再設定）する。その後、第３作成部２０３は、加算が施された接続可否データ１６を結果記憶部３１に格納し、第１検索指示を検索処理部７に出力する。

検索処理部７の第３検索部２０６は、第３検索指示に応じて、ステップＳ８を実行し、第２ペア測定用ブロックの検索を終えたことを認識する。あるいは、第２ペア測定用ブロックが存在しないことを認識する。この場合、第３検索部２０６は、第４検索指示を第４検索部２０７に出力する（ステップＳ８−ＮＯ）。

検索処理部７の第４検索部２０７は、第４検索指示に応じて、結果記憶部３１に格納された接続可否データ１６と複数のエリアイメージデータ１０−１〜１０−１２を読み出す。この第４検索部２０７は、接続可能数「３」を検索する。即ち、第４検索部２０７は、接続可否データ１６の複数の接続可否ブロックのシングル測定用ブロック（この例では指定なし）と第１及び第２ペア測定用ブロック以外の接続可否ブロックのうち、数字「３」を示す接続可能数サブブロック「Ｊ」を含む接続可否ブロックである第３接続可否ブロックと、第３接続可否ブロックに隣接する３つの接続可否ブロックの中の１つの接続可否ブロックとを、第３ペア測定用ブロックとして検索する（ステップＳ１０）。ステップＳ１０において、例えば、第４検索部２０７は、接続可否データ１６に含まれる接続可否ブロックの接続可能数サブブロック「Ｊ」が示す数字「３」に基づいて、２行・３列目の接続可否ブロック（図２０に示されるように再設定された接続可否ブロック）を第３接続可否ブロックとして、検索する。第４検索部２０７は、その２行・３列目の接続可否ブロックの接続可否サブブロック「Ｄ」、「Ｌ」、「Ｒ」が示す数字「１」に基づいて、隣接チップ（隣接する接続可否ブロック）との接続が３方向存在することを認識する。第４検索部２０７は、任意の方向として例えば２行・４列目の接続可否ブロックを、第３接続可否ブロックに隣接する１つの接続可否ブロックとして検索（選択）する。第４検索部２０７は、２行・３列目の接続可否ブロックと、２行・４列目の接続可否ブロックとを第３ペア測定用ブロックとして認識する。第４検索部２０７は、第３ペア測定用ブロックが存在するので、第３ペア測定用ブロックを表す第３ペア測定設定指示と、接続可否データ１６と、複数のエリアイメージデータ１０−１〜１０−１２とを検索処理部７の第４処理部２１２に出力する（ステップＳ１０−ＹＥＳ）。

第４処理部２１２は、第３ペア測定設定指示に応じて、複数のエリアイメージデータ１０−１〜１０−１２の各々の第３ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する（ステップＳ１１）。このように、複数のエリアイメージデータ１０−１〜１０−１２の各々の第３ペア測定用ブロックが指定された２つのブロックのうち、当該ブロックが表すチップと、当該ブロックに接続可能な隣接ブロックが表すチップとは、入出力ピンを共用するペア測定を行なうべきチップとして指定される。
ステップＳ１１において、第４処理部２１２は、第３ペア測定用ブロックが指定された複数のエリアイメージデータ１０−１〜１０−１２を第４検索部２０７に出力する。第４検索部２０７は、第４処理部２１２からの複数のエリアイメージデータ１０−１〜１０−１２を記憶装置３の結果記憶部３１に格納する。また、ステップＳ１１において、第４処理部２１２は、接続可否データ１６に含まれる複数の接続可否ブロックのうち、第３ペア測定用ブロックに隣接する接続可否ブロックの接続可否サブブロックが示す数字を「０」に変更する。その後、第４処理部２１２は、加算指示と、接続可否データ１６とを作成部６の第３作成部２０３に出力する。

第３作成部２０３は、第４処理部２１２からの加算指示に応じて、ステップＳ３を実行する。即ち、第３作成部２０３は、第４処理部２１２からの接続可否データ１６の接続可否ブロックの複数の接続可否サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」の各々が示す数字を加算し、その接続可否ブロックの接続可能数サブブロック「Ｊ」が示す数字を変更（再設定）する。その後、第３作成部２０３は、加算が施された接続可否データ１６を結果記憶部３１に格納し、第１検索指示を検索処理部７に出力する。

検索処理部７の第４検索部２０７は、第３検索指示に応じて、ステップＳ１０を実行し、第３ペア測定用ブロックの検索を終えたことを認識する。あるいは、第３ペア測定用ブロックが存在しないことを認識する。この場合、第４検索部２０７は、第５検索指示を第５検索部２０８に出力する（ステップＳ１０−ＮＯ）。

検索処理部７の第５検索部２０８は、第５検索指示に応じて、結果記憶部３１に格納された接続可否データ１６と複数のエリアイメージデータ１０−１〜１０−１２を読み出す。この第５検索部２０８は、接続可能数「４」を検索する。即ち、第５検索部２０８は、接続可否データ１６の複数の接続可否ブロックのシングル測定用ブロック（この例では指定なし）と第１〜第３ペア測定用ブロック以外の接続可否ブロックのうち、数字「４」を示す接続可能数サブブロック「Ｊ」を含む接続可否ブロックである第４接続可否ブロックと、第４接続可否ブロックに隣接する４つの接続可否ブロックの中の１つの接続可否ブロックとを、第４ペア測定用ブロックとして検索する（ステップＳ１２）。ステップＳ１２において、例えば、第５検索部２０８は、接続可否データ１６に含まれる接続可否ブロックの接続可能数サブブロック「Ｊ」が示す数字「４」に基づいて、第４接続可否ブロックを検索する。第５検索部２０８は、その第４接続可否ブロックの接続可否サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」が示す数字「１」に基づいて、隣接チップ（隣接する接続可否ブロック）との接続が４方向存在することを認識する。第５検索部２０８は、任意の方向として第４接続可否ブロックに隣接する４つの接続可否ブロックの中の１つの接続可否ブロックを検索（選択）する。第５検索部２０８は、この第４接続可否ブロックと、上記１つの接続可否ブロックとを第４ペア測定用ブロックとして認識する。第５検索部２０８は、第４ペア測定用ブロックが存在するので、第４ペア測定用ブロックを表す第４ペア測定設定指示と、接続可否データ１６と、複数のエリアイメージデータ１０−１〜１０−１２とを検索処理部７の第５処理部２１３に出力する（ステップＳ１２−ＹＥＳ）。

第５処理部２１３は、第４ペア測定設定指示に応じて、複数のエリアイメージデータ１０−１〜１０−１２の各々の第４ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する（ステップＳ１３）。このように、複数のエリアイメージデータ１０−１〜１０−１２の各々の第４ペア測定用ブロックが指定された２つのブロックのうち、当該ブロックが表すチップと、当該ブロックに接続可能な隣接ブロックが表すチップとは、入出力ピンを共用するペア測定を行なうべきチップとして指定される。
ステップＳ１３において、第５処理部２１３は、第４ペア測定用ブロックが指定された複数のエリアイメージデータ１０−１〜１０−１２を第５検索部２０８に出力する。第５検索部２０８は、第５処理部２１３からの複数のエリアイメージデータ１０−１〜１０−１２を記憶装置３の結果記憶部３１に格納する。また、ステップＳ１３において、第５処理部２１３は、接続可否データ１６に含まれる複数の接続可否ブロックのうち、第４ペア測定用ブロックに隣接する接続可否ブロックの接続可否サブブロックが示す数字を「０」に変更する。その後、第５処理部２１３は、加算指示と、接続可否データ１６とを作成部６の第３作成部２０３に出力する。

第３作成部２０３は、第５処理部２１３からの加算指示に応じて、ステップＳ３を実行する。即ち、第３作成部２０３は、第５処理部２１３からの接続可否データ１６の接続可否ブロックの複数の接続可否サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」の各々が示す数字を加算し、その接続可否ブロックの接続可能数サブブロック「Ｊ」が示す数字を変更（再設定）する。その後、第３作成部２０３は、加算が施された接続可否データ１６を結果記憶部３１に格納し、第１検索指示を検索処理部７に出力する。

検索処理部７の第５検索部２０８は、第４検索指示に応じて、ステップＳ１２を実行し、第４ペア測定用ブロックの検索を終えたことを認識する。あるいは、第４ペア測定用ブロックが存在しないことを認識する。即ち、第５検索部２０８は、処理が完了したことを認識する。このとき、図２１に示されるように、接続可否データ１６には、複数の接続可否ブロックに対して、シングル測定用ブロック（この例では指定なし）と第１〜第４ペア測定用ブロックの少なくとも１つが検索されている。この場合、第５検索部２０８は、シングル測定用ブロック（この例では指定なし）と第１〜第４ペア測定用ブロックの少なくとも１つが指定された複数のエリアイメージデータ１０−１〜１０−１２を含むイメージデータ１０を、図２２に示されるような検索結果データ２０として出力装置４に出力する（ステップＳ１２−ＮＯ）。

以上の説明により、本発明の半導体チップ検査支援装置によれば、データ処理装置２が接続可否データ１６を生成することにより、ペア測定の組み合わせとして、非正常チップと、非正常チップに隣接する正常チップとの接続を禁止する。データ処理装置２は、複数のエリアイメージデータ１０−１〜１０−１２と、隣接するチップとの接続を禁止するか否かを表す数字（接続可否サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」が示す数字）と、隣接するチップとの接続を許可するチップの数（接続可能数サブブロック「Ｊ」が示す数字）とに基づいて、検索結果データ２０を出力装置４に出力する。これにより、検査時に検索結果データ２０を参照しながら複数の正常チップの各々に対してペア測定を行なうことができる。このように、本発明の半導体チップ検査支援装置によれば、ペア測定を行う際、正常チップを動作不良とすることなく検査することができる。

また、本発明では、上記の半導体チップ検査支援装置を用いることにより、ペア測定の組み合わせの条件を、数式を用いて一意に求めることが可能になる。
また、本発明では、組み合わせの条件を一意に求めることが可能となるため、計算機等により自動化が容易となる。
また、本発明では、多数個測定のためにのみ、非正常チップをプロセス工程にて対策するというコストが不要となる。
また、本発明では、複数のウェハー形状（サイズ違い等含む）があっても一度にその複数のウェハー形状に合わせたプローブカードの配列を同様の手順で容易に求めることが可能になる。
さらに、本発明では、ウェハーバーイン装置においても同様の手順で求めることができ、入出力ピンを有効に使用して多数個同時測定が可能となる。

本発明の半導体チップ検査支援装置の他の実施例について説明する。他の実施例では、上述の説明と重複する説明については省略する。

他の実施例として、図２３に示されるように、上記の正常チップ、非正常チップに加えて、ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）チップが使用されてもよい。ＴＥＧチップは、半導体でよく使われるトランジスタ等の特性測定用チップである。これについて具体的に説明する。

上述の実施例では、イメージデータ１０の複数のブロックの各々は、チップ状態情報“１”、チップ状態情報“２”、チップ状態情報“０”のいずれかを示している。これに対して、他の実施例では、図２３に示されるように、エリアイメージデータ１０−３に含まれる７行・５列目のブロックは、チップ状態情報“１”に代えて、チップ状態情報“Ｔ”を示している。エリアイメージデータ１０−６に含まれる５行・８列目のブロックは、チップ状態情報“１”に代えて、チップ状態情報“Ｔ”を示している。エリアイメージデータ１０−１０に含まれる３行・３列目のブロックは、チップ状態情報“１”に代えて、チップ状態情報“Ｔ”を示している。チップ状態情報“Ｔ”は、チップが半導体ウェハ１１上に存在する状態であることを表し、且つ、ＴＥＧチップであることを表している。ＴＥＧチップは、情報としては非正常チップに含まれる。即ち、チップ状態情報“Ｔ”はチップ状態情報“２”として扱われ、ＴＥＧチップはシングル測定の設定となる。これにより、データ処理装置２は、イメージデータ１０により、図２４に示されるような検索結果データ２０を生成することができる。このようにシングル測定とペア測定とが混在する結果を得ることが出来る。

他の実施例として、さらに最近開発されているウェハーバーイン装置において、入出力ピンを共用してペア測定を行う場合には、図２５に示されるようにイメージデータ１０を設定することで所望の結果を得ることが出来る。これについて具体的に説明する。

上述の実施例では、イメージデータ１０の複数のブロックの各々は、チップ状態情報“１”、チップ状態情報“２”、チップ状態情報“０”のいずれかを示している。これに対して、他の実施例では、図２５に示されるように、イメージデータ１０の複数のブロックのうち、チップが半導体ウェハ１１外にあるブロックは、チップ状態情報“０”に代えて、チップ状態情報“２”を示している。これにより、ウェハーバーイン装置において、入出力ピンを共用してペア測定を行う場合に所望の結果を得ることが出来る。

他の実施例として、対象チップ（図４のＦ２参照）の接続関係は、上下左右の方向に加えて、斜め方向も考慮することもできる。これについて具体的に説明する。

上述の実施例では、図４のＦ２に示されるように、設定エリア接続状態データ１２の複数の接続状態ブロックの各々は、複数の接続状態サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」を含んでいる。これに対して、他の実施例では、図２６に示されるように、設定エリア接続状態データ１２の複数の接続状態ブロックの各々は、複数の接続状態サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」、「ＵＬ」、「ＵＲ」、「ＤＬ」、「ＤＲ」を含んでいる。複数の接続状態ブロックのうちの１つの接続状態ブロックが表すチップ（対象チップ）をＣ０としたとき、接続状態サブブロック「Ｕ」は、対象チップＣ０上側の隣接チップＣ２との関係を示している。接続状態サブブロック「Ｄ」は、対象チップＣ０下側の隣接チップＣ６との関係を示している。接続状態サブブロック「Ｌ」は、対象チップＣ０左側の隣接チップＣ４との関係を示している。接続状態サブブロック「Ｒ」は、対象チップＣ０右側の隣接チップＣ９との関係を示している。接続状態サブブロック「ＵＬ」は、対象チップＣ０左斜め上側の隣接チップＣ３との関係を示している。接続状態サブブロック「ＵＲ」は、対象チップＣ０右斜め上側の隣接チップＣ１との関係を示している。接続状態サブブロック「ＤＬ」は、対象チップＣ０左斜め下側の隣接チップＣ５との関係を示している。接続状態サブブロック「ＤＲ」は、対象チップＣ０右斜め下側の隣接チップＣ７との関係を示している。

設定エリア接続状態データ１２の複数の接続状態ブロックの各々の複数の接続状態サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」、「ＵＬ」、「ＵＲ」、「ＤＬ」、「ＤＲ」のうち、プローブカードの測定エリアの端部に対応する接続状態サブブロックは、予め、数字「０」を示している。設定エリア接続状態データ１２に含まれる、上記以外の接続状態サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」、「ＵＬ」、「ＵＲ」、「ＤＬ」、「ＤＲ」は、予め、数字「１」を示している。
これにより、上下左右の方向に加えて、斜め方向も考慮してペア測定を行うことができる。

上述の実施例では、ペア測定は２個のチップについて行われるが、他の実施例として、図２７に示されるような斜め方向に３個のチップについて行うこともできる。また、図２８に示されるような水平方向に３個のチップについて行うこともできる。また、図２９に示されるような垂直方向に３個のチップについて行うこともできる。また、３個のチップに限らず、２個以上の組み合わせを得ることも容易に行うことが出来る。ここで、本発明の半導体チップ検査支援装置の他の実施例の動作について、図２６〜図２９も考慮して具体的に説明する。

ステップＳ１において、作成部６の第１作成部２０１は、そのイメージデータ１０に含まれる複数のエリアイメージデータ１０−１〜１０−１２に対して、それぞれ、複数のブロックのうち、正常チップを表すブロックと非正常チップを表すブロックとが隣接するブロックを調べ、複数のエリア接続状態データ１４−１〜１４−１２を生成し、記憶装置３の結果記憶部３１に格納する。
ここで、複数のエリア接続状態データ１４−１〜１４−１２のうちのエリア接続状態データ１４−２を例に挙げて説明する。

上記のステップＳ１において、第１作成部２０１は、結果記憶部３１から設定エリア接続状態データ１２をエリア接続状態データ１４−２として読み出す。
第１作成部２０１は、エリアイメージデータ１０−２に含まれる複数のブロックのうち、チップ状態情報“１”を表すブロックと、チップ状態情報“２”を表すブロックとが隣接するブロックを調べた結果、５行・２列目、６行・２列目のブロックと、５行・３列目、６行・３列目のブロックと、５行・４列目、６行・４列目のブロックと、６行・１列目、６行・２列目のブロックと、５行・４列目、５行・５列目のブロックと、６行・１列目、７行・１列目のブロックとであることを認識する。これに加えて、斜め方向として、６行・１列目、７行・２列目のブロックと、５行・２列目、６行・３列目のブロックと、５行・３列目、６行・４列目のブロックと、５行・４列目、６行・５列目のブロックと、５行・３列目、６行・２列目のブロックと、５行・４列目、６行・３列目のブロックとであることを認識する。
その結果、第１作成部２０１は、そのエリア接続状態データ１４−２に含まれる５行・２〜４列目、６行・１列目の接続状態ブロックの接続状態サブブロック「Ｄ」と、６行・２〜４列目、７行・１列目の接続状態ブロックの接続状態サブブロック「Ｕ」と、６行・１列目、５行・４列目の接続状態ブロックの接続状態サブブロック「Ｒ」と、６行・２列目、５行・５列目の接続状態ブロックの接続状態サブブロック「Ｌ」とが示す数字「１」を数字「０」に変更（設定）する。これに加えて、斜め方向として、そのエリア接続状態データ１４−２に含まれる５行・２〜４列目、６行・１列目の接続状態ブロックの接続状態サブブロック「ＤＲ」と、６行・３〜５列目、７行・２列目の接続状態ブロックの接続状態サブブロック「ＵＬ」と、５行・３列目、５行・４列目の接続状態ブロックの接続状態サブブロック「ＤＬ」と、６行・２列目、６行・３列目の接続状態ブロックの接続状態サブブロック「ＵＲ」とが示す数字「１」を数字「０」に変更（設定）する。第１作成部２０１は、このエリア接続状態データ１４−２を結果記憶部３１に格納する。

ステップＳ２において、作成部６の第２作成部２０２は、複数のエリア接続可否データ１４−１〜１４−１２の各々の同じ位置に配列された接続状態ブロックの接続状態サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」、「ＵＬ」、「ＵＲ」、「ＤＬ」、「ＤＲ」が示す数字に対して論理積を施し、論理接続可否データ１６’を生成し、記憶装置３の結果記憶部３１に格納する。

ステップＳ３において、作成部６の第３作成部２０３は、論理接続可否データ１６’の論理接続可否ブロックの複数の接続可否サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」、「ＵＬ」、「ＵＲ」、「ＤＬ」、「ＤＲ」の各々が示す数字を加算し、接続可否データ１６を生成し、記憶装置３の結果記憶部３１に格納する。

ステップＳ４において、検索処理部７の第１検索部２０４は、接続可否データ１６の複数の接続可否ブロックのうち、数字「０」を示す接続可能数サブブロック「Ｊ」を含む接続可否ブロックをシングル測定用ブロックとして検索する。ステップＳ５において、検索処理部７の第１処理部２０９は、複数のエリアイメージデータ１０−１〜１０−１２の各々のシングル測定用ブロックに対応するブロックを、シングル測定を行なうべきチップとして指定する。

ステップＳ６において、検索処理部７の第２検索部２０５は、接続可否データ１６の複数の接続可否ブロックのシングル測定用ブロック以外の接続可否ブロックのうち、数字「１」を示す接続可能数サブブロック「Ｊ」を含む接続可否ブロックである第１接続可否ブロックと、第１接続可否ブロックに隣接する１つの接続可否ブロックとを、第１ペア測定用ブロックとして検索する。ステップＳ７において、検索処理部７の第２処理部２１０は、複数のエリアイメージデータ１０−１〜１０−１２の各々の第１ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する。

ステップＳ８において、検索処理部７の第３検索部２０６は、接続可否データ１６の複数の接続可否ブロックのシングル測定用ブロックと第１ペア測定用ブロック以外の接続可否ブロックのうち、数字「２」を示す接続可能数サブブロック「Ｊ」を含む接続可否ブロックである第２接続可否ブロックと、第２接続可否ブロックに隣接する２つの接続可否ブロックの中の少なくとも１つの接続可否ブロック（例示；図２７〜図２９）とを、第２ペア測定用ブロックとして検索する。ステップＳ９において、検索処理部７の第３処理部２１１は、複数のエリアイメージデータ１０−１〜１０−１２の各々の第２ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する。

ステップＳ１０において、検索処理部７の第４検索部２０７は、接続可否データ１６の複数の接続可否ブロックのシングル測定用ブロックと第１及び第２ペア測定用ブロック以外の接続可否ブロックのうち、数字「３」を示す接続可能数サブブロック「Ｊ」を含む接続可否ブロックである第３接続可否ブロックと、第３接続可否ブロックに隣接する３つの接続可否ブロックの中の少なくとも１つの接続可否ブロックとを、第３ペア測定用ブロックとして検索する。ステップＳ１１において、検索処理部７の第４処理部２１２は、複数のエリアイメージデータ１０−１〜１０−１２の各々の第３ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する。

ステップＳ１２において、検索処理部７の第５検索部２０８は、接続可否データ１６の複数の接続可否ブロックのシングル測定用ブロックと第１〜第３ペア測定用ブロック以外の接続可否ブロックのうち、数字「４」以上を示す接続可能数サブブロック「Ｊ」を含む接続可否ブロックである第４接続可否ブロックと、第４接続可否ブロックに隣接する４つ以上の接続可否ブロックの中の少なくとも１つの接続可否ブロックとを、第４ペア測定用ブロックとして検索する。ステップＳ１３において、検索処理部７の第５処理部２１３は、複数のエリアイメージデータ１０−１〜１０−１２の各々の第４ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する。ステップＳ１２−ＮＯにおいて、第５検索部２０８は、シングル測定用ブロックと第１〜第４ペア測定用ブロックの少なくとも１つが指定された複数のエリアイメージデータ１０−１〜１０−１２を含むイメージデータ１０を、検索結果データ２０として出力装置４に出力する。

このように、本発明の半導体チップ検査支援装置によれば、他の実施例において、２個以上のチップを用いたペア測定の組み合わせを容易に決定することができる。
即ち、他の実施例において、データ処理装置２が接続可否データ１６を生成することにより、ペア測定の組み合わせとして、非正常チップと、非正常チップに隣接する正常チップとの接続を禁止する。データ処理装置２は、複数のエリアイメージデータ１０−１〜１０−１２と、隣接するチップとの接続を禁止するか否かを表す数字（接続可否サブブロック「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」、「ＵＬ」、「ＵＲ」、「ＤＬ」、「ＤＲ」が示す数字）と、隣接するチップとの接続を許可するチップの数（接続可能数サブブロック「Ｊ」が示す数字）とに基づいて、検索結果データ２０を出力装置４に出力する。これにより、検査時に検索結果データ２０を参照しながら、複数の正常チップの各々に対して、２個以上のチップを用いたペア測定を行なうことができる。このように、本発明の半導体チップ検査支援装置によれば、２個以上のチップを用いたペア測定を行う際、正常チップを動作不良とすることなく検査することができる。

また、本発明の半導体チップ検査支援装置によれば、図３及び図２３に示されるように異なる半導体ウェハ１１でプローブカードを共用したい場合には、２つのイメージデータ１０（図３に示されるイメージデータ１０、及び、図２３に示されるイメージデータ１０）から入力条件（チップ状態情報“１”、チップ状態情報“２”、チップ状態情報“０”、チップ状態情報“Ｔ”）を作成することで、２つの半導体ウェハ１１に共用可能なプローブカードを作成することが簡単にできる。
この例では図２３の結果が優先されることとなるが、例えばウェハーサイズが異なったりしても、データは最終的にひとつのエリア情報として扱うこととなるため、ウェハの種類が１枚でも２枚でもそれ以上あったとしても同様の手順にて求めることが可能となる。
また、測定装置側にて共用する入出力ピンをリレー等の切り替え装置にて、測定するペアを組み替える装置を追加すれば、本発明による方法で各エリア毎に最適な配列を求めることが可能となる。

図１は、本発明の半導体チップ検査支援装置の構成を示すブロック図である。 図２は、本発明の半導体チップ検査支援装置の動作を示すフローチャートである。 図３は、本発明の半導体チップ検査支援装置において、入力装置１からデータ処理装置２に与えられるイメージデータ１０を示している。 図４は、本発明の半導体チップ検査支援装置において、記憶装置３の結果記憶部３１に予め格納されている設定エリア接続状態データ１２を示している。 図５は、本発明の半導体チップ検査支援装置において、データ処理装置２により生成されるエリア接続状態データ１４−１を示している。 図６は、本発明の半導体チップ検査支援装置において、データ処理装置２により生成されるエリア接続状態データ１４−２を示している。 図７は、本発明の半導体チップ検査支援装置において、データ処理装置２により生成されるエリア接続状態データ１４−３を示している。 図８は、本発明の半導体チップ検査支援装置において、データ処理装置２により生成されるエリア接続状態データ１４−４を示している。 図９は、本発明の半導体チップ検査支援装置において、データ処理装置２により生成されるエリア接続状態データ１４−５を示している。 図１０は、本発明の半導体チップ検査支援装置において、データ処理装置２により生成されるエリア接続状態データ１４−６を示している。 図１１は、本発明の半導体チップ検査支援装置において、データ処理装置２により生成されるエリア接続状態データ１４−７を示している。 図１２は、本発明の半導体チップ検査支援装置において、データ処理装置２により生成されるエリア接続状態データ１４−８を示している。 図１３は、本発明の半導体チップ検査支援装置において、データ処理装置２により生成されるエリア接続状態データ１４−９を示している。 図１４は、本発明の半導体チップ検査支援装置において、データ処理装置２により生成されるエリア接続状態データ１４−１０を示している。 図１５は、本発明の半導体チップ検査支援装置において、データ処理装置２により生成されるエリア接続状態データ１４−１１を示している。 図１６は、本発明の半導体チップ検査支援装置において、データ処理装置２により生成されるエリア接続状態データ１４−１２を示している。 図１７は、本発明の半導体チップ検査支援装置において、データ処理装置２により生成される論理接続可否データ１６’を示している。 図１８は、本発明の半導体チップ検査支援装置において、データ処理装置２により生成される接続可否データ１６を示している。 図１９は、本発明の半導体チップ検査支援装置の動作を説明するための図である。 図２０は、本発明の半導体チップ検査支援装置の動作を説明するための図である。 図２１は、本発明の半導体チップ検査支援装置の動作を説明するための図である。 図２２は、本発明の半導体チップ検査支援装置において、データ処理装置２により生成される検索結果データ２０を示している。 図２３は、本発明の半導体チップ検査支援装置の他の実施例において、入力装置１からデータ処理装置２に与えられるイメージデータ１０を示している。 図２４は、本発明の半導体チップ検査支援装置の他の実施例において、データ処理装置２により生成される検索結果データ２０を示している。 図２５は、本発明の半導体チップ検査支援装置の他の実施例において、入力装置１からデータ処理装置２に与えられるイメージデータ１０を示している。 図２６は、本発明の半導体チップ検査支援装置の他の実施例を説明するための図である。 図２７は、本発明の半導体チップ検査支援装置の他の実施例を説明するための図である。 図２８は、本発明の半導体チップ検査支援装置の他の実施例を説明するための図である。 図２９は、本発明の半導体チップ検査支援装置の他の実施例を説明するための図である。

符号の説明

１ 入力装置
２ データ処理装置
３ 記憶装置
４ 出力装置
５ 実行部
６ 作成部
７ 検索処理部
８ コンピュータプログラム
１０ イメージデータ
１０−１〜１０−１２ エリアイメージデータ
１１ 半導体ウェハ
１２ 設定エリア接続状態データ
１４−１〜１４−１２ エリア接続状態データ
１６’ 論理接続可否データ
１６ 接続可否データ
３１ 結果記憶部
２０１ 第１作成部
２０２ 第２作成部
２０３ 第３作成部
２０４ 第１検索部
２０５ 第２検索部
２０６ 第３検索部
２０７ 第４検索部
２０８ 第５検索部
２０９ 第１処理部
２１０ 第２処理部
２１１ 第３処理部
２１２ 第４処理部
２１３ 第５処理部
「Ｕ」、「Ｄ」、「Ｌ」、「Ｒ」、「ＵＬ」、「ＵＲ」、「ＤＬ」、「ＤＲ」 接続状態サブブロック
「Ｊ」 接続可能数サブブロック

Claims (13)

1. 半導体ウェハ上に存在する複数の正常チップと非正常チップとを表すイメージデータを入力するデータ処理装置と、
   出力装置と
   を具備し、
   前記データ処理装置は、
   前記イメージデータに基づいて、前記複数の正常チップの各々に対して前記非正常チップとの接続を禁止するための接続可否データを生成する作成部と、
   前記イメージデータと前記接続可否データとに基づいて、前記複数の正常チップの各々に対してペア測定を行なうべきチップを検索し、検索結果を前記出力装置に出力する検索処理部と
   を具備する
   半導体チップ検査支援装置。
2. 請求項１に記載の半導体チップ検査支援装置において、
   前記イメージデータは、プローブカードの測定エリアに対応する複数のエリアイメージデータを含み、
   前記複数のエリアイメージデータの各々は、規則的に配列された複数のブロックを含み、
   前記複数のブロックの各々は、前記半導体ウェハ上に存在するチップを表し、
   前記作成部は、
   前記複数のエリアイメージデータに対して、それぞれ、前記複数のブロックのうち、前記正常チップを表すブロックと前記非正常チップを表すブロックとが隣接するブロックを調べ、複数のエリア接続状態データを生成する第１作成部
   を具備し、
   前記複数のエリア接続状態データの各々は、前記複数のブロックに対応する複数の接続状態ブロックを含み、
   前記複数の接続状態ブロックの各々は、複数の接続状態サブブロックを有し、
   前記複数の接続状態ブロックの各々の前記複数の接続状態サブブロックのうち、前記プローブカードの測定エリアの端部に対応する接続状態サブブロックと、前記非正常チップを表すブロックに対応する接続状態ブロックに隣接する接続状態サブブロックは、数字０を示し、
   前記複数の接続状態ブロックの各々の前記複数の接続可否サブブロックのうち、前記非正常チップを表すブロックに対応する接続状態ブロックに隣接しない接続状態サブブロックは、数字１を示し、
   前記作成部は、更に、
   前記複数のエリア接続可否データの各々の同じ位置に配列された前記接続状態ブロックの接続状態サブブロックが示す数字に対して論理積を施した、論理接続可否データを生成する第２作成部
   を具備し、
   前記論理接続可否データは、前記複数の接続状態ブロックに対応する複数の論理接続可否ブロックを含み、
   前記複数の論理接続可否ブロックの各々は、前記論理積が施された複数の接続可否サブブロックを有し、
   前記作成部は、更に、
   前記論理接続可否データの前記論理接続可否ブロックの前記複数の接続可否サブブロックの各々が示す数字を加算した、前記接続可否データを生成する第３作成部
   を具備し、
   前記接続可否データは、前記複数の論理接続可否ブロックに対応する複数の接続可否ブロックを含み、
   前記複数の接続可否ブロックの各々は、前記複数の接続可否サブブロックと、前記加算が施された接続可能数サブブロックとを有し、
   前記複数の接続可否サブブロックのうち、０を示す接続可否サブブロックは、隣接するチップとの接続の禁止を表し、１を示す接続可否サブブロックは、隣接するチップとの接続の許可を表し、
   前記接続可能数サブブロックが示す数字は、隣接し、且つ、接続を許可するチップの数を表し、
   前記検索処理部は、
   前記複数のエリアイメージデータと、前記接続可否データの前記複数の接続可否ブロックの各々の前記複数の接続可否サブブロックが示す数字と前記接続可能数サブブロックが示す数字とに基づいて、前記複数の正常チップの各々に対してペア測定を行なうべきチップを検索し、前記検索結果を前記出力装置に出力する
   半導体チップ検査支援装置。
3. 請求項２に記載の半導体チップ検査支援装置において、
   前記検索処理部は、
   前記接続可否データの前記複数の接続可否ブロックのうち、０を示す接続可能数サブブロックを含む接続可否ブロックをシングル測定用ブロックとして検索する第１検索部と、
   前記複数のエリアイメージデータの各々の前記シングル測定用ブロックに対応するブロックを、シングル測定を行なうべきチップとして指定する第１処理部と、
   前記接続可否データの前記複数の接続可否ブロックの前記シングル測定用ブロック以外の接続可否ブロックのうち、１を示す接続可能数サブブロックを含む接続可否ブロックである第１接続可否ブロックと、前記第１接続可否ブロックに隣接する１つの接続可否ブロックとを、第１ペア測定用ブロックとして検索する第２検索部と、
   前記複数のエリアイメージデータの各々の前記第１ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する第２処理部と、
   前記接続可否データの前記複数の接続可否ブロックの前記シングル測定用ブロックと前記第１ペア測定用ブロック以外の接続可否ブロックのうち、２を示す接続可能数サブブロックを含む接続可否ブロックである第２接続可否ブロックと、前記第２接続可否ブロックに隣接する２つの接続可否ブロックの中の１つの接続可否ブロックとを、第２ペア測定用ブロックとして検索する第３検索部と、
   前記複数のエリアイメージデータの各々の前記第２ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する第３処理部と、
   前記接続可否データの前記複数の接続可否ブロックの前記シングル測定用ブロックと前記第１及び第２ペア測定用ブロック以外の接続可否ブロックのうち、３を示す接続可能数サブブロックを含む接続可否ブロックである第３接続可否ブロックと、前記第３接続可否ブロックに隣接する３つの接続可否ブロックの中の１つの接続可否ブロックとを、第３ペア測定用ブロックとして検索する第４検索部と、
   前記複数のエリアイメージデータの各々の前記第３ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する第４処理部と、
   前記接続可否データの前記複数の接続可否ブロックの前記シングル測定用ブロックと前記第１乃至第３ペア測定用ブロック以外の接続可否ブロックのうち、４を示す接続可能数サブブロックを含む接続可否ブロックである第４接続可否ブロックと、前記第４接続可否ブロックに隣接する４つの接続可否ブロックの中の１つの接続可否ブロックとを、第４ペア測定用ブロックとして検索する第５検索部と、
   前記複数のエリアイメージデータの各々の前記第４ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する第５処理部と
   を具備し、
   前記第５検索部は、前記シングル測定用ブロックと前記第１乃至第４ペア測定用ブロックの少なくとも１つが指定された前記複数のエリアイメージデータを含む前記イメージデータを、前記検索結果として前記出力装置に出力する
   半導体チップ検査支援装置。
4. 請求項２に記載の半導体チップ検査支援装置において、
   前記検索処理部は、
   前記接続可否データの前記複数の接続可否ブロックのうち、０を示す接続可能数サブブロックを含む接続可否ブロックをシングル測定用ブロックとして検索する第１検索部と、
   前記複数のエリアイメージデータの各々の前記シングル測定用ブロックに対応するブロックを、シングル測定を行なうべきチップとして指定する第１処理部と、
   前記接続可否データの前記複数の接続可否ブロックの前記シングル測定用ブロック以外の接続可否ブロックのうち、１を示す接続可能数サブブロックを含む接続可否ブロックである第１接続可否ブロックと、前記第１接続可否ブロックに隣接する１つの接続可否ブロックとを、第１ペア測定用ブロックとして検索する第２検索部と、
   前記複数のエリアイメージデータの各々の前記第１ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する第２処理部と、
   前記接続可否データの前記複数の接続可否ブロックの前記シングル測定用ブロックと前記第１ペア測定用ブロック以外の接続可否ブロックのうち、２を示す接続可能数サブブロックを含む接続可否ブロックである第２接続可否ブロックと、前記第２接続可否ブロックに隣接する２つの接続可否ブロックの中の少なくとも１つの接続可否ブロックとを、第２ペア測定用ブロックとして検索する第３検索部と、
   前記複数のエリアイメージデータの各々の前記第２ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する第３処理部と、
   前記接続可否データの前記複数の接続可否ブロックの前記シングル測定用ブロックと前記第１及び第２ペア測定用ブロック以外の接続可否ブロックのうち、３を示す接続可能数サブブロックを含む接続可否ブロックである第３接続可否ブロックと、前記第３接続可否ブロックに隣接する３つの接続可否ブロックの中の少なくとも１つの接続可否ブロックとを、第３ペア測定用ブロックとして検索する第４検索部と、
   前記複数のエリアイメージデータの各々の前記第３ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する第４処理部と、
   前記接続可否データの前記複数の接続可否ブロックの前記シングル測定用ブロックと前記第１乃至第３ペア測定用ブロック以外の接続可否ブロックのうち、４以上を示す接続可能数サブブロックを含む接続可否ブロックである第４接続可否ブロックと、前記第４接続可否ブロックに隣接する４つ以上の接続可否ブロックの中の少なくとも１つの接続可否ブロックとを、第４ペア測定用ブロックとして検索する第５検索部と、
   前記複数のエリアイメージデータの各々の前記第４ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する第５処理部と
   を具備し、
   前記第５検索部は、前記シングル測定用ブロックと前記第１乃至第４ペア測定用ブロックの少なくとも１つが指定された前記複数のエリアイメージデータを含む前記イメージデータを、前記検索結果として前記出力装置に出力する
   半導体チップ検査支援装置。
5. 請求項１〜４のいずれか一項に記載の半導体チップ検査支援装置において、
   前記正常チップは、前記半導体ウェハ上に回路を構成するチップであり、
   前記非正常チップは、前記半導体ウェハ上に回路を構成できないチップである
   半導体チップ検査支援装置。
6. 請求項１〜５のいずれか一項に記載の半導体チップ検査支援装置において、
   前記非正常チップは、ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）チップを含む
   半導体チップ検査支援装置。
7. 半導体ウェハ上に存在する複数の正常チップと非正常チップとを表すイメージデータを入力するコンピュータを用いて、半導体チップの検査を支援する方法であって、
   前記イメージデータに基づいて、前記複数の正常チップの各々に対して前記非正常チップとの接続を禁止するための接続可否データを生成する作成ステップと、
   前記イメージデータと前記接続可否データとに基づいて、前記複数の正常チップの各々に対してペア測定を行なうべきチップを検索し、検索結果を出力装置に出力する検索処理ステップと
   を具備する
   半導体チップ検査支援方法。
8. 請求項７に記載の半導体チップ検査支援方法において、
   前記イメージデータは、プローブカードの測定エリアに対応する複数のエリアイメージデータを含み、
   前記複数のエリアイメージデータの各々は、規則的に配列された複数のブロックを含み、
   前記複数のブロックの各々は、前記半導体ウェハ上に存在するチップを表し、
   前記作成ステップは、
   前記複数のエリアイメージデータに対して、それぞれ、前記複数のブロックのうち、前記正常チップを表すブロックと前記非正常チップを表すブロックとが隣接するブロックを調べ、複数のエリア接続状態データを生成する第１作成ステップ
   を具備し、
   前記複数のエリア接続状態データの各々は、前記複数のブロックに対応する複数の接続状態ブロックを含み、
   前記複数の接続状態ブロックの各々は、複数の接続状態サブブロックを有し、
   前記複数の接続状態ブロックの各々の前記複数の接続状態サブブロックのうち、前記プローブカードの測定エリアの端部に対応する接続状態サブブロックと、前記非正常チップを表すブロックに対応する接続状態ブロックに隣接する接続状態サブブロックは、数字０を示し、
   前記複数の接続状態ブロックの各々の前記複数の接続可否サブブロックのうち、前記非正常チップを表すブロックに対応する接続状態ブロックに隣接しない接続状態サブブロックは、数字１を示し、
   前記作成ステップは、更に、
   前記複数のエリア接続可否データの各々の同じ位置に配列された前記接続状態ブロックの接続状態サブブロックが示す数字に対して論理積を施した、論理接続可否データを生成する第２作成ステップ
   を具備し、
   前記論理接続可否データは、前記複数の接続状態ブロックに対応する複数の論理接続可否ブロックを含み、
   前記複数の論理接続可否ブロックの各々は、前記論理積が施された複数の接続可否サブブロックを有し、
   前記作成ステップは、更に、
   前記論理接続可否データの前記論理接続可否ブロックの前記複数の接続可否サブブロックの各々が示す数字を加算した、前記接続可否データを生成する第３作成ステップ
   を具備し、
   前記接続可否データは、前記複数の論理接続可否ブロックに対応する複数の接続可否ブロックを含み、
   前記複数の接続可否ブロックの各々は、前記複数の接続可否サブブロックと、前記加算が施された接続可能数サブブロックとを有し、
   前記複数の接続可否サブブロックのうち、０を示す接続可否サブブロックは、隣接するチップとの接続の禁止を表し、１を示す接続可否サブブロックは、隣接するチップとの接続の許可を表し、
   前記接続可能数サブブロックが示す数字は、隣接し、且つ、接続を許可するチップの数を表し、
   前記検索処理ステップは、
   前記複数のエリアイメージデータと、前記接続可否データの前記複数の接続可否ブロックの各々の前記複数の接続可否サブブロックが示す数字と前記接続可能数サブブロックが示す数字とに基づいて、前記複数の正常チップの各々に対してペア測定を行なうべきチップを検索し、前記検索結果を前記出力装置に出力する
   半導体チップ検査支援方法。
9. 請求項８に記載の半導体チップ検査支援方法において、
   前記検索処理ステップは、
   前記接続可否データの前記複数の接続可否ブロックのうち、０を示す接続可能数サブブロックを含む接続可否ブロックをシングル測定用ブロックとして検索する第１検索ステップと、
   前記複数のエリアイメージデータの各々の前記シングル測定用ブロックに対応するブロックを、シングル測定を行なうべきチップとして指定する第１処理ステップと、
   前記接続可否データの前記複数の接続可否ブロックの前記シングル測定用ブロック以外の接続可否ブロックのうち、１を示す接続可能数サブブロックを含む接続可否ブロックである第１接続可否ブロックと、前記第１接続可否ブロックに隣接する１つの接続可否ブロックとを、第１ペア測定用ブロックとして検索する第２検索ステップと、
   前記複数のエリアイメージデータの各々の前記第１ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する第２処理ステップと、
   前記接続可否データの前記複数の接続可否ブロックの前記シングル測定用ブロックと前記第１ペア測定用ブロック以外の接続可否ブロックのうち、２を示す接続可能数サブブロックを含む接続可否ブロックである第２接続可否ブロックと、前記第２接続可否ブロックに隣接する２つの接続可否ブロックの中の１つの接続可否ブロックとを、第２ペア測定用ブロックとして検索する第３検索ステップと、
   前記複数のエリアイメージデータの各々の前記第２ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する第３処理ステップと、
   前記接続可否データの前記複数の接続可否ブロックの前記シングル測定用ブロックと前記第１及び第２ペア測定用ブロック以外の接続可否ブロックのうち、３を示す接続可能数サブブロックを含む接続可否ブロックである第３接続可否ブロックと、前記第３接続可否ブロックに隣接する３つの接続可否ブロックの中の１つの接続可否ブロックとを、第３ペア測定用ブロックとして検索する第４検索ステップと、
   前記複数のエリアイメージデータの各々の前記第３ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する第４処理ステップと、
   前記接続可否データの前記複数の接続可否ブロックの前記シングル測定用ブロックと前記第１乃至第３ペア測定用ブロック以外の接続可否ブロックのうち、４を示す接続可能数サブブロックを含む接続可否ブロックである第４接続可否ブロックと、前記第４接続可否ブロックに隣接する４つの接続可否ブロックの中の１つの接続可否ブロックとを、第４ペア測定用ブロックとして検索する第５検索ステップと、
   前記複数のエリアイメージデータの各々の前記第４ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する第５処理ステップと、
   前記シングル測定用ブロックと前記第１乃至第４ペア測定用ブロックの少なくとも１つが指定された前記複数のエリアイメージデータを含む前記イメージデータを、前記検索結果として前記出力装置に出力する出力ステップと
   を具備する
   半導体チップ検査支援方法。
10. 請求項８に記載の半導体チップ検査支援方法において、
    前記検索処理ステップは、
    前記接続可否データの前記複数の接続可否ブロックのうち、０を示す接続可能数サブブロックを含む接続可否ブロックをシングル測定用ブロックとして検索する第１検索ステップと、
    前記複数のエリアイメージデータの各々の前記シングル測定用ブロックに対応するブロックを、シングル測定を行なうべきチップとして指定する第１処理ステップと、
    前記接続可否データの前記複数の接続可否ブロックの前記シングル測定用ブロック以外の接続可否ブロックのうち、１を示す接続可能数サブブロックを含む接続可否ブロックである第１接続可否ブロックと、前記第１接続可否ブロックに隣接する１つの接続可否ブロックとを、第１ペア測定用ブロックとして検索する第２検索ステップと、
    前記複数のエリアイメージデータの各々の前記第１ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する第２処理ステップと、
    前記接続可否データの前記複数の接続可否ブロックの前記シングル測定用ブロックと前記第１ペア測定用ブロック以外の接続可否ブロックのうち、２を示す接続可能数サブブロックを含む接続可否ブロックである第２接続可否ブロックと、前記第２接続可否ブロックに隣接する２つの接続可否ブロックの中の少なくとも１つの接続可否ブロックとを、第２ペア測定用ブロックとして検索する第３検索ステップと、
    前記複数のエリアイメージデータの各々の前記第２ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する第３処理ステップと、
    前記接続可否データの前記複数の接続可否ブロックの前記シングル測定用ブロックと前記第１及び第２ペア測定用ブロック以外の接続可否ブロックのうち、３を示す接続可能数サブブロックを含む接続可否ブロックである第３接続可否ブロックと、前記第３接続可否ブロックに隣接する３つの接続可否ブロックの中の少なくとも１つの接続可否ブロックとを、第３ペア測定用ブロックとして検索する第４検索ステップと、
    前記複数のエリアイメージデータの各々の前記第３ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する第４処理ステップと、
    前記接続可否データの前記複数の接続可否ブロックの前記シングル測定用ブロックと前記第１乃至第３ペア測定用ブロック以外の接続可否ブロックのうち、４以上を示す接続可能数サブブロックを含む接続可否ブロックである第４接続可否ブロックと、前記第４接続可否ブロックに隣接する４つ以上の接続可否ブロックの中の少なくとも１つの接続可否ブロックとを、第４ペア測定用ブロックとして検索する第５検索ステップと、
    前記複数のエリアイメージデータの各々の前記第４ペア測定用ブロックに対応するブロックを、ペア測定を行なうべきチップとして指定する第５処理ステップと、
    前記シングル測定用ブロックと前記第１乃至第４ペア測定用ブロックの少なくとも１つが指定された前記複数のエリアイメージデータを含む前記イメージデータを、前記検索結果として前記出力装置に出力する出力ステップと
    を具備する
    半導体チップ検査支援方法。
11. 請求項７〜１０のいずれか一項に記載の半導体チップ検査支援方法において、
    前記正常チップは、前記半導体ウェハ上に回路を構成するチップであり、
    前記非正常チップは、前記半導体ウェハ上に回路を構成できないチップである
    半導体チップ検査支援方法。
12. 請求項７〜１１のいずれか一項に記載の半導体チップ検査支援方法において、
    前記非正常チップは、ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）チップを含む
    半導体チップ検査支援方法。
13. 請求項７〜１２のいずれか一項に記載の半導体チップ検査支援方法の各ステップを前記コンピュータに実行させるコンピュータプログラム。

Images