JP2010032428A - 半導体装置及び半導体装置の検査方法 - Google Patents
半導体装置及び半導体装置の検査方法 Download PDFInfo
- Publication number
- JP2010032428A JP2010032428A JP2008196625A JP2008196625A JP2010032428A JP 2010032428 A JP2010032428 A JP 2010032428A JP 2008196625 A JP2008196625 A JP 2008196625A JP 2008196625 A JP2008196625 A JP 2008196625A JP 2010032428 A JP2010032428 A JP 2010032428A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- output
- path
- semiconductor device
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】スキャンパスを動的に切り換えることにより、スキャンパスの故障箇所を容易に特定することができる半導体装置を提供する。
【解決手段】半導体装置1は、スキャン回路を有する半導体装置であって、スキャン回路は、縦続接続される複数のフリップフロップと、前段のフリップフロップの出力を後段のフリップフロップに選択的に出力する1つ以上の選択部と、を有するスキャンパスを複数具備し、選択部は、自己の属するスキャンパス以外のスキャンパスに含まれるフリップフロップの出力を後段のフリップフロップに選択的に出力する。
【選択図】図2
【解決手段】半導体装置1は、スキャン回路を有する半導体装置であって、スキャン回路は、縦続接続される複数のフリップフロップと、前段のフリップフロップの出力を後段のフリップフロップに選択的に出力する1つ以上の選択部と、を有するスキャンパスを複数具備し、選択部は、自己の属するスキャンパス以外のスキャンパスに含まれるフリップフロップの出力を後段のフリップフロップに選択的に出力する。
【選択図】図2
Description
本発明は、半導体装置及び半導体装置の検査方法に関し、特に、スキャンパスを動的に切り換えて、スキャンパスの故障箇所を特定する半導体装置及び半導体装置の検査方法に関する。
近年、半導体集積回路の微細化に伴って、回路規模の増大及び複雑化が進み、実チップでの回路のテストが困難になっている。そのため、テストの容易化及び故障検出率の向上のための1つの方法として、スキャン回路を用いたスキャンテストが行われる。
スキャン回路は、回路内のフリップフロップ(以下、FFという)をスキャンFFに置き換え、このスキャンFFをシリアルに接続しスキャンパスを構成したものである。スキャンテストは、このように構成されたスキャンパスを用い、直接テスト用の入力端子から回路内部のFFに値を設定し、かつ、直接テスト用の出力端子からFFの値を観測する手法である。このスキャンパスを用いてデータを入出力することにより半導体集積回路内部の状態を直接制御し、かつ、観測することができるので、テストの容易化及び故障検出率の向上を図ることができる。
スキャンテストでは、最初にスキャンパスが正しく動作することの確認が行われるが、このスキャンパスに故障が発生するとスキャンテストが実行できない。そこで、スキャンパス中に故障が発生すると、故障箇所を特定するためのデバッグが行われることになる。ところが、1つのスキャンパスには設計の規模にもよるが、数千個のスキャンFFが接続されているため、どのスキャンFFに問題があるかを特定することが困難である。
故障箇所を特定するためのデバッグを行う場合、設計者等が、デバッグ用に作成した所定のスキャンデータをスキャンインから入力し、スキャンアウトから出力された結果を解析する。更に、この解析結果を元にデバッグ用にスキャンデータを作成するというループを何度も繰り返す必要があり、故障しているスキャンFFを特定するためには、多くの時間が必要となる。
そこで、スキャンパスを繋ぎかえることにより、並列計算機の巨大システムのスキャンテストを効率的に行うスキャン装置が提供されている(例えば、特許文献1参照)。しかし、この提案では、ネットワークのスキャンパスを対象としており、半導体集積回路内のスキャンパスには適用できないという問題がある。
特開平10−134011号公報
本発明は、スキャンパスを動的に切り換えることにより、スキャンパスの故障箇所を容易に特定することができる半導体装置を提供することを目的とする。
本発明の一態様によれば、スキャン回路を有する半導体装置であって、前記スキャン回路は、縦続接続される複数のフリップフロップと、前段の前記フリップフロップの出力を後段の前記フリップフロップに選択的に出力する1つ以上の選択部と、を有するスキャンパスを複数具備し、前記選択部は、自己の属するスキャンパス以外のスキャンパスに含まれる前記フリップフロップの出力を前記後段の前記フリップフロップに選択的に出力することを特徴とする半導体装置を提供することができる。
本発明の一態様によれば、スキャン回路を用いた半導体装置の検査方法であって、スキャンパスを構成する複数のフリップフロップに機能テストモードにより検査値を設定し、検査対象区間を迂回するパスを介して前記スキャンパスにスキャンテストモードにより所定の値を設定し、前記スキャンパスから前記スキャンテストモードにより前記検査値及び前記所定の値を取り出すことを特徴とする半導体装置の検査方法を提供することができる。
本発明の半導体装置によれば、スキャンパスを動的に切り換えることにより、スキャンパスの故障箇所を容易に特定することができる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る半導体装置の構成を示すブロック図である。本実施の形態の半導体装置1は、入力端子2a、2b及び2cと、出力端子3a、3b及び3cと、スキャンイン端子4と、スキャンアウト端子5と、複数のFF6a〜6nと、複数の組合せ回路7a〜7nと、スキャン回路10とを有して構成されている。また、検査装置8は、このように構成された半導体装置1を検査するための装置である。
図1は、本発明の第1の実施の形態に係る半導体装置の構成を示すブロック図である。本実施の形態の半導体装置1は、入力端子2a、2b及び2cと、出力端子3a、3b及び3cと、スキャンイン端子4と、スキャンアウト端子5と、複数のFF6a〜6nと、複数の組合せ回路7a〜7nと、スキャン回路10とを有して構成されている。また、検査装置8は、このように構成された半導体装置1を検査するための装置である。
入力端子2aには、検査装置8から所定のデータが入力される。入力端子2aは、入力されたデータをFF6aに出力する。FF6aは、入力端子2aからのデータを取り込み、取り込んだデータを組合せ回路7aに出力する。組合せ回路7aは、入力されたデータから得られたデータをFF6fに出力する。
FF6fは、組合せ回路7aからのデータを取り込み、取り込んだデータを組合せ回路7dに出力する。組合せ回路7dは、入力されたデータから得られたデータをFF6gに出力する。FF6gは、組合せ回路7dからのデータを取り込み、取り込んだデータを出力端子3aに出力する。出力端子3aは、入力されたデータを検査装置8に出力する。
このように構成される入力端子2aから出力端子3aまでの実線の矢印で示すパスを通常パスという。
同様に、入力端子2bは、入力されたデータをFF6bに出力する。FF6b、組合せ回路7b、FF6e、組合せ回路7e及びFF6hを介して得られたデータは、出力端子3bに出力され、出力端子3bは、入力されたデータを検査装置8に出力する。
同様に、入力端子2cは、入力されたデータをFF6cに出力する。FF6c、組合せ回路7c、FF6d、組合せ回路7n及びFF6nを介して得られたデータは、出力端子3cに出力され、出力端子3cは、入力されたデータを検査装置8に出力する。
スキャン回路10は、半導体装置1内のFFを通常パスとは異なるパスによりシリアルに接続し構成されている。ここで、通常パスとは異なるパスとは、破線の矢印により示すスキャンパスである。なお、図1において、スキャン回路10の構成は、簡易的に示しており、スキャン回路10の詳細の構成については、後述する図2を用いて説明する。
スキャンイン端子4には、検査装置8からデータが入力され、スキャンイン端子4は、このデータをFF6aに出力する。また、スキャンアウト端子5には、FF6nからデータが入力され、スキャンアウト端子5は、このデータを検査装置8に出力する。なお、スキャン回路10の構成については、後述する図2を用い詳細に説明する。
このように構成された半導体装置1のファンクションテストを実施する場合、通常パスを用いることになる。即ち、検査装置8から所定のテストパターンが、入力端子2a、2b及び2cにそれぞれ入力される。入力端子2aに入力されたテストパターンは、通常パスにより接続されている各回路に入出力され、得られたデータが出力端子3aから検査装置8に出力される。同様に、入力端子2bに入力されたテストパターンは、通常パスにより接続されている各回路に入出力され、得られたデータが出力端子3bから検査装置8に出力される。同様に、入力端子2cに入力されたテストパターンは、通常パスにより接続されている各回路に入出力され、得られたデータが出力端子3cから検査装置8に出力される。
検査装置8は、出力端子3a、3b及び3cから入力されたデータと期待値との比較を行い、半導体装置1の故障の有無を判定する。
一方、スキャンテストを実施する場合、このスキャンパスを用い、スキャンイン端子4から半導体装置1内のFFに値が設定され、かつ、スキャンアウト端子5から半導体装置1内のFFの値が読み出される。即ち、検査装置8からスキャンイン端子4にデータが入力されることにより、スキャン回路10内のFFに所定の値を設定でき、スキャンアウト端子5から出力されたデータを検査装置8に入力することにより、スキャン回路10内のFFの値を観測することができる。
ここで、半導体装置1内のスキャン回路10について詳細に説明する。図2は、半導体装置1内のスキャン回路10の構成を示すブロック図である。スキャン回路10は、スキャンパス11a,11b,11c,11dの4本のスキャンパスを有して構成されている。なお、スキャン回路10では、説明の理解を容易にするためにスキャンパスが4本で構成されている例を示しているが、スキャンパスの本数は、4本に限定されることはない。
スキャンパス11aは、スキャンFF21a〜36aの16個のスキャンFFとマルチプレクサ(以下、MUXという)41a〜43aの3個のMUXとを有して構成されている。同様に、スキャンパス11bは、スキャンFF21b〜36bとMUX41b〜43bとを有し、スキャンパス11cは、スキャンFF21c〜36cとMUX41c〜43cとを有し、スキャンパス11dは、スキャンFF21d〜36dとMUX41d〜43dとを有して構成されている。
スキャン回路10の全てのスキャンFFは、図示しない同一クロックの立ち上がりエッジで動作する。なお、各スキャンパスには、説明の理解を容易にするためにスキャンFFが16個とMUXが3個とで構成されている例を示しているが、この構成に限定されることはない。
スキャン回路10の全てのMUXは、図示しない選択信号に基づいて、同一のスキャンパス内のスキャンFFの出力と異なるスキャンパス内のスキャンFFの出力とのどちらか一方を選択し、後段のスキャンFFに出力する。各MUXは、選択信号が0の場合、同一のスキャンパス内のスキャンFFの出力を選択し、選択信号が1の場合、異なるスキャンパス内のスキャンFFの出力を選択する。なお、選択信号は、チップ外部の端子から制御できるようにする。
ここで、スキャンパス11aの構成について、具体的に説明する。
スキャンFF21aには、スキャンインからのデータが入力される。スキャンFF21aは、このデータをクロックの立ち上がりエッジおいて取り込み、取り込んだデータをスキャンFF22aに出力する。
スキャンFF22aは、スキャンFF21aからのデータを次のクロックの上がりエッジおいて取り込み、取り込んだデータをスキャンFF23aに出力する。
スキャンFF23aは、スキャンFF22aからのデータを次のクロックの上がりエッジおいて取り込み、取り込んだデータをスキャンFF24aに出力する。
スキャンFF24aは、スキャンFF23aからのデータを次のクロックの上がりエッジおいて取り込み、取り込んだデータをMUX41aに出力するとともに、MUX41bにも出力する。
このように、スキャンFFは、クロックが入力される毎に、前段のスキャンFFから出力されるデータを取り込み、後段のスキャンFFに取り込んだデータを出力するというスキャンシフトを繰り返す。
MUX41aには、スキャンFF24aから出力されるデータが入力されるとともに、スキャンFF24bから出力されるデータが入力される。MUX41aは、選択信号に基づいて、スキャンFF24a又はスキャンFF24bの出力のどちらか一方を選択して、スキャンFF25aに出力する。上述したように、選択信号が0の場合、MUX41aは、同一のスキャンパス内のスキャンFF、即ち、スキャンパス11aのスキャンFF24aの出力を選択する。一方、選択信号が1の場合、MUX41aは、異なるスキャンパス内のスキャンFF、即ち、スキャンパス11bのスキャンFF24bの出力を選択する。
スキャンFF25aには、MUX41aからのデータが入力される。スキャンFF25aは、スキャンシフトを行うことにより、取り込んだデータをスキャンFF26aに出力する。
同様に、スキャンFF26aは、スキャンシフトを行うことにより、取り込んだデータをスキャンFF27aに出力し、スキャンFF27aは、スキャンシフトを行うことにより、取り込んだデータをスキャンFF28aに出力する。
スキャンFF28aは、取り込んだデータをMUX42aに出力するとともに、MUX42dにも出力する。
MUX42aには、スキャンFF28aから出力されるデータが入力されるとともに、スキャンFF28dから出力されるデータが入力される。MUX42aは、選択信号に基づいて、スキャンFF28a又はスキャンFF28dの出力のどちらか一方を選択して、スキャンFF29aに出力する。
以下、同様の構成になっており、スキャンシフトを行うことにより、スキャンFF36aは、取り込んだデータをスキャンアウトから出力する。
スキャンパス11b、11c、11dについても、スキャンパス11aと同様の構成になっている。
このように、本実施の形態では、スキャンパスの途中にMUXを挿入することにより、異なるスキャンパスとの切り換えが行えるようになっている。
次に、このように構成された実施の形態の動作について説明する。
まず、スキャンパス11aに故障がないかのチェックを行うための簡単なテストを実行する。以下、簡単なテストをサニティーテストと呼ぶ。MUX41a〜43bの選択信号に0を入力しておき、同一のスキャンパスを選択するようにしておく。スキャンインから0を入力し、スキャンシフトにより全てのスキャンFF、即ち、スキャンFF21a〜36aに0を保持させる。その後、スキャンインから1を入力し、スキャンシフトにより想定したサイクル後にスキャンアウトから1が出力されるかを確認する。
スキャンパス11b、11c、11dに対して、同様のサニティーテストを実行することにより、スキャンパスに故障がないか確認することができる。
ここで、一部のスキャンFF、例えば、スキャンFF30aに不良がある場合について説明する。この場合、上述したサニティーテストを実行すると、スキャンパス11aに故障があり、スキャンパス11b、11c、11dに故障がないことが判明する。
このように、スキャンパス11aに故障があると判明した場合、スキャンパス11aのどのスキャンFFに故障があるかを特定するために、スキャンパスを動的に切り換えてテストを実行することになる。
スキャンパスを動的に切り換えるには、MUXに入力する選択信号を0から1に変更することにより行うことができる。
まず、スキャンパス11bのMUX43bに入力する選択信号を1にする。スキャンパス11aのスキャンインからデータを入力し、順次、スキャンシフトさせていく。スキャンFF32aの出力は、MUX43aに入力されるとともに、MUX43bにも入力される。MUX43bは、選択信号が1のため、スキャンFF32aの出力を選択して、スキャンFF33bに出力する。その後、順次、スキャンシフトされてスキャンパス11bのスキャンアウトからデータが出力される。この場合、テストパスに故障しているスキャンFF30aが含まれているため、テストはNGとなる。
次に、スキャンパス11dのMUX42dに入力する選択信号を1にする。スキャンパス11aのスキャンインからデータを入力し、順次、スキャンシフトさせていく。スキャンFF28aの出力は、MUX42aに入力されるとともに、MUX42dにも入力される。MUX42dは、選択信号が1のため、スキャンFF28aの出力を選択して、スキャンFF29dに出力する。その後、順次、スキャンシフトされてスキャンパス11dのスキャンアウトからデータが出力される。この場合、テストパスに故障しているスキャンFF30aが含まれていないため、テストはPASSとなる。
この結果、故障箇所は、MUX42aからMUX43aの間に存在することが判明する。
ここで、故障箇所を特定する処理の流れについて説明する。図3は、故障箇所を特定する処理の流れの例を示すフローチャートである。
まず、スキャン回路10の全てのスキャンパスに対してサニティーテストが実行される(ステップS1)。次に、全てのスキャンパスがテストをPASSしたか否かが検出される(ステップS2)。全てのスキャンパスがテストをPASSしている場合、YESとなり、処理を終了する。全てのスキャンパスがテストをPASSしていない場合、NOとなり、スキャンパスを切り換えてテストを実施する(ステップS3)。
最後に、スキャンパスを切り換えて実施したテスト結果がPASSしたか否かが検出される(ステップS4)。テスト結果がPASSしていない場合、NOとなり、ステップS3に戻りスキャンパスを切り換える箇所を変更し、再度テストを実施する。テスト結果がPASSしている場合、YESとなり、処理を終了する。
以上の処理の結果、スキャンパスを切り換える箇所を変更してテストを実施し、テストがPASSしたか否かを確認することにより、どのMUXとどのMUXとの間に不良があるかを検出することができる。
よって、本実施の形態の半導体装置1によれば、スキャンパスを動的に切り換えることにより、スキャンパスの故障箇所を容易に特定することができる。
(変形例1)
図4は、第1の実施の形態におけるスキャン回路10の変形例1を示すブロック図である。図4において図2と同一の構成要素には同一符号を付して説明を省略する。
図4は、第1の実施の形態におけるスキャン回路10の変形例1を示すブロック図である。図4において図2と同一の構成要素には同一符号を付して説明を省略する。
図4に示すスキャン回路10aは、図2のMUXに代わりクロスバーを用いて構成されている。即ち、MUX41a〜MUX41dに代わりクロスバー51a〜クロスバー51dを用い、MUX42a〜MUX42dに代わりクロスバー52a〜クロスバー52dを用い、MUX43a〜MUX43dに代わりクロスバー53a〜クロスバー53dを用いて構成されている。
クロスバー51aには、スキャンFF24a、スキャンFF24b、スキャンFF24c及びスキャンFF24dから出力されるデータが入力される。クロスバー51aは、図示しない選択信号に基づいて、スキャンFF24a、スキャンFF24b、スキャンFF24c又はスキャンFF24dの出力の何れか1つのデータを選択して、スキャンFF25aに出力する。他のクロスバーについてもクロスバー51aと同様の構成となっている。
このように、変形例1のスキャン回路10aは、クロスバーを用いることで全てのスキャンパスを切り換えることが可能となる。その結果、故障しているスキャンパスが複数ある場合にも、確実に故障していないスキャンパスに切り換えることが可能となり、スキャンパスの故障箇所を容易に特定することができる。
(変形例2)
図5は、第1の実施の形態におけるスキャン回路10の変形例2を示すブロック図である。図5において図2と同一の構成要素には同一符号を付して説明を省略する。
図5は、第1の実施の形態におけるスキャン回路10の変形例2を示すブロック図である。図5において図2と同一の構成要素には同一符号を付して説明を省略する。
図5に示すスキャン回路10bは、図2のMUX41a、MUX42a及びMUX43aに代わり、それぞれMUX61a、MUX62a及びMUX63aを用いて構成されている。
MUX61aには、スキャンFF24a及びスキャンインからのデータが入力される。MUX61aは、図示しない選択信号に基づいて、スキャンFF24a又はスキャンインから入力されるデータのどちらか一方を選択して、スキャンFF25aに出力する。
同様に、MUX62aは、図示しない選択信号に基づいて、スキャンFF28a又はMUX61aから入力されるデータのどちらか一方を選択して、スキャンFF29aに出力する。
同様に、MUX63aは、図示しない選択信号に基づいて、スキャンFF32a又はMUX62aから入力されるデータのどちらか一方を選択して、スキャンFF33aに出力する。
このように、変形例2のスキャン回路10bは、MUX61a〜MXU63aを用いることで、同一のスキャンパス内においてスキャンパスの構成を動的に切り換えることが可能となる。この結果、スキャン回路に1つのスキャンパスしか存在しない場合にも、スキャンパスを動的に切り換えることにより、スキャンパスの故障箇所を容易に特定することができる。
上述した実施の形態、変形例1及び変形例2において、スキャンパス内にMUX又はクロスバーを多く挿入することにより、スキャンFFの故障箇所の特定が容易になる。
また、同一のスキャンパスには、実配置の近いスキャンFFが接続されている可能性が高く、他のスキャンパスとは実配置が遠い可能性がある。そのため、他のスキャンパスに切り換えることによるクロックの速度が問題になることが考えられる。しかし、このスキャンパスの切り換えは、スキャン回路をデバッグすることを目的としており、テスト時間を短くする必要がある量産テストには使用しないため、クロックの速度は問題にならない。
(第2の実施の形態)
次に、第2の実施の形態について説明する。第2の実施の形態では、第1の実施の形態のスキャン回路10を用い、特定のスキャンFFの値を容易に確認することができる半導体装置の検査方法について説明する。
次に、第2の実施の形態について説明する。第2の実施の形態では、第1の実施の形態のスキャン回路10を用い、特定のスキャンFFの値を容易に確認することができる半導体装置の検査方法について説明する。
例えば、実チップにおいて故障又は設計上の不具合が発生した場合、故障又は設計上の不具合についての解析を行うことになる。解析の方法としては、ファンクションテストのプログラムを所定の場所まで実行し、プログラムを停止する。このとき、回路内のFFには、所定の値が保持されている。
次に、スキャンテストのモードに切り換え、スキャンシフトさせることにより、FFの値、即ちスキャンFFの値が、順次、スキャンアウトより出力される。スキャンアウトから出力された結果に基づいて、特定のスキャンFFの値、例えば、100番目のスキャンFFの値を確認し、故障又は設計上の不具合の解析が行われる。
ところが、スキャンパスに故障がない場合でも、スキャンテスト用のクロック又はシフトイネーブルが入力されるタイミングにより、想定した出力結果より数サイクルずれてしまうことがある。即ち、100番目のスキャンFFの値を確認するときに、実際に100番目のスキャンFFの値であることの確証をとることが困難である。
そこで、特定のスキャンFFの値であることの確証をとるために、図2のスキャン回路10を利用する。例えば、スキャンFF31aの値を確認したい場合、MUXにより区切られたスキャンFFに0又は1等の値を保持させる。スキャンFF21a〜24a及びスキャンFF33a〜36aには、0を保持させ、スキャンFF25a〜28aには、1を保持させる。スキャンFF29a〜32aには、ファンクションテスト時の所定の値を保持させておく。その後、スキャンシフトにより、順次、スキャンアウトからデータを取り出す。スキャンアウトから連続した0の値又は1の値とMUXの挿入位置に基づいて、特定のスキャンFFの値を確認する。
具体的には、ファンクションテストのプログラムを所定の位置で停止させると、スキャンFF21a〜36aは、プログラムが停止したときの検査値を保持する。そして、スキャンテストのモードに切り換え、スキャンパス11aのスキャンインから0の値をスキャンFF21aに入力する。ここで、MUX41b及びMUX43aに他のスキャンパスを選択する選択信号を入力し、MUX42bに同一のスキャンパスを選択する選択信号を入力する。この場合、スキャンインから入力された0の値は、スキャンシフトによりスキャンFF24aに取り込まれた後、MUX41bを介して、スキャンFF25bに出力される。スキャンFF25bに取り込まれた0の値は、スキャンシフトによりスキャンFF32bに取り込まれた後、MUX43aを介して、スキャンFF33aに出力される。スキャンFF33aに取り込まれた0の値は、スキャンシフトによりスキャンFF36aに取り込まれる。これにより、スキャンFF21a〜24a及びスキャンFF33a〜36aには、0の値が保持されることになる。
次に、スキャンパス11bのスキャンインから1の値をスキャンFF21bに入力する。ここで、MUX41aに他のスキャンパスを選択する選択信号を入力する。この場合、スキャンインから入力された1の値は、スキャンシフトによりスキャンFF24bに取り込まれた後、MUX41aを介して、スキャンFF25aに出力される。スキャンFF25aに取り込まれた1の値は、スキャンシフトによりスキャンFF28aに取り込まれる。これにより、スキャンFF25a〜28aには、1の値が保持されることになる。なお、スキャンFF29a〜32aには、入力されるクロックを止めることにより、ファンクションテストのプログラムが停止したときの値が保持されることになる。
以上により、スキャンFF21a〜24aには0の値が保持され、スキャンFF25a〜28aには、1の値が保持され、スキャンFF29a〜32aにはファンクションテストのプログラムが停止したときの値が保持され、スキャンFF33a〜36aには、0の値が保持された状態となる。
ここで、MUX41a、42a及び43aに同一のスキャンパスを選択する選択信号を入力し、スキャンシフトさせることにより、上述したスキャンFF21a〜36aに保持された値が、順次、スキャンパス11aのスキャンアウトから出力される。
スキャンアウトから出力されたデータには、検査対象区間であるスキャンFF29a〜32aの値以外は、連続した0の値又は1の値が格納されている。この連続した0の値又は1の値とMUXの挿入位置に基づいて、特定のスキャンFFの値を容易に確認することができる。
ここで、特定のスキャンFFの値を確認する処理の流れについて説明する。図6は、特定のスキャンFFの値を確認する処理の流れの例を示すフローチャートである。
まず、ファンクションテストのプログラムを所定の場所まで実行し、プログラムを停止することにより、スキャンFFに検査値を設定させる(ステップS1)。次に、スキャンテストのモードに切り換え、値を確認したいスキャンFFがあるMUXとMUXで区切られた区間である検査対象区間以外に0又は1の値を保持させる(ステップS2)。次に、スキャンアウトから、順次、スキャンFFの値を取り出す(ステップS3)。最後に、スキャンアウトから出力される連続した0又は1の値とMUXの挿入位置に基づいて、特定のスキャンFFの値を確認する(ステップS4)。
以上の処理の結果、スキャンアウトからのデータには、値を確認したいスキャンFFを含むMUXで区切られた区間以外は、0又は1の値が格納されている。これにより、スキャンテスト用のクロック又はシフトイネーブルが入力されるタイミングにより、想定した出力結果より数サイクルずれたデータがスキャンアウトから出力された場合でも、連続した0又は1の値とMUXの挿入位置に基づいて、特定のスキャンFFの値を確認することが可能になる。
よって、本実施の形態の半導体装置の検査方法によれば、特定のスキャンFFの値を容易に確認することができる。
本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
1…半導体装置、2a,2b,2c…入力端子、3a,3b,3c…出力端子、4…スキャンイン端子、5…スキャンアウト端子、6a〜6n…FF、7a〜7n…組合せ回路、8…検査装置、10,10a,10b…スキャン回路、11a〜11d…スキャンパス、21a〜36a,21b〜36b,21c〜36c,21d〜36d…スキャンFF、41a〜43a,41b〜43b,41c〜43c,41d〜43d…MUX、51a〜53a,51b〜53b,51c〜53c,51d〜53d…クロスバー、61a〜63a…MUX。
Claims (5)
- スキャン回路を有する半導体装置であって、
前記スキャン回路は、縦続接続される複数のフリップフロップと、前段の前記フリップフロップの出力を後段の前記フリップフロップに選択的に出力する1つ以上の選択部と、を有するスキャンパスを複数具備し、
前記選択部は、自己の属するスキャンパス以外のスキャンパスに含まれる前記フリップフロップの出力を前記後段の前記フリップフロップに選択的に出力することを特徴とする半導体装置。 - 前記複数の選択部は、マルチプレクサ又はクロスバーであることを特徴とする請求項1に記載の半導体装置。
- 前記選択部は、チップ外部端子より制御可能な制御信号に基づいて、前段の前記フリップフロップの出力又は自己の属するスキャンパス以外のスキャンパスに含まれるフリップフロップの出力のいずれか一方を前記後段のフリップフロップに出力することを特徴とする請求項1又は2に記載の半導体装置。
- スキャン回路を有する半導体装置であって、
前記スキャン回路は、縦続接続される複数のフリップフロップと、
前段の前記フリップフロップの出力を後段の前記フリップフロップに選択的に出力するか、又は、複数段前の前記フリップフロップの出力を前記後段の前記フリップフロップに選択的に出力する1つ以上の選択部と、
を具備することを特徴とする半導体装置。 - スキャン回路を用いた半導体装置の検査方法であって、
スキャンパスを構成する複数のフリップフロップに機能テストモードにより検査値を設定し、
検査対象区間を迂回するパスを介して前記スキャンパスにスキャンテストモードにより所定の値を設定し、
前記スキャンパスから前記スキャンテストモードにより前記検査値及び前記所定の値を取り出すことを特徴とする半導体装置の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008196625A JP2010032428A (ja) | 2008-07-30 | 2008-07-30 | 半導体装置及び半導体装置の検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008196625A JP2010032428A (ja) | 2008-07-30 | 2008-07-30 | 半導体装置及び半導体装置の検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010032428A true JP2010032428A (ja) | 2010-02-12 |
Family
ID=41737066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008196625A Pending JP2010032428A (ja) | 2008-07-30 | 2008-07-30 | 半導体装置及び半導体装置の検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010032428A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7107602B1 (ja) * | 2021-02-25 | 2022-07-27 | Necプラットフォームズ株式会社 | スキャンパス回路の故障個所特定装置、故障個所特定方法およびプログラム |
US11740287B2 (en) | 2021-09-10 | 2023-08-29 | Kioxia Corporation | Semiconductor device and semiconductor device examination method |
-
2008
- 2008-07-30 JP JP2008196625A patent/JP2010032428A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7107602B1 (ja) * | 2021-02-25 | 2022-07-27 | Necプラットフォームズ株式会社 | スキャンパス回路の故障個所特定装置、故障個所特定方法およびプログラム |
US11740287B2 (en) | 2021-09-10 | 2023-08-29 | Kioxia Corporation | Semiconductor device and semiconductor device examination method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003332443A (ja) | 半導体集積回路とその設計支援装置およびテスト方法 | |
US20060156132A1 (en) | Semiconductor device with built-in scan test circuit | |
US7392448B2 (en) | Method and apparatus for determining stuck-at fault locations in cell chains using scan chains | |
US10496771B2 (en) | Semiconductor apparatus and design apparatus | |
US20060080585A1 (en) | Systems and methods for circuit testing using LBIST | |
JP3785388B2 (ja) | 故障検出方法 | |
US6134689A (en) | Method of testing logic devices | |
US6260166B1 (en) | Observability register architecture for efficient production test and debug | |
US7607057B2 (en) | Test wrapper including integrated scan chain for testing embedded hard macro in an integrated circuit chip | |
US9519026B2 (en) | Compressed scan testing techniques | |
JP4265934B2 (ja) | スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法 | |
JP2006292646A (ja) | Lsiのテスト方法 | |
JP2010032428A (ja) | 半導体装置及び半導体装置の検査方法 | |
US20170205463A1 (en) | Scan test circuit, scan test method, and method of designing scan test circuit | |
US9329235B2 (en) | Localizing fault flop in circuit by using modified test pattern | |
JP7169044B2 (ja) | 半導体集積回路、その設計方法、プログラム及び記憶媒体 | |
WO2009084424A1 (ja) | 半導体テスト装置、半導体装置および試験方法 | |
CN113609804B (zh) | 用例生成方法及装置、测试方法、可测试性设计方法 | |
US7716549B2 (en) | Semiconductor apparatus and testing method | |
JP2005091310A (ja) | デバッグ回路 | |
JP2005257366A (ja) | 半導体回路装置及び半導体回路に関するスキャンテスト方法 | |
US7188288B2 (en) | Semiconductor LSI circuit with scan circuit, scan circuit system, scanning test system and method | |
JP5796404B2 (ja) | 半導体回路及びテスト方法 | |
JP3531635B2 (ja) | 半導体集積回路装置 | |
JP6413777B2 (ja) | 電子回路装置及び試験装置 |