JP7107602B1 - スキャンパス回路の故障個所特定装置、故障個所特定方法およびプログラム - Google Patents

Abstract

【課題】スキャンパス回路の故障個所を容易に特定し、故障個所を避けてスキャンパスデータの設定や引き抜きができるスキャンパス回路の故障個所特定装置及び故障個所特定方法を提供する。【解決手段】スキャンパス回路の故障個所特定装置及び故障個所特定方法は、偶数段（奇数段）のスキャンパスレジスタの直列接続を選択して奇数段（偶数段）のスキャンパスレジスタの設定データを１段手前の偶数段（奇数段）のスキャンパスレジスタにセットし、全てのスキャンパスレジスタの直列接続を選択してシフト動作を行い、再度、偶数段（奇数段）のスキャンパスレジスタの直列接続を選択して、不正データを読み出すまでのシフト動作をカウントすることによりスキャンパスの故障個所を特定する。【選択図】図１

Description

本発明は、スキャンパス回路の故障個所特定装置、故障個所特定方法およびプログラムに関する。

大規模集積回路（ＬＳＩ）において組合せ回路や順序回路の故障を検出するスキャンテストが知られており、スキャン回路は順序回路（フリップフロップ）の入力をテスト信号にて切り換えることでスキャンパス（スキャンチェーン）を形成するものです。近年のＬＳＩの大規模化に伴い、スキャンパスを用いたテスト設計は、ＬＳＩ故障の検出と故障個所の特定に有効な手法である。しかし、スキャンパスは、ＬＳＩ内のレジスタのデータを引き抜くためにレジスタをシリアルに接続するため、スキャンパス自体に故障があるとスキャンデータの引き抜きができず、スキャンパスの故障個所を特定することができない。また、スキャンパスを用いた他の故障検出を行うこともできない。

スキャンパスの故障個所を容易に特定する手段として、特許文献１（図８）および特許文献２（図９）が挙げられる。特許文献１は、複数のフリップフロップ回路（ＦＦ１～ＦＦｎ）を縦続接続してシフトレジスタ回路として動作させることが可能なスキャンパス回路を構成する半導体集積回路を開示しておりセットリセット付きレジスタを用いてスキャンパス回路の故障個所を特定するものです。特許文献２は、スキャンパスを構成する複数のフリップフロップ回路（ＦＦ１１～ＦＦ１４）の出力の排他的論理和をとって出力する論理回路を開示している。ここでは、スキャンパス各段の排他的論理和（一致）信号を持ちまわることによってスキャンパスの故障個所を容易に特定している。一方、スキャンパスに故障があってもスキャンパスを用いた他の故障検出を行う手段として、特許文献３（図１０）が挙げられる。特許文献３は、スキャンパスの障害診断装置を開示しており、スキャンパスを構成する複数のフリップフロップ回路（ＦＦ２１～ＦＦ２３）について判定回路がフリップフロップ回路の障害を判定すると、診断処理装置からの制御信号により切り替え回路が選択回路側に切り換えられて各フリップフロップ回路の内容が順次取り出されて診断処理装置に送出されることにより、スキャンパスの障害箇所を特定するものです。また、特許文献４（図１１）は、複数の双方向型スキャン回路（１０ａ～１０ｄ）を縦続接続してなるスキャンテスト回路を開示しており、順方向のスキャンイン端子ＴＩの第１のスキャンデータ、又は逆方向のスキャンイン端子ＲＳＩの第２のスキャンデータを選択して保持した後、第１のスキャンデータを順方向のスキャンアウト端子Ｑに出力し、第２のスキャンデータを逆方向のスキャンアウト端子ＲＳＯに出力するものである。特許文献５（図１２）は、複数のＬＳＩチップのテストを行うときの制御信号の数を低減することができるバイパススキャンパスを開示しており、複数のシフトレジスタラッチ（ＳＲＬ）を縦続接続してなるスキャンパスと、スキャンパス選択回路より構成されており、データ入力端子とデータ出力端子との間のデータ伝播経路として、シフトレジスタ手段を通過するシフトパスと、シフトレジタ手段を迂回するバイパスとの何れかを選択している。また、特許文献６（図１３）はスキャンパス上の故障の存在に拘らず、スキャンパスの制御やテストパターンの観測を可能にする半導体集積回路を開示しており、複数のスキャン用フリップフロップ（Ｆ１１～Ｆ３１、Ｆ１２～Ｆ３２、Ｆ１３、Ｆ３３）と、複数の組合せ回路ブロック（ＣＬ１～ＣＬ４Ｚ）などをマトリクス状に配置して、複数系列のスキャンパス（ｓ１～ｓ３、ｐ１～ｐ３、ｐ´１～ｐ´３）を実現している。特許文献７（図１４）は、スキャンパスを動的に切り替えることによりスキャンパスの故障個所を容易に特定することができる半導体装置を開示しており、スキャンパス回路は複数のスキャンパス１１（１１ａ～１１ｄ）を具備しており、各スキャンパス１１は縦続接続された複数のフリップフロップ（ＦＦ）を備えており、各所に設けられたマルチプレクサ（ＭＵＬ）によって複数のスキャンパス１１が相互に接続される。

特開平９－２８１１９４号公報 特開平２－０１０１７８号公報 特開平８－０３６５０９号公報 特開２００４－０５３２６２号公報 特開平５－０７２２７３号公報 特開平１０－０３１０５６号公報 特開２０１０－０３２４２８号公報

上記において、特許文献１および特許文献２では、全レジスタのデータを引き抜けないのでスキャンパスを用いた他の故障検出を行うことはできない。特許文献３には、スキャンパスの各段のレジスタ情報を集める回路構成が示されるが、レジスタの数が増加すると適切にスキャンパスの故障個所を特定することが困難である。特許文献４は、特許文献３を改善するものであるが、特許文献４では、スキャンパスを双方向化することにより、スキャンパスの故障個所を避けて両方向からレジスタのデータを２回に分けて引き抜くことは可能であるが、全レジスタに解析のためのデータを一度に設定することはできないためスキャンパスの故障個所を特定することが困難である。特許文献５は、スキャンパスにおいてシフトレジスタ手段を通過するシフトパスと、シフトレジタ手段を迂回するバイパスとの何れかを選択しているが、シフトレジスタラッチ（ＳＲＬ）の数が不定であり、また、スキャンパスの故障個所を特定するものではありません。特許文献６及び特許文献７は複数のスキャンパス間を相互に選択的に切り替えられる回路構成を開示していますが、スキャンパス中の故障個所を特定することが困難であるという問題点がある。このため、スキャンパス回路中の故障個所を容易に特定する技術が求められている。

本発明は、上述の課題を解決するスキャンパス回路の故障個所特定装置、故障個所特定方法およびプログラムを提供することを目的とする。

本発明の第１の態様は、複数のスキャンパスレジスタを縦続接続してなるスキャンパス回路を、第１の選択信号により選択される奇数段のスキャンパスレジスタから構成される第１のスキャンパス回路と第２の選択信号により選択される偶数段のスキャンパスレジスタで構成される第２のスキャンパス回路に分割しており、第１の選択信号又は第２の選択信号により第１のスキャンパス回路又は第２のスキャンパス回路を選択した後、第１の選択信号及び第２の選択信号により第１のスキャンパス回路と第２のスキャンパス回路を同時に選択してシフト動作を実行し、その後、第１の選択信号又は第２の選択信号により第１のスキャンパス回路又は第２のスキャンパス回路を選択することにより、不正データを出力したスキャンパスレジスタに対応する故障個所を特定するようにした、故障個所特定装置である。

本発明の第２の態様は、複数のスキャンパスレジスタを縦続接続してなるスキャンパス回路を、第１の選択信号により選択される奇数段のスキャンパスレジスタから構成される第１のスキャンパス回路と第２の選択信号により選択される偶数段のスキャンパスレジスタで構成される第２のスキャンパス回路に分割しており、第１の選択信号又は第２の選択信号により第１のスキャンパス回路又は第２のスキャンパス回路を選択し、第１の選択信号及び第２の選択信号により第１のスキャンパス回路と第２のスキャンパス回路を同時に選択してシフト動作を実行し、第１の選択信号又は第２の選択信号により第１のスキャンパス回路又は第２のスキャンパス回路を選択することにより、不正データを出力したスキャンパスレジスタに対応する故障個所を特定するようにした、故障個所特定方法である。

本発明の第３の態様は、複数のスキャンパスレジスタを縦続接続してなるスキャンパス回路を、第１の選択信号により選択される奇数段のスキャンパスレジスタから構成される第１のスキャンパス回路と第２の選択信号により選択される偶数段のスキャンパスレジスタで構成される第２のスキャンパス回路に分割しており、スキャンパス回路に接続されたコンピュータにより実装されるプログラムである。プログラムは、第１の選択信号又は第２の選択信号により第１のスキャンパス回路又は第２のスキャンパス回路を選択し、第１の選択信号及び第２の選択信号により第１のスキャンパス回路と第２のスキャンパス回路を同時に選択してシフト動作を実行し、第１の選択信号又は第２の選択信号により第１のスキャンパス回路又は第２のスキャンパス回路を選択することにより、不正データを出力した前記スキャンパスレジスタに対応する故障個所を特定する。

本発明によれば、スキャンパス自体に故障が存在するときに容易に故障個所を特定し、故障個所を避けてスキャンパスデータを設定したり引き抜いたりすることがきるという効果が得られる。

本発明の一実施形態に係るスキャンパス回路の故障個所特定装置を示すブロック図である。 本発明の一実施形態に係るスキャンパス回路を構成するスキャンパスレジスタの構成を示すブロック図である。 本発明の一実施形態に係る複数のスキャンパスレジスタを縦続接続してなるスキャンパス回路を示すブロック図である。 複数のレジスタ回路を縦続接続してなるスキャンパス回路を示すブロック図である。 本発明の一実施形態に係るスキャンパス回路の故障個所特定方法を示すフローチャートである。 偶数段（奇数段）レジスタ直列スキャンパスを選択した場合の故障個所特定方法を示すフローチャートである。 偶数段（奇数段）レジスタ直列スキャンパスを選択した場合のデータ読み出し手順を示すフローチャートである。 特許文献１に係るスキャンパス回路を構成する半導体集積回路を示すブロック図である。 特許文献２に係るスキャンパスを具備する論理回路を示すブロック図である。 特許文献３に係るスキャンパスの障害診断装置を示すブロック図である。 特許文献４に係るスキャンテスト回路のブロック図である。 特許文献５に係るバイパススキャンパスを示すブロック図である。 特許文献６に係る複数のスキャンパスを具備する半導体集積回路のブロック図である。 特許文献７に係る複数のスキャンパスを具備する半導体装置のブロック図である。

本発明の一実施形態に係るスキャンパス回路の故障個所特定装置について説明する。図１は、故障個所特定装置としての制御装置１００をスキャンパス回路ＳＰに接続してなる回路構成を示している。スキャンパス回路ＳＰはスキャンイン（ＳＩＮ）とスキャンアウト（ＳＯＴ）との間に複数のスキャンパスレジスタ（図２）を縦続接続して構成されており、第１のスキャンパス回路ＳＰ１と第２のスキャンパス回路ＳＰ２に分割される。なお、スキャンパス回路ＳＰに含まれる回路数は２個に限定する必要はなく、ｎ個のスキャンパス回路ＳＰｎ（ｎは２以上の整数）に分割して、夫々を独立して制御装置１００により選択制御してもよい。制御装置１００は、第１のスキャンパス回路ＳＰ１において縦続接続される複数のスキャンパスレジスタを第１の選択信号Ｓ０にて一括選択することができ、第２のスキャンパス回路ＳＰ２において縦続接続される複数のスキャンパスレジスタを第２の選択信号Ｓ１にて一括選択することができる。また、第１のスキャンパス回路ＳＰ１と第２のスキャンパス回路ＳＰ２の両方を第１の選択信号Ｓ０と第２の選択信号Ｓ１を用いて同時に選択することもできる。このように、スキャンパス回路ＳＰ内の複数の回路部分を個別に選択してシフト動作を行うことにより一方の回路部分から不正データが検出されると故障個所を特定し、該回路部分を避けてスキャンパス回路ＳＰを運用することができる。

次に、本発明の一実施形態に係るスキャンパス回路について図２及び図３を参照して詳細に説明する。図４は、スキャンイン（ＳＩＮ）とスキャンアウト（ＳＯＴ）との間に複数のレジスタＲ（Ｒ１～Ｒ５）を縦続接続してなるスキャンパス回路を示しており、各レジスタＲは、データ入力（Ｄ）、データ出力（Ｑ）、クロック信号（ＣＬＫ）を入力するクロック端子（Ｃ）、スキャンモード信号（ＳＭＣ）を入力するスキャンモード端子（ＳＭ）を有している。図４の回路構成は図３の回路構成を導出するための基本構成を示している。

図２は、スキャンパスレジスタを示しており、スキャンモード及びホールド機能付きのレジスタ回路１と、該レジスタ回路１のスキャン入力（ＳＩ）とスキャン出力（ＳＯ）を選択するセレクタ回路２から構成される。セレクタ回路２に入力される選択信号ＳＥＬは、スキャン入力（ＳＩＮ）の選択時にレジスタ回路１をホールド状態にするものである。すなわち、スキャンパスレジスタは、レジスタ回路１を迂回するスキャンパスを設けており、セレクタ回路２でレジスタ回路１のスキャン出力（ＳＯ）を選択して該レジスタ回路１を迂回するパスが選択されると、該レジスタ回路１をホールドする機能を有している。

図３は、本発明の一実施形態に係るスキャンパス回路を示しており、図２のスキャンパスレジスタに相当するスキャンパスレジスタＳＲ（ＳＲ１～ＳＲ５）を複数縦続接続して構成される。つまり、複数のスキャンパスレジスタＳＲを直列に接続しており、奇数段スキャンパスレジスタＳＲ１、ＳＲ３、ＳＲ５に対する選択信号ＳＯと、偶数段のスキャンパスレジスタＳＲ２、ＳＲ４に対する選択信号Ｓ１が付与されている。このように、偶数段のスキャンパスレジスタＳＲを一括で制御する選択信号Ｓ０と、奇数段のスキャンパスレジスタＳＲを一括で制御する選択信号Ｓ１がスキャンパス回路に提供される。また、全てのスキャンパスレジスタＳＲ１～ＳＲ５にはクロック信号ＣＬＫとスキャンモード信号ＳＭＣが共通に付与される。

次に、本発明の一実施形態に係るスキャンパス回路の故障個所特定方法について説明する。図５は、スキャンパス回路の故障個所特定方法を示すフローチャートであり、図１に示すスキャンパス回路の故障個所特定装置に対応しており、制御装置１００によりステップＳＡ乃至ＳＥが実行される。最初に、制御装置１００は、第１のスキャンパス回路ＳＰ１又は第２のスキャンパス回路ＳＰ２を第１の選択信号Ｓ０又は第２の選択信号Ｓ１により選択する（ステップＳＡ）。制御装置１００は、第１のスキャンパス回路ＳＰ１と第２のスキャンパス回路ＳＰ２を同時に選択する（ステップＳＢ）。その後、スキャンパス回路ＳＰについてシフト動作を１回行う（ステップＳＣ）。制御装置１００は、再度、第１のスキャンパス回路ＳＰ１又は第２のスキャンパス回路ＳＰ２を第１の選択信号Ｓ０又は第２の選択信号Ｓ１により選択する（ステップＳＤ）。その後、スキャンパス回路ＳＰから不正データを読み出すまでのシフト動作をカウントすることにより、スキャンパス回路ＳＰの単一の故障個所を特定する（ステップＳＥ）。仮に、第１のスキャンパス回路ＳＰ１にて故障個所が特定されると、制御装置１００は、第１のスキャンパス回路ＳＰ１を避けて、第２のスキャンパス回路ＳＰ２にてスキャンパス回路ＳＰを運用する。なお、図１と図３との関係性について、スキャンパス回路ＳＰに含まれる奇数段のスキャンパスレジスタを第１のスキャンパス回路ＳＰ１とし、偶数段のスキャンパスレジスタを第２のスキャンパス回路ＳＰ２としている。

本願実施形態に係るスキャンパス回路は、スキャンパスを全てのスキャンパスレジスタ直列、奇数段のスキャンパスレジスタ直列、偶数段のスキャンパスレジスタ直列を切り替えて使用することができるので、スキャンパスの故障個所を迂回して正常なスキャンパスレジスタＳＲにデータを設定することができる。以下、全てのスキャンパスレジスタ直列（S０＝０、S１＝０）を「全レジスタ直列」と称し、偶数段のスキャンパスレジスタ直列（Ｓ０＝１、Ｓ１＝０）を「偶数段レジスタ直列」と称し、奇数段のスキャンパスレジスタ直列（Ｓ０＝０、Ｓ１＝１）を「奇数段レジスタ直列」と称する。

次に、スキャンパス回路の具体的な動作について詳細に説明する。フリップフロップ（ＦＦ）を縦続接続したスキャンパスのスキャンテストでは、スキャンイン端子からの入力信号は、スキャンセレクト信号が「１」の時にＦＦに順次セットされ、その後、スキャンセレクト信号を「０」にして通常動作モードで１クロック動作させ、その動作結果はＦＦに蓄えられる。その後、再度、スキャンセレクト信号を「１」にしてＦＦに蓄えられた値をスキャンアウト端子から順次出力する。本願実施形態では、全てのスキャンパスレジスタＳＲに「０」或いは「１」をセットして、全レジスタ直列（S０＝０、S１＝０）でシフト動作を行ってデータを読み出し、不正データを読み出すまでのシフト動作回数をカウントすることによって、スキャンパス中の単一の固定故障個所を容易に特定することができる。

スキャンパスの故障個所を避けるために、（１）偶数段レジスタ直列スキャンパスを選択した場合（図６（Ａ））と、（２）奇数段レジスタ直列スキャンパスを選択した場合（図６（Ｂ））とに分けて説明する。なお、図６（Ａ）はステップＳ１乃至Ｓ７からなるフローチャートであり、図６（Ｂ）はステップＳ１１乃至Ｓ１７からなるフローチャートである。
（１）偶数段レジスタ直列スキャンパスを選択した場合（S０＝１、S１＝０）
スキャンパスの故障個所を避けるため、偶数段レジスタ直列スキャンパスを選択する（Ｓ１）。奇数段レジスタの設定データを１段手前の偶数段レジスタにセットする（Ｓ２）。全レジスタ直列スキャンパス（S０＝０、S１＝０）を選択して（Ｓ３）シフト動作を１回行い、奇数段レジスタの設定値をセットし（Ｓ４）、最後に、偶数段レジスタ直列スキャンパス（S０＝１、S１＝０）を選択して（Ｓ５）、偶数段レジスタの設定データをセットする（Ｓ６）。この際、迂回する奇数段レジスタはホールド状態で、先に設定したデータを保持している。全レジスタ直列（S０＝０、S１＝０）のシフト動作で不正データを読み出すまでのシフト動作をカウントすることにより、スキャンパス中の単一の固定故障個所を特定する（Ｓ７）。
（２）奇数段レジスタ直列スキャンパスを選択した場合（S０＝０、S１＝１）
スキャンパスの故障個所を避けるため、奇数段レジスタ直列スキャンパスを選択する（Ｓ１１）。偶数段レジスタの設定データを１段手前の奇数段レジスタにセットする（Ｓ１２）。全レジスタ直列スキャンパス（S０＝０、S１＝０）を選択して（Ｓ１３）シフト動作を１回行い、偶数段レジスタの設定値をセットし（Ｓ１４）、最後に、奇数段レジスタ直列スキャンパス（S０＝０、S１＝１）を選択して（Ｓ１５）、奇数段レジスタの設定データをセットする（Ｓ１６）。この際、迂回する偶数段レジスタはホールド状態で、先に設定したデータを保持している。全レジスタ直列（S０＝０、S１＝０）のシフト動作で不正データを読み出すまでのシフト動作をカウントすることにより、スキャンパス中の単一の固定故障個所を特定する（Ｓ１７）。

また、スキャンパスの固定故障個所を避けて、各レジスタのデータを読み出すことも同様の手順で可能である。この手順について、（１）偶数段レジスタ直列スキャンパスを選択した場合と、（２）奇数段レジスタ直列スキャンパスを選択した場合とに分けて説明する。なお、図７（Ａ）はステップＳ２１乃至Ｓ２５からなるフローチャートであり、図７（Ｂ）はステップＳ３１乃至Ｓ３５からなるフローチャートである。
（１）偶数段レジスタ直列スキャンパスを選択した場合（S０＝１、S１＝０）
スキャンパスの固定故障個所を避けるため、偶数段レジスタ直列スキャンパスを選択し（Ｓ２１）、偶数段レジスタのデータを読み出す（Ｓ２２）。その際、迂回する奇数段レジスタはデータを保持している。次に、全レジスタスキャンパス（S０＝０、S１＝０）を選択して（Ｓ２３）シフト動作を１回行い、奇数段レジスタのデータを１段後の偶数段レジスタに移動し（Ｓ２４）、最後に、偶数段レジスタ直列スキャンパス（S０＝１、S１＝０）を選択して（Ｓ２５）データを読み出す。
（２）奇数段レジスタ直列スキャンパスを選択した場合（S０＝０、S１＝１）
スキャンパスの固定故障個所を避けるため、奇数段レジスタ直列スキャンパスを選択し（Ｓ３１）、奇数段レジスタのデータを読み出す（Ｓ３２）。その際、迂回する偶数段レジスタはデータを保持している。次に、全レジスタスキャンパス（S０＝０、S１＝０）を選択して（Ｓ３３）シフト動作を１回行い、偶数段レジスタのデータを１段後の奇数段レジスタに移動し（Ｓ３４）、最後に、奇数段レジスタ直列スキャンパス（S０＝０、S１＝１）を選択して（Ｓ３５）データを読み出す。

上記の故障個所特定装置の機能や故障個所特定方法をプログラムとして実装することも可能である。つまり、複数のスキャンパスレジスタを縦続接続してなるスキャンパス回路の故障個所を特定するプログラムには、複数のスキャンパスレジスタのうち奇数段のスキャンパスレジスタを選択する第１の選択信号と、偶数段のスキャンパスレジスタを選択する第２の選択信号とが提供されている。奇数段のスキャンパスレジスタを直列に接続してなる第１のスキャンパス回路を第１の選択信号により選択した場合、偶数段のスキャンパスを直列に接続してなる第２のスキャンパス回路における偶数段のスキャンパスレジスタの設定データを１段手前の奇数段のスキャンパスレジスタにセットし、複数のスキャンパスレジスタの全てを直列に接続してなるスキャンパス回路を第１の選択信号および第２の選択信号により選択し、スキャンパス回路のシフト動作を１回行い、偶数段のスキャンパスレジスタの設定値をセットし、再度、第１のスキャンパス回路を第１の選択信号により選択し、奇数段のスキャンレジスタの設定データをセットし、不正データを読み出すまでのシフト動作をカウントすることにより第１のスキャンパス回路の故障個所を特定する。一方、偶数段のスキャンパスレジスタを直列に接続してなる第２のスキャンパス回路を第２の選択信号により選択した場合、奇数段のスキャンパスレジスタの設定データを１段手前の偶数段のスキャンパスレジスタにセットし、複数のスキャンパスレジスタの全てを直列に接続してなるスキャンパス回路を第１の選択信号および第２の選択信号により選択し、スキャンパス回路のシフト動作を１回行い、奇数段のスキャンパスレジスタの設定値をセットし、再度、第２のスキャンパス回路を第２の選択信号により選択し、偶数段のスキャンレジスタの設定データをセットし、不正データを読み出すまでのシフト動作をカウントすることにより第２のスキャンパス回路の故障個所を特定する。

上述のように、本願実施形態のスキャンパス回路は回路基板への収納性と配線性を損なうことなく、スキャンパス自体に故障が存在するときに容易に故障個所を特定し、故障個所を避けてスキャンパスデータを設定したり引き抜いたりすることがきる。また、スキャンパス自体に単一故障があってもスキャンパス以外の回路が正常か否かのテストを行うことができ、スキャンパスの故障個所を調査できる。

上述のスキャンパス回路についてスキャンパスの故障個所特定方法を実行する場合、情報処理装置（例えば、パーソナルコンピュータやテスト用端末装置）を用いることができ、情報処理装置は内部に、コンピュータシステムを有している。そして、上述した処理過程（図５乃至図７）は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、半導体メモリなどをいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしても良い。

上述のコンピュータシステムとは、オペレーティングシステム（ＯＳ）などのソフトウェアや周辺機器等のハードウェアを含むものとする。また、コンピュータシステムは、ホームページ提供環境（或いは、ブラウザ表示機能）を備えたＷＷＷシステムも含むものとする。また、コンピュータ読み取り可能な記録媒体とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ－ＲＯＭなどの可搬媒体、コンピュータシステムに内蔵されるハードディスクなどの記憶装置のことをいう。さらに、コンピュータ読み取り可能な記録媒体とは、インターネットなどのネットワークや電話回線などの通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。

また、上記プログラムは、このプログラムを記憶装置などに格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する伝送媒体は、インターネットなどのネットワーク（通信網）や電話回線などの通信回線のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、上述した機能の一部を実現するためのものであっても良い。さらに、上述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（又は、差分プログラム）であっても良い。

最後に、本発明は上述の実施形態に限定されるものではなく、スキャンパスレジスタの構成も図２の構成に限定されるものではない。また、図３に示すように複数のスキャンパスレジスタを直列に並べて、奇数段レジスタと偶数段レジスタとに分けて、その一方をホールド状態にして迂回しているが、複数のスキャンパスレジスタを複数のレジスタ群に分割して、故障個所を迂回すべく一部のレジスタ群をホールド状態にしてもよい。

本発明は、スキャンパスレジスタを複数配列したスキャンパス回路中の故障個所を迂回すべく複数の回路部分（例えば、偶数段レジスタと奇数段レジスタ）に分けて個別に選択制御しているが、その利用分野として、クロック信号に同期して動作する大規模デジタル半導体集積回路に適用することができる。

１ レジスタ回路
２ セレクタ回路
１００ 制御装置（故障個所特定装置）
ＳＰ スキャンパス回路
ＳＰ１ 第１のスキャンパス回路
ＳＰ２ 第２のスキャンパス回路
Ｒ レジスタ
ＳＲ スキャンパスレジスタ
ＦＦ フリップフロップ回路

Claims (5)

1. 複数のスキャンパスレジスタを縦続接続してなるスキャンパス回路を、第１の選択信号により選択される奇数段のスキャンパスレジスタから構成される第１のスキャンパス回路と第２の選択信号により選択される偶数段のスキャンパスレジスタで構成される第２のスキャンパス回路に分割しており、
   前記第１の選択信号又は前記第２の選択信号により前記第１のスキャンパス回路又は前記第２のスキャンパス回路を選択した後、前記第１の選択信号及び前記第２の選択信号により前記第１のスキャンパス回路と前記第２のスキャンパス回路を同時に選択してシフト動作を実行し、その後、前記第１の選択信号又は前記第２の選択信号により前記第１のスキャンパス回路又は前記第２のスキャンパス回路を選択することにより、不正データを出力した前記スキャンパスレジスタに対応する故障個所を特定するようにした、故障個所特定装置。
2. 前記奇数段のスキャンパスレジスタを直列に接続してなる前記第１のスキャンパス回路を前記第１の選択信号により選択し、
   前記偶数段のスキャンパスレジスタの設定データを１段手前の前記奇数段のスキャンパスレジスタにセットし、
   前記複数のスキャンパスレジスタの全てを直列に接続してなる前記スキャンパス回路を前記第１の選択信号および前記第２の選択信号により選択し、
   前記スキャンパス回路のシフト動作を１回行い、偶数段のスキャンパスレジスタの設定値をセットし、
   再度、前記第１のスキャンパス回路を前記第１の選択信号により選択し、
   前記奇数段のスキャンレジスタの設定データをセットし、
   不正データを読み出すまでのシフト動作をカウントすることにより前記第１のスキャンパス回路の故障個所を特定する、
   請求項１に記載の故障個所特定装置。
3. 前記偶数段のスキャンパスレジスタを直列に接続してなる前記第２のスキャンパス回路を前記第２の選択信号により選択し、
   前記第１のスキャンパス回路における前記奇数段のスキャンパスレジスタの設定データを１段手前の前記偶数段のスキャンパスレジスタにセットし、
   前記複数のスキャンパスレジスタの全てを直列に接続してなる前記スキャンパス回路を前記第１の選択信号および前記第２の選択信号により選択し、
   前記スキャンパス回路のシフト動作を１回行い、前記奇数段のスキャンパスレジスタの設定値をセットし
   再度、前記第２のスキャンパス回路を前記第２の選択信号により選択し、
   前記偶数段のスキャンレジスタの設定データをセットし、
   不正データを読み出すまでのシフト動作をカウントすることにより前記第２のスキャンパス回路の故障個所を特定する、
   請求項１に記載の故障個所特定装置。
4. 複数のスキャンパスレジスタを縦続接続してなるスキャンパス回路を、第１の選択信号により選択される奇数段のスキャンパスレジスタから構成される第１のスキャンパス回路と第２の選択信号により選択される偶数段のスキャンパスレジスタで構成される第２のスキャンパス回路に分割しており、
   前記第１の選択信号又は前記第２の選択信号により前記第１のスキャンパス回路又は前記第２のスキャンパス回路を選択し、
   前記第１の選択信号及び前記第２の選択信号により前記第１のスキャンパス回路と前記第２のスキャンパス回路を同時に選択してシフト動作を実行し、
   前記第１の選択信号又は前記第２の選択信号により前記第１のスキャンパス回路又は前記第２のスキャンパス回路を選択することにより、不正データを出力した前記スキャンパスレジスタに対応する故障個所を特定するようにした、故障個所特定方法。
5. 複数のスキャンパスレジスタを縦続接続してなるスキャンパス回路を、第１の選択信号により選択される奇数段のスキャンパスレジスタから構成される第１のスキャンパス回路と第２の選択信号により選択される偶数段のスキャンパスレジスタで構成される第２のスキャンパス回路に分割しており、前記スキャンパス回路に接続されたコンピュータにより実装されるプログラムであって、
   前記第１の選択信号又は前記第２の選択信号により前記第１のスキャンパス回路又は前記第２のスキャンパス回路を選択し、
   前記第１の選択信号及び前記第２の選択信号により前記第１のスキャンパス回路と前記第２のスキャンパス回路を同時に選択してシフト動作を実行し、
   前記第１の選択信号又は前記第２の選択信号により前記第１のスキャンパス回路又は前記第２のスキャンパス回路を選択することにより、不正データを出力した前記スキャンパスレジスタに対応する故障個所を特定するようにした、プログラム。

Images