JP2018189604A - 診断回路及び診断回路の制御方法 - Google Patents
診断回路及び診断回路の制御方法 Download PDFInfo
- Publication number
- JP2018189604A JP2018189604A JP2017094668A JP2017094668A JP2018189604A JP 2018189604 A JP2018189604 A JP 2018189604A JP 2017094668 A JP2017094668 A JP 2017094668A JP 2017094668 A JP2017094668 A JP 2017094668A JP 2018189604 A JP2018189604 A JP 2018189604A
- Authority
- JP
- Japan
- Prior art keywords
- latch
- clock
- data
- scan
- latches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
第1のクロックに従ってデータを保持する偶数番目のラッチと、第2のクロックに従ってデータを保持する奇数番目のラッチとを含むスキャンチェーンを備え、前記スキャンチェーンに含まれる複数のラッチの各々に保持されたデータをスキャンシフトする診断回路であって、
前記偶数番目のラッチに保持されたデータをスキャンシフトする第1の場合と前記奇数番目のラッチに保持されたデータをスキャンシフトする第2の場合とで、前記第1のクロックと前記第2のクロックとの位相関係を逆相に維持したまま、前記第1のクロックと前記第2のクロックの各々の位相を反転させるクロック制御回路と、
前記複数のラッチとは異なるラッチである予備ラッチと、
前記第1の場合と前記第2の場合とで、前記予備ラッチを前記スキャンチェーンに含めるか否かを切り替える切り替え回路とを備える、診断回路が提供される。
第1のクロックに従ってデータを保持する偶数番目のラッチと、第2のクロックに従ってデータを保持する奇数番目のラッチとを含むスキャンチェーンを備え、前記スキャンチェーンに含まれる複数のラッチの各々に保持されたデータをスキャンシフトする診断回路の制御方法であって、
前記偶数番目のラッチに保持されたデータをスキャンシフトする第1の場合と前記奇数番目のラッチに保持されたデータをスキャンシフトする第2の場合とで、前記診断回路が有するクロック制御回路が、前記第1のクロックと前記第2のクロックとの位相関係を逆相に維持したまま、前記第1のクロックと前記第2のクロックの各々の位相を反転させ、
前記第1の場合と前記第2の場合とで、前記診断回路が有する切り替え回路が、記複数のラッチとは異なるラッチである予備ラッチを前記スキャンチェーンに含めるか否かを切り替える、診断回路の制御方法が提供される。
(付記1)
第1のクロックに従ってデータを保持する偶数番目のラッチと、第2のクロックに従ってデータを保持する奇数番目のラッチとを含むスキャンチェーンを備え、前記スキャンチェーンに含まれる複数のラッチの各々に保持されたデータをスキャンシフトする診断回路であって、
前記偶数番目のラッチに保持されたデータをスキャンシフトする第1の場合と前記奇数番目のラッチに保持されたデータをスキャンシフトする第2の場合とで、前記第1のクロックと前記第2のクロックとの位相関係を逆相に維持したまま、前記第1のクロックと前記第2のクロックの各々の位相を反転させるクロック制御回路と、
前記複数のラッチとは異なるラッチである予備ラッチと、
前記第1の場合と前記第2の場合とで、前記予備ラッチを前記スキャンチェーンに含めるか否かを切り替える切り替え回路とを備える、診断回路。
(付記2)
前記予備ラッチは、前記第1のクロックに従ってデータを保持し、
前記切り替え回路は、前記第1の場合と前記第2の場合とで、前記複数のラッチのうち最後段の1番目のラッチの出力データを、前記予備ラッチを経由して出力させるか否かを切り替える、付記1に記載の診断回路。
(付記3)
前記切り替え回路は、前記第1の場合、前記1番目のラッチの出力データを、前記予備ラッチを経由せずに出力させ、前記第2の場合、前記1番目のラッチの出力データを前記予備ラッチを経由して出力させる、付記2に記載の診断回路。
(付記4)
前記複数のラッチは、各々の前段に設けられたセレクタによって選択されたデータを保持し、
前記セレクタは、第1の選択信号が入力された場合には、スキャンシフトしない入力データを選択し、第2の選択信号が入力された場合には、スキャンシフトするデータを選択する、付記1から3のいずれか一項に記載の診断回路。
(付記5)
前記ラッチは、Dラッチである、付記1から4のいずれか一項に記載の診断回路。
(付記6)
第1のクロックに従ってデータを保持する偶数番目のラッチと、第2のクロックに従ってデータを保持する奇数番目のラッチとを含むスキャンチェーンを備え、前記スキャンチェーンに含まれる複数のラッチの各々に保持されたデータをスキャンシフトする診断回路の制御方法であって、
前記偶数番目のラッチに保持されたデータをスキャンシフトする第1の場合と前記奇数番目のラッチに保持されたデータをスキャンシフトする第2の場合とで、前記診断回路が有するクロック制御回路が、前記第1のクロックと前記第2のクロックとの位相関係を逆相に維持したまま、前記第1のクロックと前記第2のクロックの各々の位相を反転させ、
前記第1の場合と前記第2の場合とで、前記診断回路が有する切り替え回路が、記複数のラッチとは異なるラッチである予備ラッチを前記スキャンチェーンに含めるか否かを切り替える、診断回路の制御方法。
(付記7)
前記予備ラッチは、前記第1のクロックに従ってデータを保持し、
前記第1の場合と前記第2の場合とで、前記複数のラッチのうち最後段の1番目のラッチの出力データを、前記予備ラッチを経由して出力させるか否かを切り替える、付記6に記載の診断回路の制御方法。
(付記8)
前記第1の場合、前記1番目のラッチの出力データを、前記予備ラッチを経由せずに出力させ、前記第2の場合、前記1番目のラッチの出力データを前記予備ラッチを経由して出力させる、付記7に記載の診断回路の制御方法。
(付記9)
前記複数のラッチは、各々の前段に設けられたセレクタによって選択されたデータを保持し、
前記セレクタは、第1の選択信号が入力された場合には、スキャンシフトしない入力データを選択し、第2の選択信号が入力された場合には、スキャンシフトするデータを選択する、付記6から8のいずれか一項に記載の診断回路の制御方法。
(付記10)
前記ラッチは、Dラッチである、付記6から9のいずれか一項に記載の診断回路の制御方法。
10 スキャンチェーン
11 診断回路
21〜24 セレクタ
30 クロック制御回路
41 予備ラッチ
51 セレクタ
80 レジスタファイル
81 ラッチ部
100 集積回路
Claims (4)
- 第1のクロックに従ってデータを保持する偶数番目のラッチと、第2のクロックに従ってデータを保持する奇数番目のラッチとを含むスキャンチェーンを備え、前記スキャンチェーンに含まれる複数のラッチの各々に保持されたデータをスキャンシフトする診断回路であって、
前記偶数番目のラッチに保持されたデータをスキャンシフトする第1の場合と前記奇数番目のラッチに保持されたデータをスキャンシフトする第2の場合とで、前記第1のクロックと前記第2のクロックとの位相関係を逆相に維持したまま、前記第1のクロックと前記第2のクロックの各々の位相を反転させるクロック制御回路と、
前記複数のラッチとは異なるラッチである予備ラッチと、
前記第1の場合と前記第2の場合とで、前記予備ラッチを前記スキャンチェーンに含めるか否かを切り替える切り替え回路とを備える、診断回路。 - 前記予備ラッチは、前記第1のクロックに従ってデータを保持し、
前記切り替え回路は、前記第1の場合と前記第2の場合とで、前記複数のラッチのうち最後段の1番目のラッチの出力データを、前記予備ラッチを経由して出力させるか否かを切り替える、請求項1に記載の診断回路。 - 前記切り替え回路は、前記第1の場合、前記1番目のラッチの出力データを、前記予備ラッチを経由せずに出力させ、前記第2の場合、前記1番目のラッチの出力データを前記予備ラッチを経由して出力させる、請求項2に記載の診断回路。
- 第1のクロックに従ってデータを保持する偶数番目のラッチと、第2のクロックに従ってデータを保持する奇数番目のラッチとを含むスキャンチェーンを備え、前記スキャンチェーンに含まれる複数のラッチの各々に保持されたデータをスキャンシフトする診断回路の制御方法であって、
前記偶数番目のラッチに保持されたデータをスキャンシフトする第1の場合と前記奇数番目のラッチに保持されたデータをスキャンシフトする第2の場合とで、前記診断回路が有するクロック制御回路が、前記第1のクロックと前記第2のクロックとの位相関係を逆相に維持したまま、前記第1のクロックと前記第2のクロックの各々の位相を反転させ、
前記第1の場合と前記第2の場合とで、前記診断回路が有する切り替え回路が、記複数のラッチとは異なるラッチである予備ラッチを前記スキャンチェーンに含めるか否かを切り替える、診断回路の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017094668A JP6988156B2 (ja) | 2017-05-11 | 2017-05-11 | 診断回路及び診断回路の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017094668A JP6988156B2 (ja) | 2017-05-11 | 2017-05-11 | 診断回路及び診断回路の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018189604A true JP2018189604A (ja) | 2018-11-29 |
JP6988156B2 JP6988156B2 (ja) | 2022-01-05 |
Family
ID=64480021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017094668A Active JP6988156B2 (ja) | 2017-05-11 | 2017-05-11 | 診断回路及び診断回路の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6988156B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7107602B1 (ja) * | 2021-02-25 | 2022-07-27 | Necプラットフォームズ株式会社 | スキャンパス回路の故障個所特定装置、故障個所特定方法およびプログラム |
US20230082419A1 (en) * | 2020-02-28 | 2023-03-16 | Sony Semiconductor Solutions Corporation | Semiconductor device and test system |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06230088A (ja) * | 1992-12-23 | 1994-08-19 | Advanced Micro Devicds Inc | 順序回路素子のアレイを含む集積回路および論理素子を含む集積回路 |
JP2001036011A (ja) * | 1999-07-19 | 2001-02-09 | Matsushita Electric Ind Co Ltd | 検査回路内蔵デジタル集積回路 |
JP2003255025A (ja) * | 2002-03-05 | 2003-09-10 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP2005003556A (ja) * | 2003-06-12 | 2005-01-06 | Sony Corp | スキャンフリップフロップ回路、およびレジスタファイル |
US20100332929A1 (en) * | 2009-06-30 | 2010-12-30 | Texas Instruments Incorporated | Scan testable register file |
-
2017
- 2017-05-11 JP JP2017094668A patent/JP6988156B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06230088A (ja) * | 1992-12-23 | 1994-08-19 | Advanced Micro Devicds Inc | 順序回路素子のアレイを含む集積回路および論理素子を含む集積回路 |
JP2001036011A (ja) * | 1999-07-19 | 2001-02-09 | Matsushita Electric Ind Co Ltd | 検査回路内蔵デジタル集積回路 |
JP2003255025A (ja) * | 2002-03-05 | 2003-09-10 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP2005003556A (ja) * | 2003-06-12 | 2005-01-06 | Sony Corp | スキャンフリップフロップ回路、およびレジスタファイル |
US20100332929A1 (en) * | 2009-06-30 | 2010-12-30 | Texas Instruments Incorporated | Scan testable register file |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230082419A1 (en) * | 2020-02-28 | 2023-03-16 | Sony Semiconductor Solutions Corporation | Semiconductor device and test system |
JP7107602B1 (ja) * | 2021-02-25 | 2022-07-27 | Necプラットフォームズ株式会社 | スキャンパス回路の故障個所特定装置、故障個所特定方法およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP6988156B2 (ja) | 2022-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009222644A (ja) | 半導体集積回路、及び設計自動化システム | |
JPH0666897A (ja) | 論理集積回路 | |
CN106019119B (zh) | 半导体集成电路的试验电路及使用其的试验方法 | |
JP6988156B2 (ja) | 診断回路及び診断回路の制御方法 | |
US9989590B2 (en) | Self-test circuit in integrated circuit, and data processing circuit | |
JP2009216619A (ja) | 半導体集積回路装置 | |
US7971116B2 (en) | Semiconductor storage device and test method therefor | |
JP4702137B2 (ja) | スキャンテスト用フリップフロップ | |
US9666301B2 (en) | Scannable memories with robust clocking methodology to prevent inadvertent reads or writes | |
JP2005308500A (ja) | 半導体集積回路装置及びテスト方法 | |
US6629277B1 (en) | LSSD interface | |
JP2002323537A (ja) | Ram用機能試験容易化回路及びこれを備えた集積回路装置 | |
JP5761819B2 (ja) | スキャン非同期記憶素子およびそれを備えた半導体集積回路ならびにその設計方法およびテストパターン生成方法 | |
JP4662520B2 (ja) | スキャンテスト回路およびスキャンテスト方法、並びに半導体集積回路 | |
JP2006194727A (ja) | 集積回路のテスト方法。 | |
JP2011055224A (ja) | フリップフロップ回路 | |
JP2010045499A (ja) | フリップフロップ回路 | |
JP2009175154A (ja) | 半導体集積回路およびその設計方法 | |
JP2002286803A (ja) | 半導体集積回路 | |
KR20240024489A (ko) | 플립플롭 및 이를 포함하는 스캔 체인 회로 | |
JP2004294424A (ja) | スキャンテスト制御方法、及びスキャンテスト回路 | |
JP2010025703A (ja) | 半導体装置およびそのテスト方法 | |
JPH06160479A (ja) | 半導体論理集積回路 | |
JP2020041821A (ja) | テスト回路及びテスト方法 | |
JP2012189451A (ja) | 半導体集積回路のスキャンテスト回路の設計方法、スキャンテスト回路、およびスキャンテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6988156 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |