JP2007027300A - 部品実装装置および部品実装方法 - Google Patents

部品実装装置および部品実装方法 Download PDF

Info

Publication number
JP2007027300A
JP2007027300A JP2005205279A JP2005205279A JP2007027300A JP 2007027300 A JP2007027300 A JP 2007027300A JP 2005205279 A JP2005205279 A JP 2005205279A JP 2005205279 A JP2005205279 A JP 2005205279A JP 2007027300 A JP2007027300 A JP 2007027300A
Authority
JP
Japan
Prior art keywords
component
mounting
chip
stage
head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005205279A
Other languages
English (en)
Other versions
JP4345720B2 (ja
Inventor
Tomoaki Nakanishi
智昭 中西
Kenichi Otake
健一 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005205279A priority Critical patent/JP4345720B2/ja
Publication of JP2007027300A publication Critical patent/JP2007027300A/ja
Application granted granted Critical
Publication of JP4345720B2 publication Critical patent/JP4345720B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】チップオンチップ構造の実装体を製造するための部品実装動作を効率よく行うことができる部品実装装置および部品実装方法を提供すること。
【解決手段】下チップ6に上チップ7を実装してチップオンチップ構造の半導体装置とする部品実装装置において、第1の部品トレイ5Aから搭載ヘッド16によって下チップ6を搭載ステージ9に移載した後、搭載ヘッド16によって上チップ7を第2の部品トレイ5Bから取り出して、搭載ステージ9上の下チップ6に搭載して半田接合する。その後、下チップ6に上チップ7が実装された実装体は、搭載ヘッド16によって上チップ7を保持した状態で搭載ステージ9から搬出され、第1の部品トレイ5Aに収納される。このような構成を採用することにより、簡略な構成の部品実装装置によってチップオンチップ構造の実装体を製造するための部品実装動作を効率よく行うことができる。
【選択図】図1

Description

本発明は、部品の上に部品を重ねて実装する部品実装装置および部品実装方法に関するものである。
電子機器の製造分野においては、半導体チップを基板などのワークに実装する部品実装作業が行われる。この部品実装作業においては、半田バンプなどの接続用電極が形成された半導体チップを部品供給部から取り出して基板に移送搭載する移載動作と、搭載された半導体チップの接続用電極を基板の回路電極と接合する接合動作とが行われる。このような部品実装作業を行う装置として、従来より部品供給部から半導体チップを取り出して上下反転する部品反転機構と、部品反転機構から受け渡された半導体チップを基板に搭載する搭載ヘッドとを備えた部品実装装置が知られている(例えば特許文献1参照)。
特許第3132353号公報
ところで近年電子機器の小型化・高機能化の進展に伴い、電子機器に組み込まれる実装基板の実装密度を更に高密度化することが求められている。このような高密度実装に対応するための実装形態として、複数の半導体チップを重ね合わせたいわゆるチップオンチップ構造の実装体が採用されるようになっている。このような実装体は、2つの半導体チップの回路形成面を相互に対向させて回路形成面に形成されたバンプを相互に接合することによって製造される。
しかしながら、上述の特許文献例に示す部品実装装置は、サイズが大きく取り扱いが容易な基板上に半導体チップを移送搭載する用途を対象として機能が構成されているため、サイズがほぼ等しい2つの半導体チップを相互に接合する作業には必ずしも適していなかった。このため、チップオンチップ構造の実装体を製造するための部品実装動作を効率よく行うことができる部品実装装置および部品実装方法が望まれていた。
そこで本発明は、チップオンチップ構造の実装体を製造するための部品実装動作を効率よく行うことができる部品実装装置および部品実装方法を提供することを目的とする。
本発明の部品実装装置は、第1の部品に第2の部品を実装する部品実装装置であって、前記第1の部品を供給する第1の部品供給部と、前記第2の部品を供給する第2の部品供給部と、前記第1の部品が載置される搭載ステージと、前記第1の部品を前記第1の部品供給部から前記搭載ステージに移載する移載手段と、搭載ヘッドによって前記第2の部品供給部から前記第2の部品を取り出して前記搭載ステージに載置された前記第1の部品に搭載する搭載手段と、前記第1の部品に前記第2の部品を接合する接合手段とを備え、前記第1の部品に実装された前記第2の部品を前記搭載ヘッドにより保持して第1の部品とともに前記搭載ステージから搬出する。
本発明の部品実装方法は、第1の部品に第2の部品を実装する部品実装方法であって、前記第1の部品を搭載ステージ上に移載する移載工程と、前記第2の部品を搭載ヘッドによって保持する保持工程と、前記搭載ヘッドによって保持した第2の部品を前記搭載ステージ上の第1の部品に搭載する搭載工程と、前記第1の部品と第2の部品を接合する接合工程と、前記第1の部品に接合された前記第2の部品を前記搭載ヘッドにより保持して第
1の部品とともに前記搭載ステージから搬出する搬出工程とを含む。
本発明によれば、搭載ステージに載置された第1の部品に第2の部品を搭載して接合し、第1の部品と接合された第2の部品を第1の部品とともに搭載ヘッドによって搭載ステージから搬出する構成を採用することにより、チップオンチップ構造の半導体装置を製造するための部品実装動作を効率よく行うことができる。
次に本発明の実施の形態を図面を参照して説明する。図1は本発明の一実施の形態の部品実装装置の正面図、図2は本発明の一実施の形態の部品実装装置の平面図、図3,図4,図5,図6は本発明の一実施の形態の部品実装装置の動作説明図である。
まず図1、図2を参照して、部品実装装置1の構造を説明する。部品実装装置1は、略同サイズの半導体チップを直接重ねて実装したチップオンチップ構造の実装体を製造する用途に使用されるものである。図1において、基台2上には、部品供給部3およびチップ位置決め部4がX方向に直列に配設されている。部品供給部3はトレイ保持台3aの上面に第1の部品トレイ5A、第2の部品トレイ5Bを並設して構成されている。第1の部品トレイ5A、第2の部品トレイ5Bはそれぞれ第1の部品である下チップ6、第2の部品である上チップ7を格子状の規則配列で収納し、後述する実装機構部13に供給する。したがって第1の部品トレイ5A、第2の部品トレイ5Bは、それぞれ第1の部品である下チップ6、第2の部品である上チップ7を供給する第1の部品供給部、第2の部品供給部となっている。
チップ位置決め部4はX軸テーブル8X、Y軸テーブル8Yを積層して構成された位置決めテーブル8に、搭載ステージ9を装着した構成となっている。搭載ステージ9には下チップ6が載置され、搭載ステージ9に設けられた吸引孔9aから真空吸引することにより、下チップ6は搭載ステージ9によって吸着保持される。
部品供給部3チップ位置決め部4の上方には、実装機構部13が配設されている。実装機構部13はX方向に配設された移動テーブル14によって水平往復動する移動ブロック15に、搭載ヘッド16を連結した構成となっている。移動ブロック15は搭載ヘッド16を昇降させるための昇降機構を内蔵しており、移動テーブル14および移動ブロック15を駆動することにより、搭載ヘッド16はX方向への水平移動および昇降動作を行う。
搭載ヘッド16の下面には、吸引孔17aが設けられた部品保持ツール17が装着されており、部品保持ツール17を下チップ6や上チップ7に当接させた状態で吸引孔17aから真空吸着することにより、搭載ヘッド16は下チップ6や上チップ7を吸着して保持する。また吸引孔17aからの真空吸引を解除することにより、搭載ヘッド16による下チップ6や上チップ7の吸着保持が解除される。そして搭載ヘッド16による吸着保持・保持解除動作と、搭載ヘッド16の水平移動・昇降動作を組み合わせて行うことにより、後述する部品移載動作が実行される。実装機構部13は、上チップ6を第1の部品トレイ5Aから搭載ステージ9に移載する移載手段となっている。
チップ位置決め部4の斜め上方には、認識ユニット10が配設されている。認識ユニット10は、上方の撮像視野と下方の撮像視野を単一撮像動作で撮像可能な2視野光学系を備えた撮像ユニット11を、移動機構12によってX方向に進退させる構成となっている。搭載ステージ9に下チップ6が載置され、且つ上チップ7を吸着保持した搭載ヘッド16が搭載ステージ9の直上に位置した状態で、撮像ユニット11を搭載ステージ9と搭載ヘッド16との間に進出させることにより、下チップ6と上チップ7を同一の撮像動作に
よって撮像して認識することができる。認識ユニット10は、搭載ステージ9上の下チップ6および搭載ヘッド16によって保持された上チップ7を光学的に認識する認識手段となっている。
図2に示すように、第1の部品トレイ5A、第2の部品トレイ5Bにはそれぞれ部品収納用の凹部5a、5bが設けられており、凹部5a、5b内にはそれぞれ下チップ6、上チップ7が収納される。本実施の形態においては、下チップ6はロジック回路が形成されたロジックチップであり、上チップ7はメモリチップである。下チップ6の上面には接続用電極6aが形成されており、上チップ7の下面には半田バンプ7aが形成されている。
搭載ヘッド16は接合手段としての加熱手段を内蔵しており、部品保持ツール17を介して上チップ7を加熱することができるようになっている。搭載ヘッド16によって保持した上チップ7を搭載ステージ9に載置された下チップ6に対して下降させて半田バンプ7aを接続用電極6aに接触させる実装動作において、搭載ヘッド16によって上チップ7を加熱することにより、半田バンプ7aが溶融して接続用電極6aに半田接合され、これにより上チップ7は下チップ6に実装される。
したがって、実装機構部13は、搭載ヘッド16によって第2の部品供給部である第2の部品トレイ5Bから第2の部品である上チップ7を取り出して搭載ステージ9に載置された第1の部品である下チップ6に搭載する搭載手段となっている。すなわち、本実施の形態においては、下チップ6を部品供給部3から取り出して搭載ステージ9に移載する移載手段が、搭載手段と接合手段を兼務した形態となっている。もちろんそれぞれを別に設けてもよい。
そして実装動作例にて後述するように、本実施の形態においては、搭載ヘッド16を備えた実装機構部13は、下チップ6に上チップ7が実装された実装体を搭載ステージ9から搬出する搬出手段としても機能する。すなわち、下チップ6に実装された上チップ7は、搭載ヘッド16に保持されて下チップ6とともに搭載ステージ9から搬出される。
なお、第1の部品に第2の部品を接合する接合手段として、搭載ヘッド16に内蔵した加熱手段を例示したが、接合手段はこれに限られるものではない。搭載ヘッド16に設けた振動印加手段によって振動を印加して接合してもよいし、ヒータによる加熱と振動印加を併用してもよい。また、ヒータなどの接合手段を搭載ステージ9側に設けてもよい。
次に、図3〜図6を参照して、部品実装装置1による部品実装動作について説明する。まず図3(a)に示すように、搭載ヘッド16を部品供給部3の第1の部品トレイ5Aの上方へ移動させ、実装対象となる下チップ6に搭載ヘッド16を位置合わせする。次いで図3(b)に示すように、搭載ヘッド16を下降させて部品保持ツール17を下チップ6に当接させ、吸引孔17aから真空吸引して下チップ6を吸着保持する。この後、搭載ヘッド16によって下チップ6を第1の部品トレイ5Aから取り出して、図3(c)に示すように、チップ位置決め部4上へ移動させ、搭載ステージ9に下チップ6を移載する(移載工程)。
この後下チップ6の保持を解除した搭載ヘッド16を、図4(a)に示すように、部品供給部3の上方へ移動させ、第2の部品トレイ5Bに収納された上チップ7に位置合わせする。次いで図4(b)に示すように、搭載ヘッド16を下降させて部品保持ツール17を上チップ7に当接させ、吸引孔17aから真空吸引して上チップ7を保持する(保持工程)。この後、搭載ヘッド16は上チップ7を第2の部品トレイ5Bから取り出して、図4(c)に示すように、チップ位置決め部4の上方に移動する。
そして搭載ヘッド16がこの位置において待機した状態で、図5(a)に示すように、移動機構12を駆動することによって撮像ユニット11を搭載ステージ9と搭載ヘッド16との間に進出させ、撮像ユニット11に備えられた2視野光学系によって下チップ6と上チップ7とを同一撮像動作で撮像する。撮像結果は認識手段(図示省略)によって認識処理され、下チップ6の接続用電極6aと上チップ7の半田バンプ7aが認識される(認識工程)。そしてこの認識結果に基づいて、接続用電極6aと半田バンプ7aの位置ずれが検出される。
この後撮像ユニット11が搭載ヘッド16の下方から退避したならば、図5(b)に示すように、搭載ヘッド16を下降させて、上チップ7を下チップ6に搭載する(搭載工程)。このとき、前述の認識工程によって得られた接続用電極6aと半田バンプ7aの位置ずれを加味して位置決めテーブル8を制御することにより、半田バンプ7aは接続用電極6aに正しく位置合わせされる。
そして搭載ヘッド16によって上チップ7を加熱し、半田バンプ7aを溶融させて接続用電極6aに半田接合することにより、上チップ7を下チップ6に実装する(接合工程)。この時、搭載ヘッド16の高さ位置を制御して上チップ7と下チップ6との間隔を適正に保つことにより、半田バンプ7aが溶融した溶融半田が流動することによる不具合を防止するようにしている。
半田接合が完了したならば、搭載ステージ9による下チップ6の吸着保持を解除した後、図5(c)に示すように、搭載ヘッド16を上昇させる。これにより、部品保持ツール17によって保持した上チップ7を下チップ6とともに搭載ステージ9から搬出する(搬出工程)。そして下チップ6に上チップ7が実装された実装体を保持した搭載ヘッド16は第1の部品トレイ5Aの上方に移動し、当初下チップ6が収納されていた凹部5aに位置合わせされる。
次いで図6(a)に示すように、搭載ヘッド16を下降させることにより、下チップ6に上チップ7が実装された実装体を凹部5a内に収納する。この後、図6(b)に示すように、実装体の保持を解除した搭載ヘッド16は上昇し、第1の部品トレイ5Aに収納された次の下チップ6の上方に移動して、次の実装動作が開始される。
上記説明したように、本実施の形態においては、搭載ステージ9に載置された下チップ6に上チップ6を搭載して接合し、下チップ6と上チップ7が接合された実装体を搭載ヘッド16によって搭載ステージ9から搬出する構成を採用している。これにより、簡略な構成の部品実装装置によって、サイズが略等しい2つの半導体チップを重ねたチップオンチップ構造の半導体装置を製造するための部品実装動作を効率よく行うことができる。
本発明の部品実装装置および部品実装方法は、チップオンチップ構造の半導体装置を製造するための部品実装動作を効率よく行うことができるという効果を有し、2つの半導体チップを重ねた構造の半導体装置を製造する用途に利用可能である。
本発明の一実施の形態の部品実装装置の正面図 本発明の一実施の形態の部品実装装置の平面図 本発明の一実施の形態の部品実装装置の動作説明図 本発明の一実施の形態の部品実装装置の動作説明図 本発明の一実施の形態の部品実装装置の動作説明図 本発明の一実施の形態の部品実装装置の動作説明図
符号の説明
3 部品供給部
4 チップ位置決め部
5A 第1の部品トレイ
5B 第2の部品トレイ
6 下チップ
6a 接続用電極
7 上チップ
7a 半田バンプ
9 搭載ステージ
10 認識ユニット
13 実装機構部
16 搭載ヘッド

Claims (4)

  1. 第1の部品に第2の部品を実装する部品実装装置であって、
    前記第1の部品を供給する第1の部品供給部と、前記第2の部品を供給する第2の部品供給部と、前記第1の部品が載置される搭載ステージと、前記第1の部品を前記第1の部品供給部から前記搭載ステージに移載する移載手段と、搭載ヘッドによって前記第2の部品供給部から前記第2の部品を取り出して前記搭載ステージに載置された前記第1の部品に搭載する搭載手段と、前記第1の部品に前記第2の部品を接合する接合手段とを備え、
    前記第1の部品に実装された前記第2の部品を前記搭載ヘッドにより保持して第1の部品とともに前記搭載ステージから搬出することを特徴とする部品実装装置。
  2. 前記搭載ステージ上の前記第1の部品および前記搭載ヘッドによって保持された前記第2の部品を認識する認識手段を備えたことを特徴とする請求項1記載の部品実装装置。
  3. 第1の部品に第2の部品を実装する部品実装方法であって、
    前記第1の部品を搭載ステージ上に移載する移載工程と、前記第2の部品を搭載ヘッドによって保持する保持工程と、前記搭載ヘッドによって保持した第2の部品を前記搭載ステージ上の第1の部品に搭載する搭載工程と、前記第1の部品と第2の部品を接合する接合工程と、前記第1の部品に接合された前記第2の部品を前記搭載ヘッドにより保持して第1の部品とともに前記搭載ステージから搬出する搬出工程とを含むことを特徴とする部品実装方法。
  4. 前記搭載ステージ上の前記第1の部品および前記搭載ヘッドによって保持された前記第2の部品を認識手段によって認識する認識工程を含むことを特徴とする請求項3記載の部品実装方法。
JP2005205279A 2005-07-14 2005-07-14 部品実装装置および部品実装方法 Expired - Fee Related JP4345720B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005205279A JP4345720B2 (ja) 2005-07-14 2005-07-14 部品実装装置および部品実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005205279A JP4345720B2 (ja) 2005-07-14 2005-07-14 部品実装装置および部品実装方法

Publications (2)

Publication Number Publication Date
JP2007027300A true JP2007027300A (ja) 2007-02-01
JP4345720B2 JP4345720B2 (ja) 2009-10-14

Family

ID=37787704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005205279A Expired - Fee Related JP4345720B2 (ja) 2005-07-14 2005-07-14 部品実装装置および部品実装方法

Country Status (1)

Country Link
JP (1) JP4345720B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014119434A1 (ja) * 2013-01-31 2014-08-07 東レエンジニアリング株式会社 実装方法および実装装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014119434A1 (ja) * 2013-01-31 2014-08-07 東レエンジニアリング株式会社 実装方法および実装装置
KR20150113130A (ko) * 2013-01-31 2015-10-07 토레이 엔지니어링 컴퍼니, 리미티드 실장 방법 및 실장 장치
JPWO2014119434A1 (ja) * 2013-01-31 2017-01-26 東レエンジニアリング株式会社 実装方法および実装装置
KR102129648B1 (ko) * 2013-01-31 2020-07-02 토레이 엔지니어링 컴퍼니, 리미티드 실장 방법 및 실장 장치

Also Published As

Publication number Publication date
JP4345720B2 (ja) 2009-10-14

Similar Documents

Publication Publication Date Title
JP4386007B2 (ja) 部品実装装置および部品実装方法
JP4508016B2 (ja) 部品実装方法
WO2004084293A1 (ja) 部品実装装置及び部品実装方法
KR20090025154A (ko) 확장 방법 및 확장 장치
KR20180100363A (ko) 전자 부품 핸들링 유닛
WO2017156671A1 (zh) 芯片封装设备及其方法
JP4650216B2 (ja) 部品実装装置および部品実装方法
JP2007129130A (ja) 部品実装装置および部品実装方法
JP4831091B2 (ja) ダイボンディング装置及びダイボンディング方法
JP2007059652A (ja) 電子部品実装方法
CN108428643B (zh) 半导体制造装置和半导体器件的制造方法
KR102708943B1 (ko) 본딩 장치
JP4345720B2 (ja) 部品実装装置および部品実装方法
JP3857949B2 (ja) 電子部品実装装置
JP5372366B2 (ja) 実装方法および実装装置
JP2014007329A (ja) ボンディング装置
JP2007266425A (ja) 実装装置および実装方法
JP4386009B2 (ja) 部品実装装置および部品実装方法
JP2007324623A (ja) 電子部品実装方法
JP5953068B2 (ja) 電子部品の載置テーブルと同テーブルを備えたダイボンダ
JP4742719B2 (ja) 部品実装装置および部品実装方法
KR102217826B1 (ko) 실장 장치 및 실장 방법
JP2007035822A (ja) 部品実装装置および部品実装方法
JP5627057B1 (ja) 部品実装装置
JP3116817B2 (ja) 電子部品実装装置および電子部品実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090706

R151 Written notification of patent or utility model registration

Ref document number: 4345720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees