TWI440156B - 基板設有多功能定位標記之半導體封裝構造 - Google Patents

基板設有多功能定位標記之半導體封裝構造 Download PDF

Info

Publication number
TWI440156B
TWI440156B TW100140137A TW100140137A TWI440156B TW I440156 B TWI440156 B TW I440156B TW 100140137 A TW100140137 A TW 100140137A TW 100140137 A TW100140137 A TW 100140137A TW I440156 B TWI440156 B TW I440156B
Authority
TW
Taiwan
Prior art keywords
mark
opening
substrate
pad
layer
Prior art date
Application number
TW100140137A
Other languages
English (en)
Other versions
TW201320288A (zh
Inventor
Jen Chieh Wang
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to TW100140137A priority Critical patent/TWI440156B/zh
Publication of TW201320288A publication Critical patent/TW201320288A/zh
Application granted granted Critical
Publication of TWI440156B publication Critical patent/TWI440156B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Description

基板設有多功能定位標記之半導體封裝構造
本發明係有關於半導體封裝，特別係有關於一種基板設有多功能定位標記之半導體封裝構造。
傳統上，半導體封裝構造內的晶片係可利用打線形成之銲線(bonding wire，例如中間線段懸浮在基板上之金線)電性連接至基板，然而鋪在基板表面之銲罩層(即俗稱之綠漆)一旦產生過度偏移，便會可能在打線時使銲線碰撞到銲罩層，進而產生銲線折損、斷裂或脫落等問題。目前實務上並沒有能快速檢測基板上供銲線接合之接指的對位是否良好或不良的方法。
第1圖繪示一種傳統的半導體封裝構造100的主要架構，包含一基板110、一設於該基板110上之晶片150以及至少一打線形成之銲線160，該基板110之一核心層120上形成一具有至少一接指131之線路層130，再以一銲罩層140鋪設在該基板110上。該銲罩層140應具有能顯露該接指131之接指開口141。該接指131顯露於該接指開口141內之表面係形成有一電鍍層171。利用該銲線160之兩端接合在該晶片150之銲墊151與該基板110上之該接指131之電鍍層171，達到該晶片150與該基板110之間的電性連接。然而在基板製程中該銲罩層140的圖案形狀與該線路層130的圖案形狀兩者之間會存在不可避免的偏移誤差，並且目前封裝製程中並沒有能快速檢測該接指開口141的偏移值的方法或儀器。如第2圖所示，一旦出現過度偏移，該基板110將繼續被使用，進而導致該銲線160碰撞到該銲罩層140，如第2圖中該銲線160之銲線與銲罩層碰撞處161。
本國發明專利證書號數I243442揭示一種「打線作業之銲點定位方法及應用於該方法之基板」，基板內設有兩種標記，分別為基板標記與拒銲層標記。基板標記係由一金屬墊內十字或方形構成之鏤空區所構成，作為打線基準點。拒銲層標記係為拒銲層之十字形或方形之開口，作為打線參考點。經由計算基準點與參考點之間距或向量視為拒銲層之偏移量，再根據該偏移量進行座標偏移補償，以重新定義打線作業中銲線在基板上接合點之定位。因此，該前案技術必須先找出兩種標記的位置，再利用適當的計算裝置作為拒銲層偏移量之座標補償修正，基板需要重新設計且檢測與計算裝置需要重新建購。該前案之主要技術手段仍是針對拒銲層偏移值在可修正範圍內之調整，並無法快速判斷一基板是否在拒銲層偏移容許範圍內。
為了解決上述之問題，本發明之主要目的係在於一種基板設有多功能定位標記之半導體封裝構造，可輕易地以目檢或光學儀器來判斷接指開口偏移值是否在容許範圍內，以避免打線時銲線會碰撞到銲罩層之基板誤用。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種基板設有多功能定位標記之半導體封裝構造，主要包含一基板、一晶片以及至少一銲線。該基板係包含一核心層、一形成於該核心層之表面上之線路層以及一銲罩層，其中該線路層係包含至少一接指與一標記墊，該銲罩層係形成於該核心層之該表面與該線路層上，該銲罩層係具有至少一顯露該接指之接指開口與一標記開口。其中，該標記開口係形狀對應且位置對準於該標記墊，並且該標記開口之尺寸係略小於該標記墊之尺寸，以使該標記開口之邊緣至該標記墊之對應邊緣之設定距離恰為該接指開口之偏移容許範圍。該晶片係設置於該基板上，該晶片係具有至少一銲墊，該銲線係電性連接該晶片之該銲墊與該接指。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述之半導體封裝構造中，該線路層係可更包含一電鍍導通線，其係連接至該標記墊，該基板係更包含一第一電鍍層與一第二電鍍層，該第一電鍍層係形成於該接指上，該第二電鍍層係形成於該標記墊上，並且該第二電鍍層之覆蓋面積係相同於該標記開口之尺寸。
在前述之半導體封裝構造中，該接指開口之尺寸係可大於該接指之尺寸，以使該第一電鍍層之覆蓋面積係大於該接指之尺寸。
在前述之半導體封裝構造中，該標記開口與該標記墊係可具有相同之十字形狀。
在前述之半導體封裝構造中，該標記開口與該標記墊係可具有相同之方形或矩形之形狀。
在前述之半導體封裝構造中，該銲罩層係可更具有一黏晶開口，以使該晶片直接黏貼至該核心層。
在前述之半導體封裝構造中，該標記開口係不顯露該核心層，且該銲線係不碰撞至該銲罩層。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之第一較佳實施例，一種基板設有多功能定位標記之半導體封裝構造舉例說明於第3圖之局部截面示意圖。該半導體封裝構造200係主要包含一基板210、一晶片250以及至少一銲線260。其中，該基板210係包含一核心層220、一形成於該核心層220之一表面221上之線路層230以及一銲罩層240。
該核心層220係可作為該基板210之主要結構，例如BT樹脂、FR-3樹脂、FR-4樹脂或玻纖含浸樹酯。該線路層230係包含至少一接指231與一標記墊232，該線路層230之形成係可利用壓貼銅箔在圖案化蝕刻達成，或者可利用一圖案化乾膜電鍍形成該線路層230。該銲罩層240係形成於該核心層220之該表面221與該線路層230上，該銲罩層240係為電絕緣性的表面保護層，可利用曝光顯影技術形成圖案。該銲罩層240係具有至少一顯露該接指231之接指開口241與一標記開口242。其中，該標記開口242係形狀對應且位置對準於該標記墊232，並且該標記開口242之尺寸係略小於該標記墊232之尺寸，以使該標記開口242之邊緣至該標記墊232之對應邊緣之設定距離D恰為該接指開口241之偏移容許範圍，藉以組成一在半導體封裝構造內供打線作業之多功能定位標記。其中，上述之偏移容許範圍可介於25~70微米(um)，本實施例中，該偏移容許範圍可設定約為30微米。
該晶片250係設置於該基板210上，該晶片250係具有至少一銲墊251，該銲線260係電性連接該晶片250之該銲墊251與該接指231。
更具體地，該線路層230係可更包含一電鍍導通線233，其係連接至該標記墊232，該基板210係更包含一第一電鍍層271與一第二電鍍層272，該第一電鍍層271係形成於該接指231上，該第二電鍍層272係形成於該標記墊232上，並且該第二電鍍層272之覆蓋面積係相同於該標記開口242之尺寸。即該第二電鍍層272之形狀與位置將隨著該標記開口242而改變，以避免該標記墊232之氧化並具有對位標記自動修正位置之功效。
較佳地，該接指開口241之尺寸係可大於該接指231之尺寸，以使該第一電鍍層271之覆蓋面積係大於該接指231之尺寸，以降低在打線時該銲線260碰撞到該銲罩層240之機率，即相對擴大該接指開口241之偏移容許範圍。
如第4圖所示，當該基板210之該接指開口241之偏移值超過該偏移容許範圍時，該核心層220將會有一由該標記開口242露出之核心層220露底材處222，即該標記開口242顯露出該核心層220之某一區域，通常該核心層220之色澤為黑色，該第二電鍍層或該標記墊232為金屬色澤，該銲罩層240之色澤為綠色或其它與該核心層220不同之顏色，故可由目視或光學檢測儀器容易判識該接指開口241之偏移值是否在該偏移容許範圍內，如該標記開口242內露底材即判定為超過，則不使用該基板210進行半導體封裝作業，藉以達到避免打線時銲線260會碰撞到銲罩層240之基板210誤用之功效。在一具體界定上，利用由該標記開口242與該標記墊232所組成之多功能定位標記，當該標記開口242未顯露該核心層220時，則該銲線260不碰撞至該銲罩層240，即判定可使用該基板210進行半導體封裝作業。
如第5圖所示，具體而論，該標記開口242與該標記墊232係可具有相同之十字形狀，使得該標記開口242之四側邊緣至該標記墊232之對應四側邊緣之設定距離D為相等，並且更容易確認該標記開口242之中心點。
如第6圖所示，在本實施例之一變化例中，該標記開口242與該標記墊232係可具有相同之方形或矩形之形狀，使得該標記開口242之四側邊緣至該標記墊232之對應四側邊緣之設定距離D為相等。
較佳地，該銲罩層240係可更具有一黏晶開口243，以使該晶片250可利用一黏晶膠252直接黏貼至該核心層220，除了可以增加黏晶強度並可防止該黏晶膠252溢流至該接指231，然相對使得該銲線260更容易碰撞到該銲罩層240，故本發明之多功能定位標記顯得更為重要。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
100．．．半導體封裝構造
110．．．基板
120．．．核心層
130．．．線路層
131．．．接指
140．．．銲罩層
141．．．接指開口
150．．．晶片
151．．．銲墊
160．．．銲線
161．．．銲線與銲罩層碰撞處
171．．．電鍍層
200．．．半導體封裝構造
210．．．基板
220．．．核心層
221．．．表面
222．．．核心層露底材處
230．．．線路層
231．．．接指
232、232’．．．標記墊
233．．．電鍍導通線
240．．．銲罩層
241．．．接指開口
242、242’．．．標記開口
243．．．黏晶開口
250．．．晶片
251．．．銲墊
252．．．黏晶膠
260．．．銲線
271．．．第一電鍍層
272．．．第二電鍍層
D．．．設定距離
第1圖：習知打線連接之半導體封裝構造之局部截面示意圖。
第2圖：當基板之接指開口之偏移值超過偏移容許範圍時仍進行半導體封裝作業，習知打線連接之半導體封裝構造之局部截面示意圖。
第3圖：依據本發明之一具體實施例之一種基板設有多功能定位標記之半導體封裝構造之局部截面示意圖。
第4圖：依據本發明之一具體實施例，當該半導體封裝構造之所使用基板之接指開口之偏移值超過偏移容許範圍時不進行半導體封裝作業之基板局部截面示意圖。
第5圖：依據本發明之一具體實施例之該半導體封裝構造之多功能定位標記之平面示意圖。
第6圖：依據本發明之一具體實施例之該半導體封裝構造之另一變化之多功能定位標記之平面示意圖。
200．．．半導體封裝構造
210．．．基板
220．．．核心層
221．．．表面
230．．．線路層
231．．．接指
232．．．標記墊
240．．．銲罩層
241．．．接指開口
242．．．標記開口
243．．．黏晶開口
250．．．晶片
251．．．銲墊
252．．．黏晶膠
260．．．銲線
271．．．第一電鍍層
272．．．第二電鍍層
D．．．設定距離

Claims (7)

  1. 一種基板設有多功能定位標記之半導體封裝構造，包含：一基板，係包含：一核心層，係具有一表面；一線路層，係形成於該核心層之該表面上，該線路層係包含至少一接指與一標記墊；以及一銲罩層，係形成於該核心層之該表面與該線路層上，該銲罩層係具有至少一顯露該接指之接指開口與一標記開口；其中，該標記開口係形狀對應且位置對準於該標記墊，並且該標記開口之尺寸係略小於該標記墊之尺寸，以使該標記開口之邊緣至該標記墊之對應邊緣之設定距離恰為該接指開口之偏移容許範圍；一晶片，係設置於該基板上，該晶片係具有至少一銲墊；以及至少一銲線，係電性連接該晶片之該銲墊與該接指。
  2. 依據申請專利範圍第1項之基板設有多功能定位標記之半導體封裝構造，其中該線路層係更包含一電鍍導通線，其係連接至該標記墊，該基板係更包含一第一電鍍層與一第二電鍍層，該第一電鍍層係形成於該接指上，該第二電鍍層係形成於該標記墊上，並且該第二電鍍層之覆蓋面積係相同於該標記開口之尺寸。
  3. 依據申請專利範圍第2項之基板設有多功能定位標記之半導體封裝構造，其中該接指開口之尺寸係大於該接指之尺寸，以使該第一電鍍層之覆蓋面積係大於該接指之尺寸。
  4. 依據申請專利範圍第1項之基板設有多功能定位標記之半導體封裝構造，其中該標記開口與該標記墊係具有相同之十字形狀。
  5. 依據申請專利範圍第1項之基板設有多功能定位標記之半導體封裝構造，其中該標記開口與該標記墊係具有相同之方形或矩形之形狀。
  6. 依據申請專利範圍第1項之基板設有多功能定位標記之半導體封裝構造，其中該銲單層係更具有一黏晶開口，以使該晶片直接黏貼至該核心層。
  7. 依據申請專利範圍第1項之基板設有多功能定位標記之半導體封裝構造，其中該標記開口係不顯露該核心層，且該銲線不碰撞至該銲罩層。
TW100140137A 2011-11-03 2011-11-03 基板設有多功能定位標記之半導體封裝構造 TWI440156B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100140137A TWI440156B (zh) 2011-11-03 2011-11-03 基板設有多功能定位標記之半導體封裝構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100140137A TWI440156B (zh) 2011-11-03 2011-11-03 基板設有多功能定位標記之半導體封裝構造

Publications (2)

Publication Number Publication Date
TW201320288A TW201320288A (zh) 2013-05-16
TWI440156B true TWI440156B (zh) 2014-06-01

Family

ID=48872630

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100140137A TWI440156B (zh) 2011-11-03 2011-11-03 基板設有多功能定位標記之半導體封裝構造

Country Status (1)

Country Link
TW (1) TWI440156B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2011575C2 (en) * 2013-10-08 2015-04-09 Besi Netherlands B V Method for positioning a carrier with electronic components and electronic component produced with such method.

Also Published As

Publication number Publication date
TW201320288A (zh) 2013-05-16

Similar Documents

Publication Publication Date Title
TWI485814B (zh) 半導體裝置及其製造方法
TWI400784B (zh) 半導體裝置及其製造方法
US9253877B2 (en) Wiring substrate and semiconductor device
US7456083B2 (en) Semiconductor device and manufacturing method of the same
US9173298B2 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
TWI588952B (zh) 半導體封裝及相關製造方法
TWI387064B (zh) 半導體封裝基板及其製法
JP2006269605A (ja) フレキシブル回路基板及びその製造方法
TWI725339B (zh) 半導體封裝及其製造方法
US7642662B2 (en) Semiconductor device and method of manufacturing the same
CN106816388A (zh) 半导体封装结构及其制作方法
KR20020012479A (ko) 반도체 장치 및 그 제조 방법
TWI310296B (en) Printed circuit board with dual type inner structure and method for forming same
TWI484607B (zh) 封裝結構及其製作方法
TWI483362B (zh) 導電結構及其形成方法
TWI440156B (zh) 基板設有多功能定位標記之半導體封裝構造
JP2014504034A (ja) リードクラックが強化された電子素子用テープ
TWI473230B (zh) 可光學檢測銲罩開口偏移在容許範圍內之封裝基板
CN113745394B (zh) 发光基板及其制备方法
TWI507108B (zh) 柔性電路板及其製作方法
JP5062376B1 (ja) 電子部品実装基板の製造方法
KR100514418B1 (ko) 필름캐리어용도체패턴전사방법과이방법에사용되는마스크및필름캐리어
TW201542059A (zh) 薄膜封裝結構
JP4987910B2 (ja) 半導体素子の半田層の製造方法、半導体素子のマークの製造方法及び半導体素子のダイシング方法
CN214625025U (zh) 芯片和半导体封装器件