KR20160067091A - 전자 부품에 대한 캐리어의 위치 결정 방법 및 그러한 방법으로 제조된 전자 부품 - Google Patents

전자 부품에 대한 캐리어의 위치 결정 방법 및 그러한 방법으로 제조된 전자 부품 Download PDF

Info

Publication number
KR20160067091A
KR20160067091A KR1020167006537A KR20167006537A KR20160067091A KR 20160067091 A KR20160067091 A KR 20160067091A KR 1020167006537 A KR1020167006537 A KR 1020167006537A KR 20167006537 A KR20167006537 A KR 20167006537A KR 20160067091 A KR20160067091 A KR 20160067091A
Authority
KR
South Korea
Prior art keywords
carrier
solder
solder mask
electronic component
masked
Prior art date
Application number
KR1020167006537A
Other languages
English (en)
Other versions
KR102302345B1 (ko
Inventor
위르겐 헨드리쿠스 게르하르두스 하위스스테데
마르크 헤르만스
Original Assignee
베시 네덜란드 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베시 네덜란드 비.브이. filed Critical 베시 네덜란드 비.브이.
Publication of KR20160067091A publication Critical patent/KR20160067091A/ko
Application granted granted Critical
Publication of KR102302345B1 publication Critical patent/KR102302345B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bonding area, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 전자 부품에 대한 솔더 마스킹된 캐리어의 처리 방법에 관한 것으로, 캐리어 관련 레퍼런스의 검출 및 솔더 마스크에 의한 레퍼런스의 검출을 포함하며, 검출된 레퍼런스는 캐리어 상부의 솔더 마스크의 위치 처리에 사용된다. 본 발명은 또한 그러한 방법으로 제조된 전자 부품에 관한 것이다.

Description

전자 부품에 대한 캐리어의 위치 결정 방법 및 그러한 방법으로 제조된 전자 부품 {Method for positioning a carrier with electronic components and electronic component produced with such method}
본 발명은, 적어도 하나의 캐리어 관련 레퍼런스(carrier related reference)를 검출하는 단계; 검출된 적어도 하나의 캐리어 관련 레퍼런스를, 캐리어의 위치로(into a position of the carrier) 처리하고, 전자 부품에 대한 솔더 마스킹된 캐리어(solder masked carrier)를 처리하는 단계를 포함하는 전자 부품에 대한 캐리어를 처리하는 방법에 관한 것이다. 본 발명은 또한, 그러한 방법으로 제조된 전자 부품과 관련된 것이다.
전자 부품, 특히 반도체 제품-그러나, 오직 이것만은 아닌(not exclusively)-의 제조는, 보통 전자 부품의 구성(units)을 이용하여 더 많은 양에서 수행되고, 여기서, 전자 부품은 더 큰 부품 캐리어 내(in)/상(on)에 집적(integrated)된다. 기능적인 이유를 위해 종종 전자 부품을 제조하는 동안, 솔더 마스크도 캐리어에 적용된다. 전자 부품은 여전히 캐리어에 의해(by)/상(on)에 집적되어 있는 동안, 솔더 마스크를 적용한 이후, 보통은 와이어(또는 BGA's에서의 대안적인 작은 솔더볼)와 같은 도체 구성(contact elements)이 전자 부품에 부착된다. 복수의 전자 부품 구성으로서 보여지는 캐리어는, 이후 다수의 결합된 전자 부품을 각각의 전자 부품으로 하나 이상의 작은 구성으로 나누거나(split up), 또는 전자 부품을 적어도 부분적으로 절연시키기 위해 처리된다. 제품 실시 예는, 캐리어 상부에 배치된 복수의 피포된(encapsulated) 전자 부품과 상부에 더 작은 구성으로 분할된 전자 부품이 배열된 실리콘 캐리어로 구성된 웨이퍼(wafer)의 패키지(packages)이다.
전자 부품의 절연 또는 분리는, 기계 가공(machining, 예를 들어, 블레이드(blade), 액체(liquids) 또는 빛(light)으로 절단(sawing))과 같은 처리의 다양한 유형에 의해 실현될 수 있다. 이 과정은 다수의 전자 제품의 생산을 가능하게 하지만, 다른 것들 중, 전자 제품의 소형화(miniaturisation) 트렌드가, 요구되는 처리 정밀도가 향상됨을 필요로 하기 때문에, 따라서 더 높은 정밀도 처리를 필요로 한다.
UI 특허 출원 2005/0001299는, 반도체 패키지를 위한 기판 및 이러한 반도체 패키지를 이용한 와이어 결합 방법(wire bonding method)을 개시하고 있다. 본 개시의 실시 예에 따르면, 와이어 결합 방법은, 변화된 와이어 바운딩 좌표(wire bounding coordinate)를 계산하는 것 뿐만 아니라, 하나 이상의 레퍼런스 마크(reference marks)를 포함하는 기판을 제공하는 단계, 이 레퍼런스 마크를 그리는(imaging) 단계 및 솔더 마스크 이동(solder mask shift)을 계산하는 단계도 포함한다. 계산된 솔더 마스크 이동은 새로운 와이어 바운딩 좌표를 계산할 수 있다.
전자 부품의 제조에서의 더 높은 정밀도(accuracy) 요구를 만족하기 위하여, 최초의 솔루션은 존재하는 처리 장비의 정확도를 향상시킬 수는 있으나, 비용이 많이 든다.
본 개시의 목적은 더 정확하게 캐리어를 처리할 수 있는 전자 부품의 캐리어 처리의 대안적인 방법을 제공하는 것이다.
본 개시는 이 목적을 위해, 전자 부품의 솔더 마스킹된 캐리어를 처리하는 방법을 제공하고, 방법 단계는: A) 적어도 하나의 캐리어 관련 레퍼런스를 검출하는 단계; B) 상기 검출된 적어도 하나의 캐리어 관련 레퍼런스를, 상기 캐리어 내의 위치로 처리하는 단계; C) 적어도 하나의 솔더 마스크에 의한 레퍼런스(solder mask dependent reference)를 검출하는 단계; D) 상기 검출된 적어도 하나의 솔더 마스크에 의한 레퍼런스를, 상기 캐리어 상부의 상기 솔더 마스크 내의 위치로 처리하는 단계; 및 E) 적어도 상기 캐리어 상부의 상기 솔더 마스크의 위치에 의하여, 상기 전자 부품에 대한 솔더 마스킹된 캐리어를 처리하는 단계;를 포함하고, 상기 단계 E)따라, 상기 전자 부품에 대한 솔더 마스킹된 캐리어를 처리하는 단계는, 솔더 마스킹된 전자 부품의 분리를 포함한다. 캐리어 관련 레퍼런스는 또한 해당 기술 분야에서, "기점(fiducial)" 또는 "보정 기준점(fiducial point)"으로서 불려지고, 이미징 시스템(imageing systems)의 X-Y 방향(X-Y directions)에서의 레퍼런스의 포인트(point of reference)으로서 사용된다. "기점"의 흔한 유형은, 캐리어 상의 (BGA와 같은)그래픽 표시(graphical signs)이고, 주로 싱글 캐리어(single carrier) 상에 수십 번(tens of times) 제공된다. 마찬가지로, 솔더 마스크의 위치를 가리키는 솔더 마스크 레퍼런스(solder mask references)는 "기점(fiducials)"으로 명명될 수 있다. 솔더 마스크 위치와 관련된 "기점"의 실시 예는, 솔더 마스크의 위치를 캐리어에 연결할 수 있도록 하는 솔더 마스크 구멍 경계선과 조합하여, 밑에 있는 패턴(underlying pattern)에 액세스하기 위해 비전 시스템(vision system)을 제공하는 솔더 마스크의 구멍들이다. 실시 예에서 (단계 E에 따라)솔더 마스킹된 보드의 정확도(accuracy) 처리는, 검출된 캐리어 관련 레퍼런스(레퍼런스는 종종 캐리어의 윤곽(outline)와 함께, 보드 상에 라이닝(lining, 배선(wiring))하여 집적 배치된다)에 의해 좌우된다. 따라서, 솔더 마스킹된 보드의 정확도 처리는 보드 상에 적용된 솔더 마스크의 실제 위치에서 독립한다. 이는 전자 부품의 추가적인 처리를 하는 동안 분명한 이점을 제공하는데, 현재는 솔더 마스크가 예를 들어, 인쇄된 회로 보드와 같은 환경에 의해 윤곽이 그려져(outlined), 이와 협력해야 하기 때문이다. 또한, 본 개시의 통찰(insights) 중 하나는, 솔더 마스크 위치는 솔더 마스킹된 보드의 전자 부품(또는 전자 부품의 그룹)의 완전한 분리(separation)의 정확한 부분을 위해 중요하다는 것이다. 본 개시에 따른 절연(isolation)/분리(separation)는, 전자 부품의 처리에서 나중 스테이지(단계)를 위해, 전자 부품의 제조 프로세스의 더 이른 스테이지(earlier stage)에서 얻은 정확한 정보를 사용하는데 최적화될 수 있다. 종래 기술에서는, 솔더 마스크의 이동(shift)의 계산에 의해 획득된 정확한 위치 정보는, 오직 와이어 바운딩(wire bounding)에만 사용되고, 이 과정들에 대해 말하자면, 솔더 마스크 위치와 와이어(wires)가 접합된(bounded) 위치 사이에는 직접 연결(direct link)이 있다. 그러나, 또한 본 개시는, 처리 과정에서, 먼저 획득된 스트렙 위치 정보(strep position information)가 일반적으로 손실되었다가 다시 생성되어야 하는 후속의 제조 단계를 위해 솔더 마스크 이동의 정확한 위치 정보를 이용한다. 이제 본 개시에서의 제조 과정의 이른 스테이지의 솔더 마스크 이동 정보는, 관련된 제조 단계 사이의 제품 핸들링(product handling)에서 특정 정확도 유지에 대한 어떤 요구도 없이 후속 처리 과정에서 다시 활용된다. 따라서, 분리 단계 이전의 전자 부품의 위치가 부분적으로 또는 전체적으로 손실되었음에도 불구하고(그러므로 적어도 부분적으로는 다시 생성되어야함), 여전히 솔더 마스크 이동의 생성된 정보는 분리 과정의 정확도를 향상시키는데 사용될 수 있다. 원래부터 갖고 있던 고 정밀도(high precision) 솔더 마스크 이동 데이터를 나중의 제조 스테이지에서 사용하기 위해, 정확도와 관련하여 이전의 와이어 바운딩 단계보다 더 적은 요구사항이 본 개시의 통찰(insight)이다. 연속적인 제조 단계의 과정에서, 제품의 방향(orientation)의 상세한 정보는 손실되는 반면, 캐리어 상의 솔더 마스크의 매우 상세한 방향 정보는, 이어지는 제조 단계에서 재사용된다. 따라서, 솔더 마스크 위치의 사용은 더 정확한 절연/분리를 이끈다. 실시 예에서, ±15㎛미만, ±10㎛ 미만, 심지어 ±5㎛ 미만의 편차(deviations)로 상당히 한정될 수 있는, ±25㎛의 편차가 반도체 제품의 절연/분리 정확도에서 검출된다.
본 개시에 따르면, 캐리어(또는 전자 부품 및/또는 캐리어 상부의 배선과 같은 모든 캐리어가 결합된 아이템)에 솔더 마스크의 위치 결정(positioning)의 부정확도(inaccuracies)가 검출되고, 영향이 있는 한, 솔더 마스킹된 보드의 처리의 정확도는 솔더 마스킹된 캐리어의 처리에서 보상(compensate)될 수 있다. 이러한 배선 검출의 일 실시 예는 반도체 캐리어 상의 "버스 라인(bus line)"의 검출이다. 이러한 "버스 라인"은 이후 공정에서 끊겨야하는(should be severed) 반도체 사이의 전자적 연결(electronic connections)을 제공한다. 이러한 "버스 라인"의 위치 결정에서 부정확이 발생하는 경우에는, 반도체의 이후 절연은 더 높은 불합격 수준(higher rejection levels)을 이끌도록 실패(frustrated)할 수 있다. 그러나, 캐리어 상부에 (솔더 마스크 이동으로도 불리는)솔더 마스크 위치 결정의 부정확은, 본 개시에 따르면 솔더 마스킹된 보드의 처리 정확도를 벗어날 수 있다. 더 높은 제품 퀄리티를 통해 더 적은 불합격을 이끈다. 이것은, 전체 정확도를 향상하기 위한 피드 포워드(feed forward) 과정이다. 추가적인 이점은, 처리에 적용된 솔더 마스크로의 피드백 수정(feed back correction)에 의해 처리 정확도를 향상시키기 위한 본 개시에 따른 가능성과 연관된다. 솔더 마스크 이동이 되돌아오는 경우에는, 처리에 적용된 솔더 마스크는 더 정확한 차후의 제품을 제공하는 피드백을 수정할 수 있다.
본 개시에 따른 방법의 실시 예에 있어서, 처리 단계 A) 및 C)는 하나의 검출 단계로 결합될 수 있다. 예를 들어, 솔더 마스크가 캐리어에 적용된 이후 캐리어 상부의 레퍼런스("기점")의 솔더 마스크가 커버되지 않은 부분(non solder mask-covered parts)을 검출하는 경우, 캐리어(또는 전자 부품 및/ 또는 배선과 같은 캐리어 관련된 구성)의 위치는 솔더 마스크의 위치와 함께 판단될 수 있다. 또한, 이러한 결합된 측정으로 인해, 솔더 마스크 이동은 오직 하나의 검출 단계로 판단될 수 있다. 이는 본 개시에 따른 전자 부품의 캐리어를 처리하는 방법을 더 간소화한다.
솔더 마스크의 위치는 종종 부착된 접점의 위치를 가리키기 때문에, 솔더 마스크 위치는 접점(contacts)을 솔더 마스킹된 캐리어에 부착하는 단계에 직접적으로 영향을 미친다. 실시 예는, 예로서 솔더 마스크 위치에 의해 지칭될 수 있는 BGA's(Ball Grid Array boards(볼 격자 배열 보드))를 위해 요구되는 도체 볼(contact balls, 솔더볼)의 부착이다. 따라서, 솔더 마스크 이동은 볼 이동을 이끈다. 볼 위치의 측정 이후의 옵션은, 거칠고(of coarse) 또한 처리 정확도를 향상시킬 수 있는 옵션이지만, 정확한 가시적인 솔더 마스크 위치 측정보다, 정확한 가시적인 볼 위치 측정이(다른 것들 중 볼의 3D 모양 및 각각의 볼의 모양 및 크기의 다양성 때문에) 훨씬 더 어렵다.
본 개시는 또한 단계 E)에 따른 전자 부품에 대한 솔더 마스킹된 캐리어의 처리는 단계 D)에 따른 캐리어 상부의 솔더 마스크의 처리된 위치에 의해 조정되는(steered) 옵션을 제공한다. 이러한 조정은 피드 포워드 조정으로서 이해될 것이고, 후속의 처리 적합(subsequent processes adaptations)은, 검출된 각각의 솔더 마스크 이동을 보상하기 위한 제품 수준을 만들 수 있다. 추가적인 옵션으로서, 단계 E)에 따른 전자 부품에 대한 솔더 마스킹된 캐리어의 처리 동안 새로운 캐리어 및/또는 솔더 마스크에 의한 레퍼런스도 검출되도록 할 수 있다.
적어도 하나의 솔더 마스크에 의한 레퍼런스를 검출하는 동안 솔더 마스크 이동의 검출 퀄리티를 향상시키기 위해서는, 솔더 마스킹된 캐리어는 동축의 광(co-axial light)으로 조사될(lighted) 수 있다. 이에 있어서 "동축"은 검출의 라인에 평행한 것으로 이해될 것이다. (솔더 마스크의 특성에 의존하여)솔더 마스크를 동축의 광으로 조사함으로 인해, 검출 가능성(feasibility)은 향상된다.
본 개시는 또한, 본 개시에 따른 방법으로 제조되고, 이상에 명시된 전자 부품을 제공한다.
본 발명은 이하의 도면에 나타나는 비제한적인 실시 예에 기초하여 더 자세하게 설명될 것이다. 여기서,
도 1a 및 도 1b는, 캐리어 상부에 솔더 마스크의 적용 전후의 전자 부품에 대한 캐리어의 투시도(perspective views)이고;
도 2a 및 도 2b는, 캐리어 관련 레퍼런스 및 솔더 마스크에 의한 레퍼런스의 상세한 평면도(top view)이고;
도 3a - 3c는, 전자 부품에 대한 캐리어의 측면도(side views)이고, 하나는 솔더 마스크가 캐리어 상부에 적용되기 이전의 것, 그리고 두 개는 솔더 볼(solder balls)이 부착된 것 뿐만 아니라 솔더 마스크도 적용된 이후의 것이고;
도 4는 전자 부품에 대한 캐리어에 적용된 솔더 마스크의 평면도이고; 그리고,
도 5a - 5c는, 분리 이후 그러나 추가적인 처리 이전의, 부품과 PCB의 다양한 상호 위치(mutual positions)를 나타낸다.
도 1a는 배선(wiring) 및 (개략적으로만 보여지고, 회색 영역(3)에 의해 표시되는)도체 패드(contact pads)의 패턴(2)로부터 제공된 캐리어(1)의 투시도를 나타낸다. 캐리어(1) 상부에는 또한, 흔히 배선 및 도체 패드와 함께 첨부되는, 캐리어 관련 레퍼런스(carrier related reference, 4)가 있다.
도 1b는 도 1a에서의 캐리어(1)의 투시도를 나타내지만, 접점(contacts)의 배치가 가능하기 위해 국부적으로 오직 작은 구멍(minor openings)만 자유롭게 남겨두도록 솔더 마스크(6)가 캐리어(1)에 추가된 이후이고, 이는 도 3a-3c 및 4와 관련하여 설명될 것이다. 다시, 도 1b에 나타나는 비전 카메라(vision camera, 7)는 솔더 마스크에 의한 레퍼런스(solder mask dependent references)의 검출을 위한 것이고, 이는 도 2b와 관련하여 설명될 것이다. 솔더 마스크(6)가 캐리어(1)에 추가되기 이전에 캐리어 관련 레퍼런스(4)를 검출하는 것 대신에, 본 발명은 또한 솔더 마스크(6)가 캐리어(1)에 추가된 이후 캐리어 관련 레퍼런스(4)의 검출을 포함한다. 이러한 실시 예는, 솔더 마스크(6)가 캐리어(1)에 추가되기 이전 캐리어 관련 레퍼런스(4)를 검출하는 것보다 훨씬 더 통상적이게 될 것이다.
도 2a는, 상부에 캐리어 관련 레퍼런스(10)가 배치된 캐리어(11)의 위치를 얻을 수 있는 정보의 검출에 의한 캐리어 관련 레퍼런스(10)의 평면도를 나타낸다. 도 2b는 캐리어(13)에 배치되어 있으나, 솔더 마스크(14)에 의해 일부가 커버된 레퍼런스(12)의 평면도를 나타낸다. 솔더 마스크(14) 내의 구멍(15)은 공백(blank)으로 남겨진다. 레퍼런스(12)와 관련된 구멍(15)의 위치의 검출과 결합하여 레퍼런스(12)를 검출하는 경우, 솔더 마스크에 의한 레퍼런스가 획득되지만, 도 1a 및 1b에서 이미 설명된 레퍼런스와 같이, 본 발명에 따르면, 캐리어 관련 레퍼런스(10)는, 캐리어(13)가 솔더 마스크(14)에 의해 부분적으로 커버된 이후 검출될 수도 있다.
도 3a는 도체 패드(21)와 캐리어(20)의 측면도를 나타낸다. 도 3b에서는 솔더 마스크(22)는 캐리어(20)의 상부에 배치되고, (솔더)볼(23)은 도체 패드(21)의 상부에 그 다음에 배치된다. 솔더 마스크(24)가 동일한 캐리어(20) 상부에 배치되는 위치, 및 이 때, (솔더)볼(25)이 도체 패드(21)의 상부에 그 다음에 배치되는 동일한 상황이 도 3c에 나타난다. 도 3b의 솔더 마스크(22)는 도 3c의 솔더 마스크(24)보다 좀 더 왼쪽에 배치된다. 또한, 특정한 측정 방식에 따라, 솔더 마스크(22, 24)의 위치는 솔더볼들(23, 25)의 위치에 영향을 미칠 수 있다. 도 3b의 솔더볼은, 솔더 마스크들(22, 24)의 구멍이 볼들의 위치를 가리킴으로 인하여, 도 3c에 나타난 솔더볼(25)보다 더 왼쪽에 배치되어 있다. 도 3b 및 3c는 솔더 마스크들(22, 24)의 상대적인 위치의 인식(knowledge)은, 이후 솔더볼들(23, 25)의 위치 결정에 대한 정보를 제공함을 보여준다.
도 4는 전자 부품에 대한 캐리어(31)에 적용(applied, 또는 도포)된 솔더 마스크(30)의 평면도를 나타낸다. 솔더 마스크(30)는 솔더볼(미도시)이 배치되도록 하기 위해 노출(open)된 개구(apertures, 32)의 격자(grid)를 제공한다. 따라서, 솔더 마스크(30, 2차원으로 변환)의 X/Y 위치 결정(positioning)은, 여전히 도 4에 도시된 바와 같은 상황에 배치되도록 하는 솔더볼의 위치 결정과 밀접하다.
도 5a-5c는, 추가적인 처리 단계 이전의 부품 및 PCB의 다양한 상호 위치를 나타낸다. 도 5a는 정확히 말하면, 도체 패드들(42)에 대하여 위치 결정된, 솔더볼들(41)과 부품(40)의 이론적인 최적의 위치를 나타낸다.
도 5b는 솔더볼(41') 및 도체 패드(42)의 중심 사이에 차이(43)가 있는, 현실적인 상황을 나타낸다. 또한, 차이(43)는, 본 발명에 따라 예상되는 수정(anticipating correction)의 적용 없이 부품에 대해 윤곽이 그려진(outlined) 솔더볼(41') 및 PCB(44)의 도체 패드(45) 사이에서 필연적으로 발생한다.
도 5c는 본 발명에 따른 예상 수정을 수행하여, 솔더볼(41') 및 PCB 도체 패드(45)가 바르게 윤곽이 그려진 것을 나타낸다.

Claims (11)

  1. 전자 부품(electronic components)에 대한 솔더 마스킹된 캐리어(solder masked carrier)를 처리하는 방법에 있어서,
    A) 적어도 하나의 캐리어 관련 레퍼런스(carrier related reference)를 검출하는 단계;
    B) 상기 검출된 적어도 하나의 캐리어 관련 레퍼런스를, 상기 캐리어 내의 위치로(into a position of the carrier) 처리하는 단계;
    C) 적어도 하나의 솔더 마스크에 의한 레퍼런스(solder mask dependent reference)를 검출하는 단계;
    D) 상기 검출된 적어도 하나의 솔더 마스크에 의한 레퍼런스를, 상기 캐리어 상부의 상기 솔더 마스크 내의 위치로 처리하는 단계; 및
    E) 적어도 상기 캐리어 상부의 상기 솔더 마스크의 위치에 의하여, 상기 전자 부품에 대한 솔더 마스킹된 캐리어를 처리하는 단계;를 포함하고,
    상기 단계 E)에 따라, 상기 전자 부품에 대한 솔더 마스킹된 캐리어를 처리하는 단계는, 솔더 마스킹된 전자 부품(solder masked electronic components)의 분리(separation)를 포함하는 것을 특징으로 하는, 방법.
  2. 제1항에 있어서,
    상기 솔더 마스킹된 전자 부품의 분리는,
    상기 전자 부품에 대한 솔더 마스킹된 캐리어를 절단하는(sawing) 단계를 포함하는 것을 특징으로 하는, 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 처리 단계 A) 및 C)는,
    단일의(single) 검출 단계로 결합되는 것을 특징으로 하는, 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 솔더 마스크는,
    상기 처리 단계 A)-E)가 수행되기 전에 상기 캐리어에 적용되는 것을 특징으로 하는, 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    기능 보드부(functional board part)는,
    캐리어 관련 레퍼런스로 검출되는 것을 특징으로 하는, 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 솔더 마스킹된 캐리어에 접점(contacts)을 부착(attaching)하는 단계;를 더 포함하는 것을 특징으로 하는, 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 단계 E)에 따라 상기 전자 부품에 대한 솔더 마스킹된 캐리어를 처리하는 단계는,
    상기 전자 부품의 최소한의 부분적인 전자적 절연(at least partial electronic isolation)을 수반(involve)하는 것을 특징으로 하는, 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 단계 E)에 따라 상기 전자 부품에 대한 솔더 마스킹된 캐리어를 처리하는 단계는,
    상기 단계 D)에 따라 상기 캐리어 상부의 상기 솔더 마스크의 상기 처리된 위치에 의하여 조정되는(steered) 것을 특징으로 하는, 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 단계 E)에 따라 상기 전자 부품에 대한 솔더 마스킹된 캐리어를 처리하는 단계의 후속의 조작(subsequent manipulations)에서, 캐리어 및/또는 솔더 마스크에 의한 새로운 레퍼런스(new carrier and/or solder mask dependent references)가 검출되는 것을 특징으로 하는, 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 적어도 하나의 솔더 마스크에 의한 레퍼런스를 검출하는 동안, 상기 솔더 마스킹된 캐리어는 동축인 광(co-axial light)에 의해 조사되는(lighted) 것을 특징으로 하는, 방법.
  11. 제1항 내지 제10항 중 어느 한 항의 방법으로 제조된 전자 부품.
KR1020167006537A 2013-10-08 2014-10-08 전자 부품에 대한 캐리어의 위치 결정 방법 및 그러한 방법으로 제조된 전자 부품 KR102302345B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL2011575 2013-10-08
NL2011575A NL2011575C2 (en) 2013-10-08 2013-10-08 Method for positioning a carrier with electronic components and electronic component produced with such method.
PCT/NL2014/050702 WO2015053628A1 (en) 2013-10-08 2014-10-08 Method for positioning a carrier with electronic components and electronic component produced with such method

Publications (2)

Publication Number Publication Date
KR20160067091A true KR20160067091A (ko) 2016-06-13
KR102302345B1 KR102302345B1 (ko) 2021-09-17

Family

ID=50001214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167006537A KR102302345B1 (ko) 2013-10-08 2014-10-08 전자 부품에 대한 캐리어의 위치 결정 방법 및 그러한 방법으로 제조된 전자 부품

Country Status (12)

Country Link
US (1) US10217679B2 (ko)
JP (1) JP6697381B2 (ko)
KR (1) KR102302345B1 (ko)
CN (1) CN105580122B (ko)
DE (1) DE112014004627B4 (ko)
MX (1) MX354806B (ko)
MY (1) MY186603A (ko)
NL (1) NL2011575C2 (ko)
PH (1) PH12016500469A1 (ko)
SG (1) SG11201601577TA (ko)
TW (1) TWI660437B (ko)
WO (1) WO2015053628A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9781362B1 (en) * 2016-03-22 2017-10-03 Omnivision Technologies, Inc. Flare-reducing imaging system and associated image sensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020058396A1 (en) * 2000-08-31 2002-05-16 Jay Roberts Use of a reference fiducial on a semiconductor package to monitor and control a singulation method
JP2006261478A (ja) * 2005-03-18 2006-09-28 Ricoh Co Ltd プリント配線基板およびその製造方法と実装方法ならびにプログラム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790416B2 (ja) * 1993-08-26 1998-08-27 沖電気工業株式会社 アライメントマーク配置方法
US6003753A (en) * 1997-07-14 1999-12-21 Motorola, Inc. Air-blow solder ball loading system for micro ball grid arrays
JPH1140907A (ja) * 1997-07-17 1999-02-12 Fuji Photo Film Co Ltd プリント配線板及び部品取り付け方法
IE970628A1 (en) * 1997-08-26 1999-03-10 Analog Res And Dev Ltd A method for preparing masks for use in the manufacture of a semi-conductor IC wafer, and a combination of masks
US6671397B1 (en) * 1998-12-23 2003-12-30 M.V. Research Limited Measurement system having a camera with a lens and a separate sensor
DE19939825A1 (de) * 1999-08-21 2001-03-01 Bosch Gmbh Robert Bauelement mit einem optisch erkennbaren Marker
US6909054B2 (en) * 2000-02-25 2005-06-21 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
US6668449B2 (en) * 2001-06-25 2003-12-30 Micron Technology, Inc. Method of making a semiconductor device having an opening in a solder mask
KR100546698B1 (ko) * 2003-07-04 2006-01-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 서브스트레이트
JP4796271B2 (ja) * 2003-07-10 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI243442B (en) * 2004-12-14 2005-11-11 Siliconware Precision Industries Co Ltd Bond positioning method for wire-bonding process and substrate for the bond positioning method
JP4840997B2 (ja) * 2007-06-19 2011-12-21 富士機械製造株式会社 部品実装方法
US8799845B2 (en) 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
TWI440156B (zh) * 2011-11-03 2014-06-01 Powertech Technology Inc 基板設有多功能定位標記之半導體封裝構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020058396A1 (en) * 2000-08-31 2002-05-16 Jay Roberts Use of a reference fiducial on a semiconductor package to monitor and control a singulation method
JP2006261478A (ja) * 2005-03-18 2006-09-28 Ricoh Co Ltd プリント配線基板およびその製造方法と実装方法ならびにプログラム

Also Published As

Publication number Publication date
KR102302345B1 (ko) 2021-09-17
US10217679B2 (en) 2019-02-26
PH12016500469B1 (en) 2016-05-16
MX354806B (es) 2018-03-22
US20160240445A1 (en) 2016-08-18
DE112014004627T5 (de) 2016-07-14
JP6697381B2 (ja) 2020-05-20
MX2016004403A (es) 2016-07-05
NL2011575C2 (en) 2015-04-09
SG11201601577TA (en) 2016-04-28
PH12016500469A1 (en) 2016-05-16
MY186603A (en) 2021-07-30
JP2017501559A (ja) 2017-01-12
WO2015053628A1 (en) 2015-04-16
TW201517188A (zh) 2015-05-01
TWI660437B (zh) 2019-05-21
DE112014004627B4 (de) 2021-08-19
CN105580122B (zh) 2019-12-06
CN105580122A (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
KR101784596B1 (ko) 절단 장치 및 절단 방법
KR101058160B1 (ko) 땜납 인쇄 검사 장치 및 부품 실장 시스템
US8640582B2 (en) Method for manufacturing flexible substrate and flexible substrate punching device
US20110213479A1 (en) Method and apparatus for performing pattern alignment to die
CN104078404B (zh) 电子部件的制造装置及其制造方法
CN110333469B (zh) 一种用于飞针测试的目标点计算方法
US20190200496A1 (en) Use of placeable marker components for a staged placement of components on a carrier
US20140027162A1 (en) Printed circuit board and method for manufacturing a printed circuit board
KR20070011168A (ko) 실장 기판 및 전자 부품의 실장 방법
US10727112B2 (en) Rewiring method for semiconductor
KR102302345B1 (ko) 전자 부품에 대한 캐리어의 위치 결정 방법 및 그러한 방법으로 제조된 전자 부품
US8497575B2 (en) Semiconductor packaging system with an aligned interconnect and method of manufacture thereof
WO2016098231A1 (ja) 対基板作業機
JP2008277772A (ja) 基板製造方法
WO2019050388A1 (en) LED ACCURACY ASSEMBLY METHOD
US9627224B2 (en) Semiconductor device with sloped sidewall and related methods
JP5896752B2 (ja) 半導体パッケージ及びその製造方法
US9041229B1 (en) Merged fiducial for semiconductor chip packages
JP2009302395A (ja) 実装基板
CN221103627U (zh) 一种优化器件基准点的电路板结构
JP2024080331A (ja) 電子装置、および電子装置の製造方法
JPH11251695A (ja) プリント配線板
KR20140068690A (ko) 3차원 패키징 모듈
JP2004022829A (ja) 裏面電極部品及びその製造方法
JP2009135367A (ja) 評価用基板

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right