JP2017501559A - 電子部品を載せた担体の位置決め方法、及びそのような方法で製作された電子部品 - Google Patents

電子部品を載せた担体の位置決め方法、及びそのような方法で製作された電子部品 Download PDF

Info

Publication number
JP2017501559A
JP2017501559A JP2016520604A JP2016520604A JP2017501559A JP 2017501559 A JP2017501559 A JP 2017501559A JP 2016520604 A JP2016520604 A JP 2016520604A JP 2016520604 A JP2016520604 A JP 2016520604A JP 2017501559 A JP2017501559 A JP 2017501559A
Authority
JP
Japan
Prior art keywords
carrier
solder
solder mask
processing
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016520604A
Other languages
English (en)
Other versions
JP6697381B2 (ja
Inventor
ヘンドリクス ゲルハルダス ハウスステーデ，ユルゲン
ヘンドリクス ゲルハルダス ハウスステーデ，ユルゲン
ヘルマンス，マルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Besi Netherlands BV
Original Assignee
Besi Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Besi Netherlands BV filed Critical Besi Netherlands BV
Publication of JP2017501559A publication Critical patent/JP2017501559A/ja
Application granted granted Critical
Publication of JP6697381B2 publication Critical patent/JP6697381B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bonding area, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本発明は、電子部品を載せたソルダマスク化担体の処理方法に関する。この方法は、担体関連基準の検出とソルダマスク依存基準の検出からなり、これら検出基準が、担体上のソルダマスクの位置を処理するために用いられる。本発明は、また、そのような方法で製作された電子部品に関する。【選択図】図２Ｂ

Description

本発明は、以下の方法ステップからなる、電子部品を載せた担体（キャリア）の処理方法に関する。少なくとも一つの担体関連基準を検出するステップ、少なくとも一つの検出担体関連基準を担体の位置へ処理するステップ、及び電子部品を載せたソルダマスク化担体を処理するステップ。本発明はまた、そのような方法で製作された電子部品に関する。
特に、しかし排他的にではなく、半導体製品などの電子部品の製造は、通常、複数の電子部品のユニット単位で、大規模に行われる。この場合、電子部品は、より大きなコンポーネント担体内に、あるいは担体上に統合される。電子部品の製造中、機能的な理由で、しばしば、ソルダマスクが担体に適用される。ソルダマスクを適用した後、通常、電子部品が未だに担体によって、あるいは担体上で統合されている間に、ワイヤ等の接触エレメント（または、代替的にＢＧＡでの小さなハンダボール）が、（例えば『ワイヤボンディング』または『ソルダ浴』によって）電子部品に取り付けられる。担体は、複数の電子部品からなるユニットとみなすことも可能であり、その後、多数の結合電子部品を、一つまたは複数の個々の電子部品からなるより小さな複数のユニットへ分離させるよう（この処理は、分離、シンギュレーションまたは個別化とも呼ばれる）、あるいは電子部品を少なくとも部分的に単離させるよう処理してもよい。製品例は、担体上に配置された複数の封入電子部品からなる複数のパッケージ、及び、より小さな複数のユニットへ分離される複数の電子部品が配置されたシリコン担体からなる複数のウェファーである。電子部品の単離または分離は、切削加工（例えば、ブレード、液体または光での切断）等の、異なるタイプの処理によって実現できる。この処理は、多数の電子部品の製造を可能にするが、特に電子部品の小型化の傾向から、必須加工精度の向上の要求があり、より高精度の処理が求められている。
米国特許出願第２００５／０００１２９９号は、半導体パッケージ、及びそのような半導体パッケージを用いたワイヤボンディング法に対するサブストレートを開示している。その発明の模範的な実施形態において、ワイヤボンディング法は、変化したワイヤボンディング座標を計算するだけでなく、一つ以上の基準マークを含むサブストレートを提供するステップ、これらの基準マークを画像化するステップ、及びソルダマスク・シフトを計算するステップをも含む。ソルダマスク・シフトの計算結果は、新しいワイヤボンディング座標を計算することを可能にする。
電子部品の製造におけるより高い精度の要求に対する第一の解決策は、既存の処理装置の精度を向上させることであるが、そのような策はコスト高である。本発明の目的は、処理電子部品を載せた担体の、より高い精度での担体処理を可能にする代替方法を提供することである。
本発明は、この目的のために、以下の方法ステップからなる、電子部品を載せたソルダマスク化担体の処理方法を提供する。Ａ）少なくとも一つの担体関連基準を検出するステップ。Ｂ）少なくとも一つの検出担体関連基準を担体の位置へ処理するステップ。Ｃ）少なくとも一つのソルダマスク依存基準を検出するステップ。Ｄ）少なくとも一つの検出ソルダマスク依存基準を担体上のソルダマスクの位置へ処理するステップ。及びＥ）少なくとも担体上のソルダマスクの位置に応じて電子部品を載せたソルダマスク化担体を処理するステップ。この場合のステップＥ）による電子部品を載せたソルダマスク化担体処理は、ソルダマスク化電子部品の分離からなる。担体関連基準は、本技術において「基準」または「基準点」とも呼ばれ、撮像システムのためのＸ−Ｙ方向における基準点として用いられる。一般的なタイプの「基準」は、担体上の（ＢＧＡ等の）図形サインであり、単一担体上に頻繁に何十回も提供されるものである。同様に、ソルダマスクの位置を示すソルダマスク基準を、「基準」と呼んでもよい。ソルダマスク位置関連「基準」の例は、ソルダマスク内の複数の開口部であり、ソルダマスク開口部の境界との組み合わせで内層パターンへの視覚システム・アクセスを提供する。これは、ソルダマスク位置の担体へのリンクを可能にする。実際、ステップＥ）によるソルダマスク化基板の処理精度は、通常、担体の輪郭との組み合わせで基板上のライニング（配線）が配置統合される検出担体関連基準に依存する。このため、ソルダマスク化基板の処理精度は、基板に適用されたソルダマスクの実際の位置から独立している。このことは、ソルダマスクが、共作用すべき、例えばプリント回路基板などの環境に対して輪郭を画定するため、電子部品の更なる処理中に明白な利益を提供する。
本発明の洞察の一つは、また、ソルダマスク位置は、ソルダマスク化基板の電子部品（または電子部品グループ）の正確で完全な分離にとっても重要であり得ることである。本発明による単離または分離は、電子部品の製造処理のより早期の段階で得られた正確な情報を、電子部品処理のより後期の段階（ステップ）に対して使用できるよう最適化されてもよい。従来技術においては、ソルダマスク・シフトを計算することによって取得した正確な位置情報は、ワイヤボンディングのために使用されるのみであった。その処理に関しては、ソルダマスク位置と、ワイヤが結合すべき部位との間に直接リンクがあるためである。しかし、本発明は、処理の初期に得られた位置情報が、通常は失われ、再び生成しなければならない以降の製造ステップに対してもソルダマスク・シフトの正確な位置情報を使用する。
今、本発明においては、関連製造ステップ間において製品ハンドリングに比正確度を維持することを要求せず、製造工程のより早期の段階におけるソルダマスク・シフト情報が、再び以降の処理ステップで利用される。たとえ分離ステップ前の電子部品の位置が、部分的に、あるいは完全に失われた（したがって、再び、少なくとも部分的に生成しなければならない）としても、依然として、ソルダマスク・シフトの生成情報は、分離処理の精度を向上させるよう使用されてもよい。早期のワイヤボンディング・ステップに比べ、基点からの精度に関連する要求が少ない後期の製造段階で高精度なソルダマスク・シフト・データを使用することが、本発明の明察である。一連の製造ステップの処理において、製品方向の方位詳細情報が失われたとしても、今は、担体上のソルダマスクの高詳細方位情報が、以降の製造ステップにおいて再利用される。したがって、ソルダマスク位置の使用は、より正確な単離または分離につながる。実際には、半導体製品の単離または分離精度において、±２５μｍの偏差が検出される。これは、±１５μｍ未満、±１０μｍ未満、あるいは更に±５μｍ未満の偏差へ、実質的に制限できる。
本発明によれば、担体に対するソルダマスク（または、担体上の電子部品及び／または配線などの担体結合アイテム）の位置決めの不正確さが、検出され、影響の範囲の限りにおいて、ソルダマスク化基板の処理精度は、ソルダマスク化担体の処理において補完可能である。そのような配線検出の一例は、半導体担体上の「バス・ライン」の検出である。これらの「バス・ライン」は、後工程において切断すべき半導体間の電子結合を提供する。これらの「バス・ライン」の位置決めが不正確な場合、半導体の後の単離は失敗が多くなり、不良率がより高くなる可能性がある。しかし、本発明によれば、（ソルダマスク・シフトとも呼ぶ）担体上のソルダマスク位置の不正確さは、ソルダマスク化基板の処理精度から切り離すことができ、製品品質の上昇及び不良率の低下に至る。これは、全精度を向上させるフィード・フォワード処理である。本発明によるもう一つの利点は、ソルダマスク適用処理に対するフィードバック補正によって処理精度を向上させる可能性に関する。ソルダマスク・シフトが繰り返すケースでは、ソルダマスク適用処理を、以降の製品精度を上げるためにフィードバック修正できる。
本発明による方法の実施形態における処理ステップＡ）及びＣ）は、１回の検出ステップに組み合わせてもよい。例えば、ソルダマスクが担体上へ適用された後、担体上の参照（「基準」）非ソルダマスク被覆部を検出するとき、担体（あるいは電子部品及び／または配線のような担体関連エレメント）の位置は、ソルダマスクの位置との組み合わせで判定できる。したがって、そのような組み合わせ測定では、ソルダマスク・シフトは、１回の検出ステップのみで測定できる。これは、本発明による電子部品を載せた担体の処理方法を更に単純化する。
多くの場合に、ソルダマスクの位置によって、付着させる接点の位置が決定してしまうので、ソルダマスク位置は、ソルダマスク化担体へ接点を付着させるステップに直接的影響を及ぼす。一つの実施例は、例えば、ソルダマスク位置によって決定されてもよい、ＢＧＡ（ボール・グリッド・アレイ基板）に必要な接点ボール（ハンダボール）の付着である。この場合、ソルダマスク・シフトは、ボール・シフトに至る可能性がある。後でボール位置を測定するというオプションも、もちろん、処理精度を向上させるオプションであるが、（とりわけ、ボールの３Ｄ形状、個々のボールの形状及び寸法に相違があるため）正確な視覚的ボール位置測定を実施するのは、正確な視覚的ソルダマスク位置測定に比べ、より困難である。
本発明は、また、ステップＥ）による電子部品を載せたソルダマスク化担体の処理が、ステップＤ）による担体上のソルダマスクの処理位置に応じて誘導されるオプションを提供する。そのような誘導は、以降の処理において、検出された個々のソルダマスク・シフトを補正するために製品レベルで順応させるフィード・フォワード誘導と理解すべきである。更なるオプションとして、ステップＥ）による電子部品を載せたソルダマスク化担体の処理中、以降の操作において、新しい担体及び／またはソルダマスク依存基準を検出することも可能である。
少なくとも一つのソルダマスク依存基準の検出中、ソルダマスク・シフトの検出品質を向上させるために、ソルダマスク化担体を、同軸光で照明してもよい。この点に関する「同軸」は、検出ラインに平行と理解すべきである。（ソルダマスク特性に依存する）ソルダマスクのそのような同軸照明で、検出可能性は上昇する。
本発明は、また、本発明及び上記に明示の方法で製作される電子部品を提供する。
本発明を、以下の図面に示す非限定的で模範的な実施形態に基づき更に説明する。
図１Ａ及び図１Ｂは、担体上へのソルダマスクの適用前後の、電子部品を載せた担体を表す斜視図である。 図２Ａ及び図２Ｂは、担体関連基準及びソルダマスク依存基準を詳細に表す上面図である。 図３Ａ〜図３Ｃは、電子部品を載せた担体を表す側面図であり、一つが、担体上へソルダマスクが適用される前の状態を、二つは、ソルダマスク適用後、及び、ハンダボール付着後の状態を示す。 電子部品を載せた担体へ適用されたソルダマスクを表す上面図である。 図５Ａ〜図５Ｃは、分離後であるが更なる処理以前の、部品とＰＣＢとの異なる複数の相対位置を表す。
図１Ａは、（概略的にのみ、灰色領域３によって示す）配線及びコンタクト・パッドのパターン２が設けられた担体１を表す斜視図である。担体１上には、通常、配線及びコンタクト・パッドと共に付加される担体関連基準４もある。図１Ａには、担体関連基準４を検出する視覚カメラ５も示されている。
図１Ｂは、図１Ａの担体１へ、図３Ａ〜３Ｃ及び図４に関連させて以下に説明するように接点の配置を可能にするための小さな複数の開口部のみを局所的に残して、ソルダマスク６が付加された後の担体１を表す斜視図である。図１Ｂには、再び視覚カメラ７が示されているが、今回は、図２Ｂに関連させて説明するソルダマスク依存基準の検出のためのものである。ソルダマスク６が担体１へ追加される前に担体関連基準４を検出する代わりに、本発明は、また、担体１へソルダマスク６が追加された後での、担体関連基準４の検出をもカバーする。実際、ソルダマスク６が担体１へ追加される前での担体関連基準４を検出するよりも、これの方が、より一般的である。
図２Ａは、情報検出によって、担体関連基準１０が配置された担体１１の位置上で利用可能な、担体関連基準１０を表す上面図である。図２Ｂは、担体１３上に配置された、しかし、ソルダマスク１４によって部分的に覆われた基準１２を表す上面図である。ソルダマスク１４内には、開口部１５が空所で残されている。しかし、基準１２に対する開口部１５の位置検出との組み合わせで基準１２を検出する場合、既に図１Ａ及び図１Ｂに関して説明したように、ソルダマスク依存基準が得られる。本発明によれば、ソルダマスク１４によって担体１３が部分的に覆われた後に、担体関連基準１０を検出することも可能である。
図３Ａは、コンタクト・パッド２１を載せた担体２０を表す側面図である。図３Ｂでは、担体２０上にソルダマスク２２が配置され、その後、コンタクト・パッド２１上に（ハンダ）ボール２３が配置される。同じ状況が、図３Ｂにも示されている。同じ担体２０上にソルダマスク２４が配置され、この場合も、その後、コンタクト・パッド２１上に（ハンダ）ボール２５が配置される。図３Ｂに示すソルダマスク２２は、図３Ｃに示すソルダマスク２４よりも左に配置されている。特定な位置測定に応じて、ソルダマスク２２、２４が、ハンダボール２３、２５の位置にも影響する場合がある。ソルダマスク２２、２４の開口部によってボールの位置が定まるため、図３Ｂのハンダボールは、図３Ｃに示すハンダボール２５に比べ、より左へ配置されている。これら図３Ａ及び３Ｂは、ソルダマスク２２及び２４の相対位置についての知識が、ハンダボール２３、２５の以降の位置決めに関する情報を提供することを示す。
図４は、電子部品を載せた担体３１に適用されるソルダマスク３０を表す上面図である。ソルダマスク３０は、載置すべきハンダボール（図示せず）を受容するために開いた複数の開口部３２からなるグリッドを備える。したがって、ソルダマスク３０のＸ／Ｙ位置決め（二方向へシフト）は、図４に示すように、その状況で、これから配置されるハンダボールを位置決めするのに関連性がある。
図５Ａ〜５Ｃは、更なる処理の前の、部品とＰＣＢとの異なる相対位置関係を示す。図５Ａは、コンタクト・パッド４２に対して正しく位置決めされた、部品４０とハンダボール４１との理論上の最適位置を表す。
図５Ｂは、ハンダボール４１’の中心とコンタクト・パッド４２との間に相違４３がある場合の、実際の状況を表す。本発明による予測補正を適用しないで、部品に対する輪郭を画定するハンダボール４１’とＰＣＢ４４のコンタクト・パッド４５との間で、相違４３は論理的に発生する。
図５Ｃは、本発明による予測補正で、ハンダボール４１’及びＰＣＢコンタクト・パッド４５が正しく輪郭が画定されることを示す。
本発明によれば、担体へのソルダマスク（あるいは担体上の電子部品及び／または配線などの担体結合アイテム）の位置決めにおける不正確さが検出され、影響が及ぶ範囲で、ソルダマスク化基板の処理精度は、ソルダマスク化担体の処理において補正可能である。そのような配線検出の一実施例は、半導体担体上の「バス・ライン」の検出である。それら「バス・ライン」は、半導体間に、後工程において断つべき電子結合を提供する。それら「バス・ライン」の位置決めが不正確な場合、半導体の後の単離工程がうまく行かず、不良率が高くなる可能性がある。しかし、本発明によれば、（ソルダマスク・シフトとも呼ぶ）担体上のソルダマスク位置の不正確さは、ソルダマスク化基板の処理精度から切り離すことができる。
本発明は、この目的のために、以下の方法ステップからなる、電子部品を載せたソルダマスク化担体の処理方法を提供する。Ａ）少なくとも一つの担体関連基準を検出するステップ。Ｂ）少なくとも一つの検出担体関連基準を担体の位置へ処理するステップ。Ｃ）少なくとも一つのソルダマスク依存基準を検出するステップ。Ｄ）少なくとも一つの検出ソルダマスク依存基準を担体上のソルダマスクの位置へ処理するステップ。及びＥ）少なくとも担体上のソルダマスクの位置に応じて電子部品を載せたソルダマスク化担体を処理するステップ。この場合のステップＥ）による電子部品を載せたソルダマスク化担体処理は、ソルダマスク化電子部品の分離からなる。担体関連基準は、本技術において「基準」または「基準点」とも呼ばれ、撮像システムのためのＸ−Ｙ方向における基準点として用いられる。一般的なタイプの「基準」は、担体上の（ＢＧＡ等の）図形サインであり、単一担体上に頻繁に何十回も提供されるものである。同様に、ソルダマスクの位置を示すソルダマスク基準を、「基準」と呼んでもよい。ソルダマスク位置関連「基準」の例は、ソルダマスク内の複数の開口部であり、ソルダマスク開口部の境界との組み合わせで内層パターンへの視覚システム・アクセスを提供する。これは、ソルダマスク位置の担体へのリンクを可能にする。実際、ステップＥ）によるソルダマスク化基板の処理精度は、通常、担体の輪郭との組み合わせで基板上のライニング（配線）が配置統合される検出担体関連基準に依存する。このため、ソルダマスク化基板の処理精度は、基板に適用されたソルダマスクの実際の位置から独立している。このことは、ソルダマスクが、共作用すべき、例えばプリント回路基板などの環境に対して輪郭を画定するため、電子部品の更なる処理中に明白な利益を提供する。
本発明の洞察の一つは、また、ソルダマスク位置は、ソルダマスク化基板の電子部品（または電子部品グループ）の正確で完全な分離にとっても重要であり得ることである。本発明による単離または分離は、電子部品の製造処理のより早期の段階で得られた正確な情報を、電子部品処理のより後期の段階（ステップ）に対して使用できるよう最適化されてもよい。従来技術においては、ソルダマスク・シフトを計算することによって取得した正確な位置情報は、ワイヤボンディングのために使用されるのみであった。その処理に関しては、ソルダマスク位置と、ワイヤが結合すべき部位との間に直接リンクがあるためである。しかし、本発明は、処理の初期に得られた位置情報が、通常は失われ、再び生成しなければならない以降の製造ステップに対してもソルダマスク・シフトの正確な位置情報を使用する。
今、本発明においては、関連製造ステップ間において製品ハンドリングに比正確度を維持することを要求せず、製造工程のより早期の段階におけるソルダマスク・シフト情報が、再び以降の処理ステップで利用される。たとえ分離ステップ前の電子部品の位置が、部分的に、あるいは完全に失われた（したがって、再び、少なくとも部分的に生成しなければならない）としても、依然として、ソルダマスク・シフトの生成情報は、分離処理の精度を向上させるよう使用されてもよい。早期のワイヤボンディング・ステップに比べ、基点からの精度に関連する要求が少ない後期の製造段階で高精度なソルダマスク・シフト・データを使用することが、本発明の明察である。一連の製造ステップの処理において、製品の方位詳細情報が失われたとしても、今は、担体上のソルダマスクの高詳細方位情報が、以降の製造ステップにおいて再利用される。したがって、ソルダマスク位置の使用は、より正確な単離または分離につながる。実際には、半導体製品の単離または分離精度において、±２５μｍの偏差が検出される。これは、±１５μｍ未満、±１０μｍ未満、あるいは更に±５μｍ未満の偏差へ、実質的に制限できる。
図３Ａは、コンタクト・パッド２１を載せた担体２０を表す側面図である。図３Ｂでは、担体２０上にソルダマスク２２が配置され、その後、コンタクト・パッド２１上に（ハンダ）ボール２３が配置される。同じ状況が、図３Ｃにも示されている。同じ担体２０上にソルダマスク２４が配置され、この場合も、その後、コンタクト・パッド２１上に（ハンダ）ボール２５が配置される。図３Ｂに示すソルダマスク２２は、図３Ｃに示すソルダマスク２４よりも左に配置されている。特定な位置測定に応じて、ソルダマスク２２、２４が、ハンダボール２３、２５の位置にも影響する場合がある。ソルダマスク２２、２４の開口部によってボールの位置が定まるため、図３Ｂのハンダボールは、図３Ｃに示すハンダボール２５に比べ、より左へ配置されている。これら図３Ｂ及び３Ｃは、ソルダマスク２２及び２４の相対位置についての知識が、ハンダボール２３、２５の以降の位置決めに関する情報を提供することを示す。

Claims (11)

  1. 電子部品を載せたソルダマスク化担体の処理方法であって、
    Ａ）少なくとも一つの担体関連基準を検出する、
    Ｂ）前記少なくとも一つの検出担体関連基準を前記担体の位置へ処理する、
    Ｃ）少なくとも一つのソルダマスク依存基準を検出する、
    Ｄ）前記少なくとも一つの検出ソルダマスク依存基準を前記担体上の前記ソルダマスクの位置へ処理する、及び
    Ｅ）前記担体上の前記ソルダマスクの少なくとも前記位置に応じて、電子部品を載せた前記ソルダマスク化担体を処理する方法ステップからなり、
    ステップＥ）による電子部品を載せた前記ソルダマスク化担体の処理が、ソルダマスク化電子部品の分離からなることを特徴とする、前記方法。
  2. 前記ソルダマスク化電子部品の分離が、電子部品を載せた前記ソルダマスク化担体の鋸引きからなることを特徴とする、請求項１に記載の方法。
  3. 処理ステップＡ）及びＣ）が、単一検出ステップに組み合わされることを特徴とする、請求項１または２に記載の方法。
  4. 前記ソルダマスクが、処理ステップＡ）〜Ｅ）が行われる前に前記担体へ適用されることを特徴とする、請求項１から３のいずれかに記載の方法。
  5. 機能基板部品が、担体関連基準として検出されることを特徴とする、請求項１から４のいずれかに記載の方法。
  6. 前記方法が、さらに、前記ソルダマスク化担体へ接点を付着させる方法ステップからなることを特徴とする、請求項１から５のいずれかに記載の方法。
  7. ステップＥ）による電子部品を載せた前記ソルダマスク化担体の処理が、前記電子部品の少なくとも部分的な電子的単離を伴うことを特徴とする、請求項１から６のいずれかに記載の方法。
  8. ステップＥ）による電子部品を載せた前記ソルダマスク化担体の処理が、ステップＤ）による前記担体上の前記ソルダマスクの処理位置に応じて誘導されることを特徴とする、請求項１から７のいずれかに記載の方法。
  9. ステップＥ）による電子部品を載せた前記ソルダマスク化担体の処理における以降の操作において、新しい担体及び／またはソルダマスク依存基準が検出されることを特徴とする、請求項１から８のいずれかに記載の方法。
  10. 少なくとも一つのソルダマスク依存基準の検出中、前記ソルダマスク化担体が、同軸光で照明されることを特徴とする、請求項１から９のいずれかに記載の方法。
  11. 請求項１から１０のいずれかの方法で製作された電子部品。
JP2016520604A 2013-10-08 2014-10-08 電子部品を載せた担体の位置決め方法、及びそのような方法で製作された電子部品 Active JP6697381B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL2011575A NL2011575C2 (en) 2013-10-08 2013-10-08 Method for positioning a carrier with electronic components and electronic component produced with such method.
NL2011575 2013-10-08
PCT/NL2014/050702 WO2015053628A1 (en) 2013-10-08 2014-10-08 Method for positioning a carrier with electronic components and electronic component produced with such method

Publications (2)

Publication Number Publication Date
JP2017501559A true JP2017501559A (ja) 2017-01-12
JP6697381B2 JP6697381B2 (ja) 2020-05-20

Family

ID=50001214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016520604A Active JP6697381B2 (ja) 2013-10-08 2014-10-08 電子部品を載せた担体の位置決め方法、及びそのような方法で製作された電子部品

Country Status (12)

Country Link
US (1) US10217679B2 (ja)
JP (1) JP6697381B2 (ja)
KR (1) KR102302345B1 (ja)
CN (1) CN105580122B (ja)
DE (1) DE112014004627B4 (ja)
MX (1) MX354806B (ja)
MY (1) MY186603A (ja)
NL (1) NL2011575C2 (ja)
PH (1) PH12016500469B1 (ja)
SG (1) SG11201601577TA (ja)
TW (1) TWI660437B (ja)
WO (1) WO2015053628A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9781362B1 (en) * 2016-03-22 2017-10-03 Omnivision Technologies, Inc. Flare-reducing imaging system and associated image sensor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140907A (ja) * 1997-07-17 1999-02-12 Fuji Photo Film Co Ltd プリント配線板及び部品取り付け方法
JP2001124520A (ja) * 1999-08-21 2001-05-11 Robert Bosch Gmbh 光学的に認識可能なマーカを備えた構造エレメント
US20020058396A1 (en) * 2000-08-31 2002-05-16 Jay Roberts Use of a reference fiducial on a semiconductor package to monitor and control a singulation method
JP2005032910A (ja) * 2003-07-10 2005-02-03 Renesas Technology Corp 半導体装置の製造方法およびそれに用いられる半導体製造装置
US20060128040A1 (en) * 2004-12-14 2006-06-15 Siliconware Precision Industries Co., Ltd. Bond positioning method for wire-bonding process and substrate for the bond positioning method
JP2006261478A (ja) * 2005-03-18 2006-09-28 Ricoh Co Ltd プリント配線基板およびその製造方法と実装方法ならびにプログラム
JP2009004453A (ja) * 2007-06-19 2009-01-08 Fuji Mach Mfg Co Ltd 部品実装システム、半田印刷装置、部品実装装置及び部品実装方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790416B2 (ja) * 1993-08-26 1998-08-27 沖電気工業株式会社 アライメントマーク配置方法
US6003753A (en) * 1997-07-14 1999-12-21 Motorola, Inc. Air-blow solder ball loading system for micro ball grid arrays
IE970628A1 (en) * 1997-08-26 1999-03-10 Analog Res And Dev Ltd A method for preparing masks for use in the manufacture of a semi-conductor IC wafer, and a combination of masks
US6671397B1 (en) * 1998-12-23 2003-12-30 M.V. Research Limited Measurement system having a camera with a lens and a separate sensor
EP1259103B1 (en) * 2000-02-25 2007-05-30 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
US6668449B2 (en) * 2001-06-25 2003-12-30 Micron Technology, Inc. Method of making a semiconductor device having an opening in a solder mask
KR100546698B1 (ko) * 2003-07-04 2006-01-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 서브스트레이트
US8799845B2 (en) 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
TWI440156B (zh) * 2011-11-03 2014-06-01 Powertech Technology Inc 基板設有多功能定位標記之半導體封裝構造

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140907A (ja) * 1997-07-17 1999-02-12 Fuji Photo Film Co Ltd プリント配線板及び部品取り付け方法
JP2001124520A (ja) * 1999-08-21 2001-05-11 Robert Bosch Gmbh 光学的に認識可能なマーカを備えた構造エレメント
US20020058396A1 (en) * 2000-08-31 2002-05-16 Jay Roberts Use of a reference fiducial on a semiconductor package to monitor and control a singulation method
JP2005032910A (ja) * 2003-07-10 2005-02-03 Renesas Technology Corp 半導体装置の製造方法およびそれに用いられる半導体製造装置
US20060128040A1 (en) * 2004-12-14 2006-06-15 Siliconware Precision Industries Co., Ltd. Bond positioning method for wire-bonding process and substrate for the bond positioning method
JP2006261478A (ja) * 2005-03-18 2006-09-28 Ricoh Co Ltd プリント配線基板およびその製造方法と実装方法ならびにプログラム
JP2009004453A (ja) * 2007-06-19 2009-01-08 Fuji Mach Mfg Co Ltd 部品実装システム、半田印刷装置、部品実装装置及び部品実装方法

Also Published As

Publication number Publication date
JP6697381B2 (ja) 2020-05-20
KR102302345B1 (ko) 2021-09-17
CN105580122A (zh) 2016-05-11
US10217679B2 (en) 2019-02-26
CN105580122B (zh) 2019-12-06
PH12016500469A1 (en) 2016-05-16
PH12016500469B1 (en) 2016-05-16
WO2015053628A1 (en) 2015-04-16
DE112014004627B4 (de) 2021-08-19
TWI660437B (zh) 2019-05-21
KR20160067091A (ko) 2016-06-13
DE112014004627T5 (de) 2016-07-14
NL2011575C2 (en) 2015-04-09
TW201517188A (zh) 2015-05-01
MX354806B (es) 2018-03-22
US20160240445A1 (en) 2016-08-18
SG11201601577TA (en) 2016-04-28
MY186603A (en) 2021-07-30
MX2016004403A (es) 2016-07-05

Similar Documents

Publication Publication Date Title
US20110038704A1 (en) Sub-field enhanced global alignment
KR20130127976A (ko) 워크피스들 상에 패턴들을 생성하기 위한 장치
US11284550B2 (en) Use of placeable marker components for a staged placement of components on a carrier
US7960837B2 (en) Semiconductor package
JP6697381B2 (ja) 電子部品を載せた担体の位置決め方法、及びそのような方法で製作された電子部品
US11183482B2 (en) Shift control method in manufacture of semiconductor device
JP2010021485A (ja) 半導体装置の製造方法
US10727112B2 (en) Rewiring method for semiconductor
US8445906B2 (en) Method for sorting and acquiring semiconductor element, method for producing semiconductor device, and semiconductor device
US20220151120A1 (en) Correction amount calculating device and correction amount calculating method
JP2014062828A (ja) パターンマッチング方法および半導体装置の製造方法
US20090010528A1 (en) Method for placing at least one component provided with connection points on a substrate, as well as such a device
JP5896752B2 (ja) 半導体パッケージ及びその製造方法
JP5362404B2 (ja) 半導体集積回路装置の製造方法
TW202135964A (zh) 用於雷射輔助接合的晶粒-射束對準
JP4948035B2 (ja) 樹脂封止型半導体装置の製造方法
JP6587871B2 (ja) 部品実装装置および部品実装システム
JP5308464B2 (ja) 半導体装置の製造方法
JP5647312B2 (ja) 半導体集積回路装置の製造方法
KR20170036222A (ko) 다이 검사 방법
JP2013138263A (ja) 樹脂封止型半導体装置の製造方法
JP5444382B2 (ja) 樹脂封止型半導体装置
Wang et al. The coming of CSP: automated assembly processes for high-volume chip scale packaging
JPH0373547A (ja) ワイヤボンディング装置
JPS60132332A (ja) ハイブリツドｉｃ用配線基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160411

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200127

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200424

R150 Certificate of patent or registration of utility model

Ref document number: 6697381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250