CN103606543A - 一种再布线金属层及其制作方法 - Google Patents
一种再布线金属层及其制作方法 Download PDFInfo
- Publication number
- CN103606543A CN103606543A CN201310592775.8A CN201310592775A CN103606543A CN 103606543 A CN103606543 A CN 103606543A CN 201310592775 A CN201310592775 A CN 201310592775A CN 103606543 A CN103606543 A CN 103606543A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- wire casing
- layer
- metal
- horizontal wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种再布线金属层及其制作方法,属于半导体封装技术领域。其包括若干层介电层和设置于介电层内的金属层,每一所述介电层开设贯穿该介电层的线槽,所述线槽包括介电层横向线槽和介电层纵向线槽,所述介电层横向线槽和介电层纵向线槽呈上下分布,所述介电层横向线槽的深度小于介电层的厚度,所述介电层横向线槽的尺寸不小于介电层纵向线槽的尺寸,所述线槽内设置所述金属层,每一所述金属层与设置该金属层的介电层形成于同一层;上述再布线金属层的介电层的线槽利用激光刻蚀技术在介电层上形成。本发明采用先进工艺、减少介电层的层数、再布线金属层结构简洁、有利于芯片布线高密度化进一步发展。
Description
技术领域
本发明涉及一种再布线金属层及其制作方法,属于半导体封装技术领域。
背景技术
随着无线手持设备、掌上电脑以及其他移动电子设备的增加,半导体产业飞速发展并向各行业迅速渗透。其芯片封装结构中的再布线金属层是连接半导体和电子系统的一道桥梁。
典型的再布线技术采用具有感光性能的多层聚酰亚胺胶薄膜作为各个金属层之间的介电层,层层叠叠的布线结构需要在光刻工艺过程中通过多次的涂胶、曝光、显影、固化等工艺步骤,利用聚酰亚胺胶优良的电气绝缘性能达到芯片原有压点的转移,如图1所示,以两层金属布线为例,金属层T310、T320与介电层T210、T220、T230、T240 交叉叠加分布,介电层隔离上下相邻的金属层。金属层T310的金属层横部位于介电层T220之内、介电层T210之上,金属层T310的金属层纵部贯穿介电层T210,金属层T320的金属层横部位于介电层T240之内、介电层T230之上,金属层T320的金属层纵部贯穿介电层T230与金属层T310的金属层横部连接。可见, 传统的再布线技术形成再布线金属层需要层层叠叠的介电层布线结构,需要繁琐的工艺步骤配合;同时,频繁地使用介电层不利于芯片布线高密度化的进一步发展。
发明内容
本发明的目的在于克服上述不足,提供一种采用先进工艺、减少介电层的层数、使再布线金属层结构简洁、有利于再布线高密度化进一步发展的再布线金属层及其制作方法。
本发明是这样实现的:
本发明一种再布线金属层,包括若干层介电层和设置于介电层内的金属层,所述金属层也有若干层,上下相邻的所述金属层彼此连接,所述再布线金属层的上下表面设有与金属部件连接的上连接端面和下连接端面,每一所述介电层开设贯穿该介电层的线槽,所述线槽包括介电层横向线槽和介电层纵向线槽,所述介电层横向线槽和介电层纵向线槽呈上下分布,所述介电层横向线槽的深度小于介电层的厚度,所述介电层横向线槽的尺寸不小于介电层纵向线槽的尺寸,所述线槽内设置所述金属层,每一所述金属层与设置该金属层的介电层形成于同一层。
进一步地,所述介电层横向线槽的深度为其所在介电层的厚度的一半。
进一步地,所述金属部件为电极、金属柱/金属块或焊球凸点。
进一步地,所述介电层纵向线槽设置于介电层横向线槽的下方的介电层内。
本发明一种再布线金属层的制作方法,包括步骤:
1)制作介电层;
2)利用激光刻蚀技术在介电层上开设介电层横向线槽,所述介电层横向线槽的深度小于介电层的厚度;
3)再次利用激光刻蚀技术在介电层横向线槽内,选择性地开设介电层纵向线槽,所述介电层纵向线槽贯穿介电层的剩余厚度;
4)在介电层横向线槽和介电层纵向线槽内顺应性地形成与介电层的上表面齐平的金属层;
重复循环1)至4)中步骤N次,依次垒叠形成如权利要求1所述的再布线金属层。
本发明一种再布线金属层的制作方法,包括步骤:
1)制作介电层;
2)利用激光刻蚀技术在介电层上选择性地开设贯穿介电层的介电层纵向线槽;
3)再次利用激光刻蚀技术在介电层上开设介电层横向线槽,所述介电层横向线槽穿过介电层纵向线槽的上段;
4)在介电层横向线槽和介电层纵向线槽内顺应性地形成与介电层的上表面齐平的金属层;
重复循环1)至4)中步骤N次,依次垒叠形成如权利要求1所述的再布线金属层。
进一步地,所述重复循环步骤N次,N≥2。
进一步地,所述介电层横向线槽的深度为其所在介电层的厚度的一半。
进一步地,所述激光刻蚀技术采用红外光谱范围内的激光光束。
进一步地,所述激光刻蚀技术在介电层上开设线槽之后还包括去除该激光开线槽所产生的残留物。
所述激光刻蚀技术是利用激光与材料的相互作用,在气体或液体介质中发生光化学反应,可精确控制固体表面物质的选择性消除。
本发明在多层再布线工艺中采用激光刻蚀技术制作容纳金属层的贯穿介电层的线槽,激光刻蚀技术的高效、高精度使制成的金属层不仅定位准确,而且线槽的线宽线距尺寸精度高而稳定,省去了传统光刻工艺中的曝光、显影等繁琐的工艺;
每一所述金属层与设置该金属层的介电层形成于同一层,减少了对热稳定性差的光刻胶的使用,减少了底片制造、应用、保存与维护等工序,消除了由于底片图像转移带来的尺寸精度和误差问题,使工序简化,既节省了材料,又提高了单位空间内的再布线密度;
每一所述金属层与设置该金属层的介电层形成于同一层,减少了介电层的层数,也使再布线金属层结构简单,体积缩小,有利于应用于更多半导体封装结构中。
本发明的有益效果是:
本发明采用激光刻蚀技术制作再布线金属层的线宽线距,制得的金属层定位精度高,尺寸稳定,且使每一所述金属层与设置该金属层的介电层形成于同一层,简化了再布线金属层结构,同时减少介电层的层数、减小了成形于其内的金属层与形成于上层介电层线槽内的金属层之间的距离,提高了单位空间内的再布线密度,有利于芯片布线高密度化进一步发展。
附图说明:
图1为现有再布线金属层封装结构的剖面示意图;
图2为本发明一种再布线金属层的实施例的剖面示意图;
图3为本发明一种再布线金属层的实施例的应用一的剖面示意图;
图4为本发明一种再布线金属层的实施例的应用二的剖面示意图;
其中:
介电层T210、T220、T230、T240
金属层T310、T320
再布线金属层100
上连接端面101
下连接端面102
介电层110
介电层横向线槽111
介电层纵向线槽112
金属层120
基体210
芯片电极211
芯片表面钝化层220
芯片表面钝化层开口221
保护层400
保护层开口401
焊球501。
具体实施方式
参见图2和图3,本发明一种再布线金属层,包括若干层介电层和设置于介电层内的金属层,一般地,介电层的厚度约为20um至40um。所述金属层也有若干层,上下相邻的所述金属层彼此连接,所述再布线金属层100的上下表面设有与电极、金属柱/金属块或焊球凸点等金属部件连接的上连接端面101和下连接端面102。每一所述介电层开设贯穿该介电层的线槽,所述线槽包括介电层横向线槽和位于介电层横向线槽下方的介电层纵向线槽,所述介电层横向线槽和介电层纵向线槽呈上下分布,所述介电层横向线槽的深度小于介电层的厚度,优选地,介电层横向线槽的深度为其所在介电层的厚度的一半。介电层横向线槽的尺寸不小于介电层纵向线槽的尺寸,以使金属层顺应地形成于介电层横向线槽和介电层纵向线槽内。线槽内,每一金属层与设置该金属层的介电层形成于同一层。上述再布线金属层的层数至少两层以上,且十层以内的占多数。
实现上述再布线金属层,可以采用如下再布线金属层的制作方法,包括步骤:
1)制作介电层;
2)利用激光刻蚀技术在介电层上开设介电层横向线槽,所述介电层横向线槽的深度小于介电层的厚度,以介电层横向线槽的深度为其所在介电层的厚度的一半为佳;
3)再次利用激光刻蚀技术在介电层横向线槽内,选择性地开设介电层纵向线槽,所述介电层纵向线槽贯穿介电层的剩余厚度;
4)在介电层横向线槽和介电层纵向线槽内顺应性地形成与介电层的上表面齐平的金属层;
重复循环1)至4)中步骤至少2次以上,依次垒叠形成上述再布线金属层。
实现上述再布线金属层,也可以采用如下再布线金属层的制作方法,包括步骤:
1)制作介电层;
2)利用激光刻蚀技术在介电层上选择性地开设贯穿介电层的介电层纵向线槽;
3)再次利用激光刻蚀技术在介电层上开设介电层横向线槽,所述介电层横向线槽穿过介电层纵向线槽的上段,以介电层横向线槽的深度为其所在介电层的厚度的一半为佳;
4)在介电层横向线槽和介电层纵向线槽内顺应性地形成与介电层的上表面齐平的金属层;
重复循环1)至4)中步骤至少2次以上,依次垒叠形成上述再布线金属层。
所述激光刻蚀技术采用红外光谱范围内的激光光束,优选地由CO2激光器产生,支配较高的激光功率、根据实际需要调节激光的聚焦面可以在介电层上快速地开设线槽,制作的线槽尺寸稳定、结构精细、定位精度高,实现了金属层之间的电气通路。在介电层上开设线槽之后还需要去除该激光开线槽所产生的残留物。由于采用激光刻蚀技术在介电层上开设线槽,介电层可以是非感光性树脂、环氧树脂或光感应树脂。每一层介电层的材质可以相同,也可以不同,根据实际需要确定。
利用激光刻蚀技术制作介电层线槽,通过控制激光光束可以精确地知道介电层线槽的宽度和深度,提高了线槽的线宽线距的制造精细度,也使线槽定位准确、尺寸稳定。每一金属层与设置该金属层的介电层形成于同一层,减少了多余的介电层,提高了单位空间内的再布线密度。
本发明所述金属层为包括金属种子层、金属布线层在内的多层金属结构。
采用上述再布线金属层可以形成新型的高密度再布线封装结构,如图3和图4所示,高密度再布线封装结构包括带有若干个芯片电极211的硅质基体210。基体210的表面为芯片表面钝化层220,在芯片电极211的上方形成芯片表面钝化层开口221,再布线金属层100设置于芯片表面钝化层220的表面,再布线金属层100的下连接端面102通过芯片表面钝化层开口221与芯片电极211连接,芯片表面钝化层开口221的尺寸大于所述再布线金属层100的下连接端面102所在介电层纵向线槽的尺寸。再布线金属层100的表面覆盖保护层300并选择性地形成保护层开口401,再布线金属层100的上连接端面101通过保护层开口401与焊球501、金属柱微凸点结构等布线端口接点连接,实现半导体与电子系统的连接。
本发明的再布线金属层和高密度再布线封装结构及其再布线金属层的制作方法不限于上述实施例,任何本领域技术人员在不脱离本发明的精神和范围内,依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰,均落入本发明权利要求所界定的保护范围内。
Claims (10)
1.一种再布线金属层,包括若干层介电层和设置于介电层内的金属层,所述金属层也有若干层,上下相邻的所述金属层彼此连接,所述再布线金属层(100)的上下表面设有与金属部件连接的上连接端面(101)和下连接端面(102),
其特征在于:每一所述介电层开设贯穿该介电层的线槽,所述线槽包括介电层横向线槽和介电层纵向线槽,所述介电层横向线槽和介电层纵向线槽呈上下分布,所述介电层横向线槽的深度小于介电层的厚度,所述介电层横向线槽的尺寸不小于介电层纵向线槽的尺寸,所述线槽内设置所述金属层,每一所述金属层与设置该金属层的介电层形成于同一层。
2.根据权利要求1所述的再布线金属层,其特征在于:所述介电层横向线槽的深度为其所在介电层的厚度的一半。
3.根据权利要求1所述的再布线金属层,其特征在于:所述金属部件为电极、金属柱/金属块或焊球凸点。
4.根据权利要求1所述的再布线金属层,其特征在于:所述介电层纵向线槽设置于介电层横向线槽的下方的介电层内。
5.一种再布线金属层的制作方法,包括步骤:
1)制作介电层;
2)利用激光刻蚀技术在介电层上开设介电层横向线槽,所述介电层横向线槽的深度小于介电层的厚度;
3)再次利用激光刻蚀技术在介电层横向线槽内,选择性地开设介电层纵向线槽,所述介电层纵向线槽贯穿介电层的剩余厚度;
4)在介电层横向线槽和介电层纵向线槽内顺应性地形成与介电层的上表面齐平的金属层;
重复循环1)至4)中步骤N次,依次垒叠形成如权利要求1至4中任一项所述的再布线金属层。
6.一种再布线金属层的制作方法,包括步骤:
1)制作介电层;
2)利用激光刻蚀技术在介电层上选择性地开设贯穿介电层的介电层纵向线槽;
3)再次利用激光刻蚀技术在介电层上开设介电层横向线槽,所述介电层横向线槽穿过介电层纵向线槽的上段;
4)在介电层横向线槽和介电层纵向线槽内顺应性地形成与介电层的上表面齐平的金属层;
重复循环1)至4)中步骤N次,依次垒叠形成如权利要求1至4中任一项所述的再布线金属层。
7.根据权利要求5或6所述的再布线金属层的制作方法,其特征在于:所述重复循环步骤N次,N≥2。
8.根据权利要求7所述的再布线金属层的制作方法,其特征在于:所述介电层横向线槽的深度为其所在介电层的厚度的一半。
9.根据权利要求7所述的再布线金属层的制作方法,其特征在于:所述激光刻蚀技术采用红外光谱范围内的激光光束。
10.根据权利要求7所述的再布线金属层的制作方法,其特征在于:所述激光刻蚀技术在介电层上开设线槽之后还包括去除该激光开线槽所产生的残留物。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310592775.8A CN103606543A (zh) | 2013-11-22 | 2013-11-22 | 一种再布线金属层及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310592775.8A CN103606543A (zh) | 2013-11-22 | 2013-11-22 | 一种再布线金属层及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103606543A true CN103606543A (zh) | 2014-02-26 |
Family
ID=50124759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310592775.8A Pending CN103606543A (zh) | 2013-11-22 | 2013-11-22 | 一种再布线金属层及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103606543A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040097075A1 (en) * | 1999-12-03 | 2004-05-20 | Bradshaw Robert Wayne | Copper silicide passivation for improved reliability |
US20060261430A1 (en) * | 2003-09-30 | 2006-11-23 | Jurgen Holz | Integrated layer stack arrangement, optical sensor and method for producing an integrated layer stack arrangement |
CN102760688A (zh) * | 2011-04-28 | 2012-10-31 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构及其形成方法、半导体器件 |
CN102820280A (zh) * | 2011-06-10 | 2012-12-12 | 台湾积体电路制造股份有限公司 | 用于集成电路的非分层式金属层 |
CN203589015U (zh) * | 2013-11-22 | 2014-05-07 | 江阴长电先进封装有限公司 | 一种再布线金属层和高密度再布线封装结构 |
-
2013
- 2013-11-22 CN CN201310592775.8A patent/CN103606543A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040097075A1 (en) * | 1999-12-03 | 2004-05-20 | Bradshaw Robert Wayne | Copper silicide passivation for improved reliability |
US20060261430A1 (en) * | 2003-09-30 | 2006-11-23 | Jurgen Holz | Integrated layer stack arrangement, optical sensor and method for producing an integrated layer stack arrangement |
CN102760688A (zh) * | 2011-04-28 | 2012-10-31 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构及其形成方法、半导体器件 |
CN102820280A (zh) * | 2011-06-10 | 2012-12-12 | 台湾积体电路制造股份有限公司 | 用于集成电路的非分层式金属层 |
CN203589015U (zh) * | 2013-11-22 | 2014-05-07 | 江阴长电先进封装有限公司 | 一种再布线金属层和高密度再布线封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US12009289B2 (en) | Semiconductor package and manufacturing method thereof | |
US10304890B2 (en) | Electronic device package and fabricating method thereof | |
US10796970B2 (en) | Method for fabricating electronic package | |
CN101499445B (zh) | 半导体器件及其制造方法 | |
US8053275B2 (en) | Semiconductor device having double side electrode structure and method of producing the same | |
CN104952828A (zh) | 覆晶堆叠封装结构及其制作方法 | |
US20080136004A1 (en) | Multi-chip package structure and method of forming the same | |
JP2015176906A (ja) | 半導体装置および半導体装置の製造方法 | |
US8436465B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
US9595513B2 (en) | Proximity coupling of interconnect packaging systems and methods | |
KR20130014379A (ko) | 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법 | |
CN105321926A (zh) | 封装装置及其制作方法 | |
US10211082B2 (en) | Fabrication method of electronic package | |
TWI736859B (zh) | 電子封裝件及其製法 | |
CN101656217B (zh) | 系统级封装的方法 | |
US9147671B2 (en) | Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same | |
US20170040247A1 (en) | Substrate core with effective through substrate vias and method for making the same | |
US11450633B2 (en) | Package structure of semiconductor device with improved bonding between the substrates | |
CN203589015U (zh) | 一种再布线金属层和高密度再布线封装结构 | |
US20140167276A1 (en) | Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package | |
CN107845610A (zh) | 基板结构及其制作方法 | |
CN102420202B (zh) | 半导体装置及其制造方法 | |
TWI418004B (zh) | 晶片封裝結構以及晶片封裝製程 | |
CN103606543A (zh) | 一种再布线金属层及其制作方法 | |
KR100867521B1 (ko) | 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140226 |