CN203589015U - 一种再布线金属层和高密度再布线封装结构 - Google Patents
一种再布线金属层和高密度再布线封装结构 Download PDFInfo
- Publication number
- CN203589015U CN203589015U CN201320742913.1U CN201320742913U CN203589015U CN 203589015 U CN203589015 U CN 203589015U CN 201320742913 U CN201320742913 U CN 201320742913U CN 203589015 U CN203589015 U CN 203589015U
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- wire casing
- metal
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002184 metal Substances 0.000 title claims abstract description 122
- 238000004806 packaging method and process Methods 0.000 title abstract description 7
- 239000010410 layer Substances 0.000 claims description 204
- 238000002161 passivation Methods 0.000 claims description 17
- 239000011241 protective layer Substances 0.000 claims description 11
- 238000010276 construction Methods 0.000 claims description 10
- 238000005538 encapsulation Methods 0.000 claims description 10
- 239000004744 fabric Substances 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 8
- 238000009826 distribution Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 15
- 238000000608 laser ablation Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000000280 densification Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 206010070834 Sensitisation Diseases 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000008313 sensitization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型涉及一种再布线金属层和高密度再布线封装结构,属于半导体封装技术领域。其中再布线金属层包括若干层介电层和设置于介电层内的金属层,每一所述介电层开设贯穿该介电层的线槽,所述线槽包括介电层横向线槽和介电层纵向线槽,所述介电层横向线槽和介电层纵向线槽呈上下分布,介电层横向线槽的深度小于介电层的厚度,所述介电层横向线槽的尺寸不小于介电层纵向线槽的尺寸,线槽内设置所述金属层,每一所述金属层与设置该金属层的介电层形成于同一层;所述高密度再布线封装结构采用上述再布线金属层结构。本实用新型减少了介电层的层数、使再布线金属层结构简洁,提高了单位空间内的再布线密度,有利于再布线高密度化进一步发展。
Description
技术领域
本实用新型涉及一种再布线金属层和高密度再布线封装结构,属于半导体封装技术领域。
背景技术
随着无线手持设备、掌上电脑以及其他移动电子设备的增加,半导体产业飞速发展并向各行业迅速渗透。其芯片封装结构中的再布线金属层是连接半导体和电子系统的一道桥梁。
典型的再布线技术采用具有感光性能的多层聚酰亚胺胶薄膜作为各个金属层之间的介电层,层层叠叠的布线结构需要在光刻工艺过程中通过多次的涂胶、曝光、显影、固化等工艺步骤,利用聚酰亚胺胶优良的电气绝缘性能达到芯片原有压点的转移,如图1所示,以两层金属布线为例,金属层T310、T320与介电层T210、T220、T230、T240 交叉叠加分布,介电层隔离上下相邻的金属层。金属层T310的金属层横部位于介电层T220之内、介电层T210之上,金属层T310的金属层纵部贯穿介电层T210,金属层T320的金属层横部位于介电层T240之内、介电层T230之上,金属层T320的金属层纵部贯穿介电层T230与金属层T310的金属层横部连接。可见,传统的再布线技术形成的再布线金属层至少需要两层介电层才能完成一层金属层的制作,层层叠叠的介电层布线结构,使再布线金属层结构繁杂,不利于提高单位空间内的再布线密度;频繁地使用介电层,需要繁琐的工艺步骤配合,不利于芯片布线高密度化的进一步发展。
发明内容
本实用新型的目的在于克服上述不足,提供一种减少介电层的层数、再布线金属层结构简洁、提高单位空间内的再布线密度、有利于再布线高密度化进一步发展的再布线金属层和高密度再布线封装结构。
本实用新型是这样实现的:
本实用新型一种再布线金属层,包括若干层介电层和设置于介电层内的金属层,所述金属层也有若干层,上下相邻的所述金属层彼此连接,所述再布线金属层的上下表面设有与金属部件连接的上连接端面和下连接端面,每一所述介电层开设贯穿该介电层的线槽,所述线槽包括介电层横向线槽和介电层纵向线槽,所述介电层横向线槽和介电层纵向线槽呈上下分布,所述介电层横向线槽的深度小于介电层的厚度,所述介电层横向线槽的尺寸不小于介电层纵向线槽的尺寸,所述线槽内设置所述金属层,每一所述金属层与设置该金属层的介电层形成于同一层。
可选地,所述再布线金属层的层数为至少两层以上。
可选地,所述介电层纵向线槽设置于介电层横向线槽的下方的介电层内。
可选地,所述介电层横向线槽的深度为其所在介电层的厚度的一半。
可选地,所述介电层纵向线槽的纵截面为矩形、平行四边形、梯形或倒梯形。
可选地,所述介电层纵向线槽与所述介电层横向线槽倾斜连接,所述介电层纵向线槽的中心线与介电层横向线槽的的中心线的夹角为α,α的范围为0°~60°。
可选地,所述金属部件为电极、金属柱/金属块或焊球凸点。
采用上述再布线金属层结构形成的高密度再布线封装结构,包括带有若干个芯片电极的基体,所述基体的表面为芯片表面钝化层,在芯片电极的上方形成芯片表面钝化层开口,所述芯片表面钝化层的表面设置上述再布线金属层,所述再布线金属层的表面覆盖保护层并选择性地形成保护层开口,所述再布线金属层的下连接端面通过芯片表面钝化层开口与芯片电极连接,其上连接端面通过保护层开口与布线端口接点连接。
可选地,所述芯片表面钝化层开口的尺寸大于所述再布线金属层的下连接端面所在介电层纵向线槽的尺寸。
可选地,所述布线端口接点为焊球或金属柱微凸点结构。
本实用新型采用激光刻蚀技术制作容纳金属层的贯穿介电层的线槽,激光刻蚀技术的高效、高精度使制成的金属层不仅定位准确,而且线槽的线宽线距尺寸精度高而稳定,省去了传统光刻工艺中的曝光、显影等繁琐的工艺,减少了底片制造、应用、保存与维护等工序,消除了由于底片图像转移带来的尺寸精度和误差问题,使工序简化,也使封装结构的再布线金属层结构简单。
本实用新型的有益效果是:
本实用新型采用激光刻蚀技术制作再布线金属层的线宽线距,制得的金属层定位准确,尺寸稳定,且使每一所述金属层与设置该金属层的介电层形成于同一层,简化了再布线金属层结构,同时减少了介电层的层数、减小了成形于其内的金属层与形成于上层介电层线槽内的金属层之间的距离,提高了单位空间内的再布线密度,有利于芯片布线高密度化进一步发展。
附图说明:
图1为现有再布线金属层封装结构的剖面示意图;
图2为本实用新型一种再布线金属层的实施例的剖面示意图;
图3为图2实施例的变形结构一(单层)放大的剖面示意图;
图4为图2实施例的变形结构二(单层)放大的剖面示意图;
图5为图2实施例的变形结构三(单层)放大的剖面示意图;
图6为图2的实施例的应用一的剖面示意图;
图7为图2的实施例的应用二的剖面示意图;
其中:
介电层T210、T220、T230、T240
金属层T310、T320
再布线金属层100
上连接端面101
下连接端面102
介电层110
介电层横向线槽111
介电层纵向线槽112
金属层120
基体210
芯片电极211
芯片表面钝化层220
芯片表面钝化层开口221
保护层400
保护层开口401
焊球501。
具体实施方式
参见图2和图3,本实用新型一种再布线金属层,包括若干层介电层和设置于介电层内的若干层金属层,上下相邻的所述金属层彼此连接,所述再布线金属层100的上下表面设有与电极、金属柱/金属块或焊球凸点等金属部件连接的上连接端面(101)和下连接端面102。每一所述介电层开设贯穿该介电层的线槽,线槽包括介电层横向线槽和介电层纵向线槽。介电层横向线槽和介电层纵向线槽呈上下分布,介电层横向线槽的深度小于介电层的厚度,以介电层横向线槽的深度为其所在介电层的厚度的一半为佳。介电层横向线槽的尺寸不小于介电层纵向线槽的尺寸,以使金属层顺应地形成于介电层横向线槽和介电层纵向线槽内。线槽内,每一金属层与设置该金属层的介电层形成于同一层。上述再布线金属层的层数至少两层以上,且十层以内的占多数。
该介电层的线槽可以采用激光刻蚀技术制作,优选红外光谱范围内的激光光束,一般可以采用CO2激光器产生的激光功率较高的激光光束。先采用激光刻蚀技术制作介电层横向线槽,再在介电层横向线槽内再次采用激光刻蚀技术制作贯穿介电层的介电层纵向线槽。介电层纵向线槽与介电层横向线槽的位置根据实际需要确定,如金属层要与芯片电极连接,则介电层纵向线槽对准芯片电极开设;上层金属层要与下层金属层连接,则介电层纵向线槽对准下层金属层开设。介电层纵向线槽既可以与介电层横向线槽垂直连接,也可以与介电层横向线槽倾斜连接。介电层纵向线槽的中心线与介电层横向线槽的中心线的夹角为α,倾斜度α的范围为0°~60°。介电层纵向线槽的倾斜度与其成形工艺相关。介电层纵向线槽的纵截面可以为矩形,如图2所示;也可以为平行四边形,如图3所示;还可以为梯形或倒梯形,如图4或图5所示,以满足不同的连接情况。
采用激光刻蚀技术结合半导体再布线工艺,使每一所述金属层与设置该金属层的介电层形成于同一层,使再布线结构简洁。典型的再布线技术由于需要光刻工艺,需采用感光的绝缘胶,本实用新型专利中的介电层可以是非感光性树脂,也可以是环氧树脂或光感应树脂。每一层介电层的材质可以相同,也可以不同,根据实际需要选择不同的UV系数。因此,与典型的再布线技术中所用的介电层相比,该专利中所用介电层的材料选择范围更广。
采用上述再布线金属层可以形成新型的高密度再布线封装结构,如图6和图7所示,高密度再布线封装结构包括带有若干个芯片电极211的基体210,基体210的材质可以为硅。所述基体210的表面为芯片表面钝化层220,在芯片电极211的上方形成芯片表面钝化层开口221,所述再布线金属层100设置于芯片表面钝化层220的表面,所述芯片表面钝化层开口221的尺寸大于所述再布线金属层100的下连接端面102所在介电层纵向线槽的尺寸。所述再布线金属层100的表面覆盖保护层300并选择性地形成保护层开口401,所述再布线金属层100的下连接端面102通过芯片表面钝化层开口221与芯片电极211连接,其上连接端面(101)通过保护层开口401与焊球501、金属柱微凸点结构等布线端口接点连接。
本实用新型所述金属层为包括金属种子层、金属层在内的多层金属结构。
本实用新型的再布线层的多层金属层的上下连接结构是通过激光刻蚀技术结合半导体再布线工艺实现。通过控制激光光束的激光功率,可以在介电层内精确地形成尺寸稳定的金属层的线宽线距,不仅使再布线结构简洁,而且每一金属层与设置该金属层的介电层形成于同一层,可以提高单位空间内的再布线密度,有利于芯片布线高密度化进一步发展。
本实用新型的再布线金属层和高密度再布线封装结构不限于上述实施例,任何本领域技术人员在不脱离本实用新型的精神和范围内,依据本实用新型的技术实质对以上实施例所作的任何修改、等同变化及修饰,均落入本实用新型权利要求所界定的保护范围内。
Claims (10)
1.一种再布线金属层,包括若干层介电层和设置于介电层内的金属层,所述金属层也有若干层,上下相邻的所述金属层彼此连接,所述再布线金属层(100)的上下表面设有与金属部件连接的上连接端面(101)和下连接端面(102),
其特征在于:每一所述介电层开设贯穿该介电层的线槽,所述线槽包括介电层横向线槽和介电层纵向线槽,所述介电层横向线槽和介电层纵向线槽呈上下分布,所述介电层横向线槽的深度小于介电层的厚度,所述介电层横向线槽的尺寸不小于介电层纵向线槽的尺寸,所述线槽内设置所述金属层,每一所述金属层与设置该金属层的介电层形成于同一层。
2.根据权利要求1所述的再布线金属层,其特征在于:所述再布线金属层的层数为至少两层以上。
3.根据权利要求1所述的再布线金属层,其特征在于:所述介电层纵向线槽设置于介电层横向线槽的下方的介电层内。
4.根据权利要求1所述的再布线金属层,其特征在于:所述介电层横向线槽的深度为其所在介电层的厚度的一半。
5.根据权利要求1所述的再布线金属层,其特征在于:所述介电层纵向线槽的纵截面为矩形、平行四边形、梯形或倒梯形。
6.根据权利要求5所述的再布线金属层,其特征在于:所述介电层纵向线槽与所述介电层横向线槽倾斜连接,所述介电层纵向线槽的中心线与介电层横向线槽的的中心线的夹角为α,α的范围为0°~60°。
7.根据权利要求1所述的再布线金属层,其特征在于:所述金属部件为电极、金属柱/金属块或焊球凸点。
8.一种高密度再布线封装结构,包括带有若干个芯片电极(211)的基体(210),所述基体(210)的表面为芯片表面钝化层(220),在芯片电极(211)的上方形成芯片表面钝化层开口(221),
其特征在于:所述芯片表面钝化层(220)的表面设置如权利要求1至7中任一项所述的再布线金属层(100),所述再布线金属层(100)的表面覆盖保护层(400)并选择性地形成保护层开口(401),所述再布线金属层(100)的下连接端面(102)通过芯片表面钝化层开口(221)与芯片电极(211)连接,其上连接端面(101)通过保护层开口(401)与布线端口接点连接。
9.根据权利要求8所述的高密度再布线封装结构,其特征在于:所述芯片表面钝化层开口(221)的尺寸大于所述再布线金属层(100)的下连接端面(102)所在介电层纵向线槽的尺寸。
10.根据权利要求8所述的高密度再布线封装结构,其特征在于:所述布线端口接点为焊球(501)或金属柱微凸点结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320742913.1U CN203589015U (zh) | 2013-11-22 | 2013-11-22 | 一种再布线金属层和高密度再布线封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320742913.1U CN203589015U (zh) | 2013-11-22 | 2013-11-22 | 一种再布线金属层和高密度再布线封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203589015U true CN203589015U (zh) | 2014-05-07 |
Family
ID=50586884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201320742913.1U Expired - Lifetime CN203589015U (zh) | 2013-11-22 | 2013-11-22 | 一种再布线金属层和高密度再布线封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203589015U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103606543A (zh) * | 2013-11-22 | 2014-02-26 | 江阴长电先进封装有限公司 | 一种再布线金属层及其制作方法 |
CN109244231A (zh) * | 2018-11-09 | 2019-01-18 | 江阴长电先进封装有限公司 | 一种声表面滤波芯片的封装结构及其封装方法 |
-
2013
- 2013-11-22 CN CN201320742913.1U patent/CN203589015U/zh not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103606543A (zh) * | 2013-11-22 | 2014-02-26 | 江阴长电先进封装有限公司 | 一种再布线金属层及其制作方法 |
CN109244231A (zh) * | 2018-11-09 | 2019-01-18 | 江阴长电先进封装有限公司 | 一种声表面滤波芯片的封装结构及其封装方法 |
CN109244231B (zh) * | 2018-11-09 | 2024-03-12 | 江阴长电先进封装有限公司 | 一种声表面滤波芯片的封装结构及其封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11398465B2 (en) | Proximity coupling interconnect packaging systems and methods | |
TWI517343B (zh) | 覆晶堆疊封裝結構及其製作方法 | |
JP6110734B2 (ja) | 半導体装置 | |
CN106571344B (zh) | 封装胶体包裹的封装基材 | |
US10818637B2 (en) | Thin bonded interposer package | |
TW201701427A (zh) | 具有橫向導通電路的封裝基材 | |
US8513057B2 (en) | Integrated circuit packaging system with routable underlayer and method of manufacture thereof | |
TW201911508A (zh) | 電子封裝件 | |
KR20130014307A (ko) | 반도체 장치, 패키징 방법 및 구조 | |
CN106298731B (zh) | 电路板和包括该电路板的半导体封装件 | |
CN105321926A (zh) | 封装装置及其制作方法 | |
KR101797760B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US8143096B2 (en) | Integrated circuit package system flip chip | |
CN210136866U (zh) | 一种扇出封装结构 | |
TWI736859B (zh) | 電子封裝件及其製法 | |
CN203589015U (zh) | 一种再布线金属层和高密度再布线封装结构 | |
US11450633B2 (en) | Package structure of semiconductor device with improved bonding between the substrates | |
US20140167276A1 (en) | Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package | |
CN102420202B (zh) | 半导体装置及其制造方法 | |
TWI418004B (zh) | 晶片封裝結構以及晶片封裝製程 | |
KR101099583B1 (ko) | 웨이퍼 레벨의 칩 적층형 패키지 및 그 제조 방법 | |
CN105244340A (zh) | 封装基板、覆晶封装电路及其制作方法 | |
CN114325965A (zh) | 一种光芯片和电芯片的封装结构及其制备方法 | |
CN207624678U (zh) | 一种三维pop封装结构 | |
CN103606543A (zh) | 一种再布线金属层及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20140507 |