CN105870069A - 用于芯片切割过程的保护结构 - Google Patents

Abstract

本申请提供了一种用于芯片切割过程的保护结构。该芯片具有密封环，该保护结构位于密封环外侧的介质层中且围绕密封环设置，包括多层依次叠置在芯片的衬底上的金属层，相邻金属层中位于上方的金属层为上金属层，位于下方的金属层为下金属层，上金属层具有沿下金属层的侧表面向下延伸的侧面包裹部。相邻各金属层之间采用包裹的方式连接，当切割应力以及裂缝沿介质材料传播至此时，切割应力和裂缝的传播线路被金属阻挡，进而有效地避免了切割造成的芯片中先进制程的结构受到损伤。

Description

用于芯片切割过程的保护结构

技术领域

本申请涉及半导体制造技术领域，具体而言，涉及一种用于芯片切割过程的保护结构。

背景技术

在半导体制造工艺中，通过光刻、刻蚀以及沉积等先进制程工艺可以在半导体衬底上形成包括半导体有源器件以及设置在器件上的互连结构的半导体芯片。通常，在一个晶圆上可以形成多个芯片，最后再将这些芯片从晶圆上切割下来，进行封装工艺，形成集成电路器件。在切割芯片的过程中，切割刀所产生的应力会对芯片的边缘造成损害，甚至会导致芯片发生崩塌。现有为了防止芯片在切割时受到损伤，在芯片的有源器件区域外围设置密封环，该密封环可以阻挡切割刀产生的应力造成有源器件区域不想要的应力破裂，并且芯片密封环可以阻挡水汽渗透例如含酸物质、含碱物质或污染源的扩散造成的化学损害。

在现今的半导体技术中，越来越多的双重芯片密封环来解决更严重的破裂问题，如图1至图3所示的现有技术中具有密封环的半导体芯片结构示意图。该密封环包括内密封环21’(边缘密封区)和外密封环22’(裂纹停止区)，内密封环21’和外密封环22’均包括多层金属层的层叠结构，其中，如图2所示的层叠结构的每一层包括层间介质层4’以及位于层间介质层4’内且与层间介质层4’表面齐平的分立金属布线层211’，上下相邻的金属布线层211’之间通过导电插塞5’相连接，内密封环21’的层叠结构上形成有保护层23’，保护层23’内具有露出金属布线层211’的开口，在保护层23’上形成铝焊盘206’，且铝焊盘206’填充上述开口，铝焊盘206’和保护层23’上形成有密封层24’。此外，申请号为2004800215224的中国专利申请、申请号为2021100495316的中国专利申请、申请号为202210262670的中国专利申请均公开了具体的密封环结构。

随着低介电常数材质在先进制程中的使用，金属与低介电常数材料，低介电常数材料之间的粘合力大为降低，尤其在低于40纳米的制程中，旧的密封环结构已经无法阻止裂缝在金属/低介电常数材料界面处传播。

发明内容

本申请旨在提供一种用于芯片切割过程的保护结构，以解决现有技术中密封环在芯片切割过程难以阻挡裂缝传播的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种用于芯片切割过程的保护结构，芯片具有密封环，保护结构位于密封环外侧的介质层中且围绕密封环设置，包括多层依次叠置在芯片的衬底上的金属层，相邻金属层中位于上方的金属层为上金属层，位于下方的金属层为下金属层，上金属层具有沿下金属层的侧表面向下延伸的侧面包裹部。

进一步地，上述上金属层的侧面为平面，且平行于密封环的侧面间距为L1，下金属层的侧面为平面，且平行于密封环的侧面间距为L2，(L1-L2):L1＝1:7～1:3。

进一步地，上述L1与L2的关系为：20nm≤L1-L2≤50nm。

进一步地，上述下金属层被包裹的高度为H1，上金属层的厚度为H2，且H1:H2＝1:5～1:2。

进一步地，上述各金属层的表面具有金属粘附层。

进一步地，上述金属粘附层的厚度小于10nm。

进一步地，位于顶层的金属层为顶层金属层，顶层金属层的靠近密封环的内边缘与密封环的外边缘的距离L3大于2μm。

进一步地，上述顶层金属层为铝金属层。

进一步地，位于顶层金属层表面的金属粘附层为含钛金属粘附层。

进一步地，上述顶层金属层之外的金属层为铜金属层。

进一步地，位于上述顶层金属层之外的金属层表面的金属粘附层为含钽金属粘附层。

应用本申请的技术方案，由于上金属层具有沿下金属层的侧表面向下延伸的包裹部，这样相邻各金属层采用包裹的方式进行连接，当切割应力以及裂缝沿芯片的介质材料传播至此时，切割应力和裂缝的传播线路被包裹部的金属阻挡，因此不会进一步传播至位于保护结构内侧的密封环中，进而有效地避免了切割造成的芯片中先进制程的结构受到损伤，且密封环保留理想的密封效果。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了现有技术中一种密封环结构的平行于衬底方向的剖面结构示意图；

图2示出了图1所示的密封环结构的A部分沿径向且垂直于衬底的剖面结构示意图；

图3示出了沿图2中B-B面且垂直于衬底的剖面结构示意图；

图4示出了本申请一种优选实施方式提供的保护结构的剖面结构示意图；

图5示出了图4所示的C部分放大后的剖面结构示意图；

图6示出了在完成先进制程的待切割的芯片上设置底层介质层后的剖面结构示意图；

图7示出了对图6所示的底层介质层进行刻蚀形成通孔后的剖面结构示意图；

图8示出了在图7所示的通孔中形成金属层后的剖面结构示意图；

图9示出了在图8所示的金属层和底层介质层上沉积形成层间介质层和主介质层后的剖面结构示意图；

图10示出了在图9所示的主介质层上设置光刻胶并对光刻胶进行光刻，形成开口后的剖面结构示意图；

图11示出了以图10所示的光刻胶为掩膜对主介质层进行刻蚀，形成第一刻蚀孔后的剖面结构示意图；

图12示出了沿图11所示开口的边缘对层间介质层进行刻蚀，在层间介质层中形成第二刻蚀孔后的剖面结构示意图；

图13示出了去除图12中的光刻胶，并在第一刻蚀孔、第二刻蚀孔、主介质层以及裸露出的金属层上形成金属粘附层后的剖面结构示意图；

图14示出了在图13所示的金属粘附层上沉积金属，并对金属和主介质层上的金属粘附层进行CMP得到金属层后的剖面结构示意图；以及

图15示出了重复步骤S4至步骤S8，形成各金属层后的剖面结构示意图。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。

现在，将参照附图更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。

正如背景技术所介绍的，低介电常数材料在目前的先进制程中得到普遍使用，金属与低介电常数材料之间、低介电常数材料与低介电常数材料之间的粘合力大为降低，现有的密封环结构已经无法阻止芯片切割过程中裂缝在金属与低介电常数材料之间以及低介电常数材料彼此之间的界面处传播，导致先进制程的结构受到损伤，为了解决如上的切割所造成的结构损伤，本申请提出了一种用于芯片切割过程的保护结构，如图4和5所示，该芯片具有密封环，本申请的保护结构位于密封环1外侧的介质层中且围绕密封环1设置，且该保护结构包括多层依次叠置在芯片的衬底100上的金属层200相邻金属层200中位于上方的金属层为上金属层201，位于下方的金属层为下金属层202，上金属层201具有沿所述下金属层202的侧表面向下延伸的侧面包裹部，这样，使得上金属层201的包裹部分下金属层202设置。

具有上述结构的保护结构，相邻金属层200采用包裹的方式进行连接，当切割应力以及裂缝沿芯片的介质材料传播至此时，切割应力和裂缝的传播线路被包裹部的金属阻挡，因此不会进一步传播至位于保护结构内侧的密封环中，进而有效地避免了切割造成的芯片中先进制程的结构受到损伤，且密封环保留理想的密封效果。

本申请的最下层的金属层200与密封环1中的金属层制作方法相似，因此其表面结构也可以参考现有的密封环1中的金属层的表面结构，即金属层200的靠近密封环1的内表面与远离密封环1的外表面为可以为平面也可以具有凹凸，优选为平面且平行设置，以相邻的金属层200为例，优选上金属层201的侧面为平面，且平行于密封环1的侧面间距为L1，下金属层202的侧面为平面，且平行于密封环1的侧面间距为L2，(L1-L2):L1＝1:7～1:3，具有上述比例的金属层200相互叠置之后即可形成具有图4所示剖面结构的保护结构。

上述L1和L2的大小可以根据芯片的尺寸进行调整，本申请经过试验发现当将L1-L2控制在20nm～50nm之间时，能够满足目前各种规格芯片的要求。

另外，如图5所示，本申请优选下金属层202被包裹的高度为H1，上金属层201为H2，且H1:H2＝1:5～1:2，按照上述比例设置的金属层200之间的包裹效果更理想，且形成方法更简单。

本申请为了改善该保护结构在介质层中的稳定性，优选各金属层200的表面具有金属粘附层400，利用金属粘附层400改善保护结构的金属与介质层的介质的贴合性能。上述金属粘附层400的厚度可以参考本领域金属粘附层400的常规厚度，优选金属粘附层400的厚度小于10nm。

本申请的保护结构位于密封环1的外侧，且与密封环1之间存在一定距离，为了避免保护结构制作中对密封环1的制作产生影响，优选位于顶层的金属层200为顶层金属层，顶层金属层的靠近密封环的内边缘与密封环的外边缘的距离L3大于2μm。

用于本申请的金属层200的材料可以为本领域常规的金属材料，为了便于切割中定位保护结构的位置，需要将金属层200的顶层金属层裸露，而金属长期裸露时容易被氧化、腐蚀，因此优选顶层金属层为铝金属层，以利用铝的抗氧化性使保护结构避免被氧化、腐蚀。而对其余金属层200没有特殊要求，可以选用本领域常用的金属铜。在对金属层200的材料进行选择后，为了使用不同金属材料的特性，优选位于顶层金属层表面的金属粘附层400为含钛金属粘附层，位于其余金属层200表面的金属粘附层400为含钽金属粘附层。

为了使本领域技术人员更准确地理解本申请的技术方案，以下将结合附图对图4所示的保护结构的制作方法进行说明。

首先，执行步骤S1，在完成先进制程的待切割芯片的衬底100上设置图6所示的底层介质层10，该底层介质层10采用本领域常规的沉积工艺实施即可，在此不再赘述，其中的底层介质层10同样可以采用本领域常规的介质材料，比如氧化硅、氮化硅、氮氧化硅、掺碳的氧化硅、掺碳的氮化硅等材料。

然后，执行步骤S2，对底层介质层10进行刻蚀形成图7所示的通孔11，该刻蚀过程同样可以参考现有技术，在此不再赘述。

形成通孔11之后，执行步骤S3，在图7所示的底层介质层10上和通孔11中沉积金属材料，并对沉积后的金属材料进行CMP(化学机械抛光)，得到图8所示的金属层200。

形成金属层200之后，执行步骤S4，在图8所示的金属层200和底层介质层10上沉积形成图9所示的层间介质层20和主介质层30，层间介质层20的材料不同于主介质层30的材料，而主介质层30的材料可以与底层介质层10的材料相同，进而利用层间介质层20作为控制主介质层30的刻蚀终点，上述层间介质层20以及主介质层30的材料均可选自氧化硅、氮化硅、氮氧化硅、掺碳的氧化硅和掺碳的氮化硅。

接着，执行步骤S5，对图9所示的主介质层30进行刻蚀，形成图11所示的第一刻蚀孔31，该刻蚀过程包括以下步骤：首先，在主介质层30上设置光刻胶40，然后对光刻胶40进行光刻，形成图10所示的开口41，该开口41的位置与金属层200的位置对应，但面积大于金属层200的面积，即开口41的边缘在金属层200的边缘外侧；然后以光刻胶40为掩膜对主介质层30进行刻蚀，形成图11所示的第一刻蚀孔31。

形成第一刻蚀孔31之后，执行步骤S6，沿图11所示开口41的边缘对层间介质层20和底层介质层10进行刻蚀，在层间介质层20和底层介质层10中形成图12所示的第二刻蚀孔21，由图12可以看出，第二刻蚀孔21位于第一刻蚀孔31下部的两侧。

形成第二刻蚀孔21之后，执行步骤S7，去除图12中的光刻胶40，并在第一刻蚀孔31、第二刻蚀孔21、主介质层30以及裸露出的金属层200上沉积金属粘附材料，形成图13所示的金属粘附层400。形成该金属粘附层400时，本领域技术人员可以根据所采用的具体沉积方法对形成过程进行调整，比如：当采用原子层沉积时，由于原子层沉积在侧面以及上表面的沉积效果比较均匀，因此一次原子层沉积即可形成该金属粘附层400；当采用物理气相沉积时，由于很容易导致槽口及底部沉积的金属粘附材料的厚度比沉积在侧壁的金属粘附材料的厚度后，如果对物理气相沉积的金属粘附材料不进行处理，槽口处过多的金属粘附材料会导致后续填充金属层时发生困难，且金属粘附材料的电阻远大于金属层200中金属的电阻，因此槽底的金属粘附材料过厚会导致金属层200电阻偏高，降低器件功能；因此，在完成物理气相沉积之后，对已经沉积的金属粘附材料进行刻蚀去除位于主介质层30上表面、金属层200上表面以及第二刻蚀孔21的底面上的金属粘附材料；然后再次进行金属粘附材料的沉积，此次沉积可以通过调节沉积时间等参数控制金属粘附材料的厚度，使最终形成的金属粘附层400厚度均匀。

形成金属粘附层400之后，执行步骤S8，在图13所示的金属粘附层400上沉积金属，并对金属和主介质层30上的金属粘附层400进行CMP，至主介质层30的上表面裸露，得到图14所示的金属层200。其中，位于上方的金属层200(即上金属层201)形成了沿位于下方的金属层200(即下金属层202)的侧表面向下延伸的侧面包裹部，使得位于下方的下金属层202的上部被上金属层201的侧面包裹部所包裹。

在完成第一层主金属层制作之后，重复上述步骤S4至步骤S8，形成图15所示的各层金属层200。

在形成顶层金属层后，设置保护层，将包括顶层金属层在内的密封环、芯片的互连结构覆盖，然后对保护层进行刻蚀，使顶层金属层的上表面裸露。

本申请的保护结构的制作过程与密封环的制作过程以及芯片的互连结构的制作过程可以同时进行，本领域技术人员可以通过新的光刻掩膜版以及对现有工艺流程进行调整即可实现三个制作过程的同时进行，且其中所应用到的沉积、刻蚀、CMP等工艺均可参照现有技术，在此不再赘述。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

各相邻金属层采用包裹的方式进行连接，当切割应力以及裂缝沿芯片的介质材料传播至此处时，切割应力和裂缝的传播线路被包裹部的金属阻挡，因此不会进一步传播至位于保护结构内侧的密封环中，进而有效地避免了切割造成的芯片中先进制程的结构受到损伤，且密封环保留理想的密封效果。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (11)

1.一种用于芯片切割过程的保护结构，所述芯片具有密封环，其特征在于，所述保护结构位于所述密封环外侧的介质层中且围绕所述密封环设置，包括：

多层依次叠置在所述芯片的衬底上的金属层，相邻金属层中位于上方的金属层为上金属层，位于下方的金属层为下金属层，所述上金属层具有沿所述下金属层的侧表面向下延伸的侧面包裹部。

2.根据权利要求1所述的保护结构，其特征在于，所述上金属层的侧面为平面，且平行于所述密封环的侧面间距为L1，所述下金属层的侧面为平面，且平行于所述密封环的侧面间距为L2，(L1-L2):L1＝1:7～1:3。

3.根据权利要求2所述的保护结构，其特征在于，所述L1与所述L2的关系为：20nm≤L1-L2≤50nm。

4.根据权利要求1所述的保护结构，其特征在于，所述下金属层被包裹的高度为H1，所述上金属层的厚度为H2，且H1:H2＝1:5～1:2。

5.根据权利要求2所述的保护结构，其特征在于，各所述金属层的表面具有金属粘附层。

6.根据权利要求5所述的保护结构，其特征在于，所述金属粘附层的厚度小于10nm。

7.根据权利要求5所述的保护结构，其特征在于，位于顶层的所述金属层为顶层金属层，所述顶层金属层的靠近所述密封环的内边缘与所述密封环的外边缘的距离L3大于2μm。

8.根据权利要求7所述的保护结构，其特征在于，所述顶层金属层为铝金属层。

9.根据权利要求8所述的保护结构，其特征在于，位于所述顶层金属层表面的所述金属粘附层为含钛金属粘附层。

10.根据权利要求7所述的保护结构，其特征在于，所述顶层金属层之外的所述金属层为铜金属层。

11.根据权利要求10所述的保护结构，其特征在于，位于所述顶层金属层之外的所述金属层表面的所述金属粘附层为含钽金属粘附层。