CN115084039A - 保护环结构、半导体结构及其制造方法 - Google Patents

保护环结构、半导体结构及其制造方法 Download PDF

Info

Publication number
CN115084039A
CN115084039A CN202110270706.XA CN202110270706A CN115084039A CN 115084039 A CN115084039 A CN 115084039A CN 202110270706 A CN202110270706 A CN 202110270706A CN 115084039 A CN115084039 A CN 115084039A
Authority
CN
China
Prior art keywords
layer
opening
dielectric layer
metal layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110270706.XA
Other languages
English (en)
Other versions
CN115084039B (zh
Inventor
闫华
黄信斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110270706.XA priority Critical patent/CN115084039B/zh
Priority to PCT/CN2021/105209 priority patent/WO2022188320A1/zh
Priority to US17/605,733 priority patent/US20240055309A1/en
Publication of CN115084039A publication Critical patent/CN115084039A/zh
Application granted granted Critical
Publication of CN115084039B publication Critical patent/CN115084039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种保护环结构，包括：底层金属层；保护结构，位于所述底层金属层上，所述保护结构包括由下至上依次叠置的插入部、互连部及金属层，所述插入部插入至所述互连部下方最临近的金属层内。上述保护环结构，将插入部插入至互连部下方最临近的金属层，取代传统技术方案中底层金属层与保护结构之间的一体化连接方式，在确保保护环结构的密封性能不受影响的同时，还可以缓冲外部应力，在一定程度上降低了保护环结构开裂的可能性，提高了保护环结构抵抗外部应力的能力。

Description

保护环结构、半导体结构及其制造方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种保护环结构、半导体结构及其制造方法。
背景技术
密封环(seal ring)通常形成于晶圆的每一个芯片的切割道(scribe line)和芯片之间。当切割刀沿着切割道进行晶圆切割时，该密封环可以阻挡切割刀产生的应力造成有源器件区域破裂，并且密封环可以阻挡水汽渗透及含酸物质、含碱物质或污染源的扩散造成的化学损害。
随着器件尺寸的不断减小，晶圆切割过程中对密封环的要求也越来越高，传统的密封环逐渐无法满足要求，容易在晶圆切割过程中出现开裂的情况，导致切割到产生的应力损坏芯片，或者密封环的密封性受到影响，无法有效阻挡外界湿气渗透或其他化学物质的扩散。
发明内容
基于此，有必要针对传统密封环在晶圆切割过程中开裂而造成的芯片损坏或密封环密封性受损的问题，提供一种保护环结构、半导体结构及其制造方法。
一种保护环结构，包括：底层金属层；保护结构，位于所述底层金属层上，所述保护结构包括由下至上依次叠置的插入部、互连部及金属层，所述插入部插入至所述互连部下方最临近的金属层内。
在其中一个实施例中，所述互连部的宽度大于所述插入部的宽度，且小于所述保护结构中的所述金属层的宽度；所述保护结构中的所述金属层的宽度与所述底层金属层的宽度相同。
在其中一个实施例中，所述底层金属层与所述保护结构中的所述插入部、所述互连部及所述金属层均为环形结构。
在其中一个实施例中，所述底层金属层内形成有第一间隙。
在其中一个实施例中，所述第一间隙为环形间隙，所述第一间隙贯穿所述底层金属层，以将所述底层金属层分割为间隔排布的第一底层金属层及第二底层金属层；所述第一底层金属层、所述第二底层金属层与所述保护结构中的所述插入部、所述互连部及所述金属层均为环形结构。
在其中一个实施例中，所述保护结构的数量为多个，多个所述保护结构依次上下叠置；非顶层的所述保护结构中的所述金属层内形成有第二间隙。
在其中一个实施例中，所述第二间隙贯穿非顶层的所述保护结构中的所述金属层，以将非顶层的所述保护结构中的所述金属层分割为间隔排布的第一金属层及第二金属层。
一种半导体结构，包括：基底；介质层，位于所述基底上；如上述任一实施例中所述的保护环结构，所述保护环结构位于所述介质层内。
在其中一个实施例中，所述介质层包括由下至上依次交替叠置的第一介质层及第二介质层。
在其中一个实施例中，保护环结构还包括：互连插塞，位于所述保护结构上，且与所述保护结构电连接；顶层金属层，位于所述互连插塞的上表面。
在其中一个实施例中，所述基底上还形成有底层介质层，所述底层介质层内形成有导电插塞；所述底层金属层与所述导电插塞相接触。
一种半导体结构的制备方法，包括如下步骤：提供基底；于所述基底上形成介质层，并于所述介质层内形成如上述任一实施例中所述的保护环结构。
在其中一个实施例中，于基底上形成介质层，并于介质层内形成保护环结构的步骤包括：
于所述基底上形成底层第一介质层；于所述底层第一介质层内形成第一开口及第二开口，所述第一开口与所述第二开口之间具有间距；于所述第一开口及所述第二开口内填充金属材料层，填充于所述第一开口及所述第二开口内的所述填充金属材料层共同构成所述底层金属层；于所述底层第一介质层的上表面形成底层第二介质层，所述底层第二介质层覆盖所述底层第一介质层的上表面及所述底层金属层的上表面；于所述底层第二介质层的上表面形成顶层第一介质层；形成第三开口，所述第三开口包括由下至上依次连接的插入部开口、互连部开口及金属层开口；所述金属层开口位于所述顶层第一介质层内；所述互连部开口位于所述金属层开口下方，贯穿位于所述金属层开口下方的所述顶层第一介质层及所述底层第二介质层；所述插入部开口位于所述第一开口及所述第二开口之间的所述底层第一介质层内；于所述第三开口内形成顶层的所述保护结构，顶层的所述保护结构中，所述插入部位于所述插入部开口内，所述互连部位于所述互连部开口内，所述金属层位于所述金属层开口内。
在其中一个实施例中，于基底上形成介质层，并于介质层内形成保护环结构的步骤包括：于所述基底上形成底层第一介质层；于所述底层第一介质层内形成第一开口及第二开口，所述第一开口与所述第二开口之间具有间距，所述间距构成所述第一间隙；于所述第一开口及所述第二开口内填充金属材料层，填充于所述第一开口及所述第二开口内的所述填充金属材料层共同构成所述底层金属层；于所述底层第一介质层的上表面形成底层第二介质层，所述底层第二介质层覆盖所述底层第一介质层的上表面及所述底层金属层的上表面；于所述底层第二介质层的上表面形成中间层第一介质层，并于所述中间层第一介质层内形成非顶层的所述保护结构后于所述中间层第一介质层的上表面形成中间层第二介质层；形成第三开口，所述第三开口包括由下至上依次连接的插入部开口、互连部开口及金属层开口；所述金属层开口位于所述顶层第一介质层内；所述互连部开口位于所述金属层开口下方，贯穿位于所述金属层开口下方的所述顶层第一介质层及所述中间层第二介质层；所述插入部开口位于所述非顶层的所述保护结构中的金属层内；于所述第三开口内形成顶层的所述保护结构，顶层的所述保护结构中，所述插入部位于所述插入部开口内，所述互连部位于所述互连部开口内，所述金属层位于所述金属层开口内。
在其中一个实施例中，形成顶层的所述保护结构之后还包括如下步骤：于所述顶层第一介质层的上表面形成顶层第二介质层，所述顶层第二介质层覆盖所述顶层第一介质层的上表面及顶层的所述保护结构的上表面；于所述顶层第二介质层的上表面形成第一覆盖介质层，并于所述第一覆盖介质层内形成上下叠置的互连插塞及顶层金属层；所述互连插塞位于顶层的所述保护结构上，且与顶层的所述保护结构电连接；所述顶层金属层位于所述互连插塞的上表面；于所述第一覆盖介质层的上表面形成第二覆盖介质层。
上述保护环结构，将插入部插入至互连部下方最临近的金属层，取代传统技术方案中底层金属层与保护结构之间的一体化连接方式，在确保保护环结构的密封作用不受影响的同时，还可以在有外部应力作用到保护环结构时，得益于插入部与底层金属层之间的插入式连接，缓冲外部应力，在一定程度上降低了保护环结构开裂的可能性，提高了保护环结构抵抗外部应力的能力。
附图说明
图1为具有传统保护环结构的半导体结构的截面结构示意图。
图2为切割过程中半导体结构中的传统保护环结构发生开裂时的示意图。
图3为本申请一实施例中一种保护环结构的截面结构示意图。
图4为本申请一实施例中一种保护结构的截面结构示意图。
图5为本申请一实施例中另一种具有双层保护结构的保护环结构的截面结构示意图。
图6为本申请一实施例中又一种具有双层保护结构的保护环结构的截面结构示意图。
图7为本申请一实施例中具有图3所示保护环结构的半导体结构的截面结构示意图。
图8为本申请一实施例中具有图5所示保护环结构的半导体结构的截面结构示意图。
图9为本申请一实施例中一种半导体结构的制备方法流程图。
图10为本申请一实施例中另一种半导体结构的制备方法流程图。
图11至图18为本申请一实施例中一种半导体结构的制备方法中各步骤所得结构的截面结构示意图。
图19至图21为本申请一实施例中另一种具有双层保护结构的保护环结构的半导体结构的制备方法中部分步骤所得结构的截面结构示意图。
附图标号说明：11、介质层；111、第一介质层；1111、顶层介质层；1112、顶层第一介质层；1112’、中间层第一介质层；1113、底层介质层；112、第二介质层；1121、底层第二介质层；1122、中间层第二介质层；1123、顶层第二介质层；1124、第二覆盖介质层；12、顶层金属层；13、互连插塞；14、保护环结构；141、底层金属层；142、保护结构；142a、第一保护结构；142b、第二保护结构；1421、金属层；1422、互连部；1423、插入部；15、导电插塞；16、基底。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在描述位置关系时，除非另有规定，否则当一元件例如层、膜或基板被指为在另一膜层“上”时，其能直接在其他膜层上或亦可存在中间膜层。进一步说，当层被指为在另一层“下”时，其可直接在下方，亦可存在一或多个中间层。亦可以理解的是，当层被指为在两层“之间”时，其可为两层之间的唯一层，或亦可存在一或多个中间层。
在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由……组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。
晶圆上的芯片与切割道之间通常会设置一种具有保护环的半导体结构，即密封环。密封环具有至少如下两个作用：一是可在一定程度上减缓切割刀产生的应力对芯片的影响，降低芯片在切割过程中被破坏的风险；二是可以阻挡水汽渗透，或者阻挡含酸物质、含碱物质或污染源的扩散对芯片造成的化学损害。
传统的密封环结构如图1所示。其中，密封环结构整体设置于介质层11中。从上到下依次是顶层金属层12、互连插塞13、隔层、保护环结构14、导电插塞15以及基底16。其中，起到抵抗应力作用的主要是保护环结构14。当对晶圆进行切割时，如图2所示，相邻的密封环均会受到切割刀产生的应力的影响，传统的保护环结构14很容易产生开裂，使得密封环丧失保护作用。
为了提高密封环的抗应力能力，减少切割晶圆时芯片的受损风险，本申请对保护环结构14进行了改进。如图3所示，本申请的一个实施例公开了一种保护环结构14，包括：底层金属层141；保护结构142，位于所述底层金属层141上，所述保护结构142包括由下至上依次叠置的插入部、互连部及金属层，所述插入部插入至所述互连部下方最临近的金属层内。本实施例所述的“互连部下方最临近的金属层”可以是底层金属层141。当密封环内包括多层保护结构时，“互连部下方最临近的金属层”还可以是其他非顶层的保护结构中的金属层。
上述保护环结构14为插销式结构，通过将插入部插入底层金属层141，可以实现保护结构142和底层金属层141之间的紧密连接，从而确保密封环能够防止水汽和/或其他化学物质渗透对芯片造成损害；同时，由于插入部与底层金属层141之间为插销式连接(而非图1所示的一体化连接)，在受到外界应力作用时，可以为密封环提供更好的抵抗外界应力的能力。
在一个示例中，保护结构142中的插入部1423、互连部1422及金属层1421如图4所示。互连部1422的宽度大于插入部1423的宽度，且小于保护结构中的金属层1421的宽度；保护结构中的金属层1421的宽度与底层金属层141的宽度相同。首先，互连部1422的宽度大于插入部1423的宽度，可以使得当插入部1423插入底层金属层141时，互连部1422与底层金属层141之间形成相互支撑的结构。其次，将互连部1422的宽度设置为小于保护结构中金属层1421的宽度，既可以节省制备保护结构的材料，降低成本，又可以提高保护环结构抵抗外界应力的能力。
在一个示例中，底层金属层141与保护结构中的插入部1423、互连部1422及金属层1421均为环形结构，从而可以使得本申请公开的保护环结构应用于晶圆上的密封环，将芯片包围在环状结构密封环内。这样，任何方向传来的应力均会被密封环所减弱或抵消，以达到保护芯片不被应力破坏的作用。
在一个示例中，请继续参考图3，底层金属层141内形成有第一间隙。该第一间隙用于容纳插入部。进一步的，第一间隙为环形间隙，第一间隙贯穿底层金属层141，以将底层金属层141分割为间隔排布的第一底层金属层及第二底层金属层；第一底层金属层、第二底层金属层与保护结构中的插入部、互连部及金属层均为环形结构。
在一个示例中，保护结构142的数量为多个，多个保护结构依次上下叠置；非顶层的保护结构中的金属层内形成有第二间隙。作为示例，如图5所示，保护环结构14包括两个上下叠置的保护结构：第一保护结构142a和第二保护结构142b。通过设计多个上下叠置的保护结构，可以根据芯片的厚度灵活调整保护环结构的高度。当多个保护结构上下叠置时，可以在非顶层的保护结构中的金属层内形成有第二间隙，以容纳该保护结构上方保护结构的插入部，从而实现多个保护结构的紧密连接。
在一个示例中，如图6所示，第二间隙贯穿非顶层的保护结构142中的金属层，以将非顶层的保护结构142中的金属层分割为间隔排布的第一金属层及第二金属层。通过加深第二间隙的深度，可以充分利用保护结构142中金属层自身的撕裂韧性，来抵抗受到的外界应力。
本申请还公开了一种半导体结构，包括：基底16；介质层11，位于所述基底16上；上述任一实施例所述的保护环结构14，所述保护环结构14位于所述介质层11内。由于设置有上述实施例中所述的保护环结构14，本申请公开的半导体结构能够在保证密封性的同时，增强抵抗外界应力的能力。
在一个示例中，如图7所示，半导体结构包括图3所示的保护环结构14。其中，介质层11包括由下至上依次交替叠置的第一介质层111及第二介质层112。其中，第一介质层111可以是二氧化硅层，第二介质层112为氮化硅制备的隔层。
在一个示例中，图7所示的半导体结构还包括：互连插塞13，位于保护结构142上，且与所述保护结构142电连接；顶层金属层12，位于所述互连插塞13的上表面。此外，半导体结构还包括顶层介质层1111，互连插塞13和顶层金属层12设置于顶层介质层1111内。
作为示例，互连插塞13包括U型结构的金属外层以及内部填充的金属钨。金属外层的材料可以为金属钛或氮化钛材料。顶层金属层12包括交替层叠的金属结构，作为示例，交替层叠的金属结构包括：金属钛层、金属铝层以及金属钛层。
在一个示例中，请继续参考图7。基底16上还形成有底层介质层1113，所述底层介质层1113内形成有导电插塞15；所述底层金属层141与所述导电插塞15相接触。在制备导电插塞15时，先填充底层介质层1113，然后在底层介质层1113上刻蚀出容纳导电插塞15的空间结构，最后在其中进行金属沉积，制备得到导电插塞15。作为示例，底层介质层1113的材质可以是二氧化硅。导电插塞15的材质与结构可以与互连插塞13相同，即，导电插塞15包括U型结构的金属外层以及内部填充的金属钨，金属外层的材料可以为金属钛或氮化钛材料。
在一个示例中，如图8所示，半导体结构中包括图5所示的保护环结构14。该保护环结构14包括两个上下叠置的保护结构：第一保护结构142a和第二保护结构142b。
本申请还公开了一种半导体结构的制备方法，包括如下步骤：提供基底；于所述基底上形成介质层，并于所述介质层内形成如上述任一实施例所述的保护环结构。
在一个示例中，如图9所示，提供了一种半导体结构的制备方法，该方法可用于制备图7所示的半导体结构，包括：
S1：提供基底。
S2：于所述基底16上形成底层第一介质层。
其中，底层第一介质层可以是图7中的底层介质层1113。作为示例，底层第一介质层的材质可以是二氧化硅。如图11所示，在底层第一介质层内部，制备有导电插塞15。底层第一介质层的厚度大于导电插塞15的高度，因此，在导电插塞15上部，还具有一定厚度的二氧化硅层。
S3：于所述底层第一介质层内形成第一开口18及第二开口19，所述第一开口18与所述第二开口19之间具有间距。
如图12所示，在导电插塞15上部的二氧化硅层中形成第一开口18与第二开口19。第一开口18和第二开口19均与导电插塞15相连接。其中，在第一开口18与第二开口19之间保留有一定宽度的介质层材料，可在后续工艺中对其进行刻蚀从而得到间隙，便于保护结构142的插入部插入。
S4：于所述第一开口18及所述第二开口19内填充金属材料层，填充于所述第一开口18及所述第二开口19内的所述填充金属材料层共同构成所述底层金属层141，如图13所示。
作为示例，填充的金属材料可以是铜。填充铜的工艺包括电镀。在第一开口和第二开口内电镀生成铜，由于电镀生长得到铜表面不够光滑，因此，电镀工艺结束后，还需要采用化学机械抛光(Chemical Mechanical polishing，CMP)对铜的表面进行打磨，以得到表面足够光滑的底层金属层。这样做的目的在于，当具有插入部的保护结构与底层金属层对接时，两者表面都足够光滑，能够提供极好的密封性。如图13所示，底层金属层包括相互分离的两部分，两部分大小相同，相互对称。
S5：于所述底层第一介质层的上表面形成底层第二介质层1121，所述底层第二介质层1121覆盖所述底层第一介质层的上表面及所述底层金属层的上表面。
如图14所示，底层第二介质层1121厚度小于底层金属层141的厚度。底层第二介质层1121覆盖于底层第一介质层的上表面及底层金属层141的上表面，形成光滑平面。底层第二介质层1121可以是氮化硅制备得到的隔层。
S6：于所述底层第二介质层1121的上表面形成顶层第一介质层1112。
顶层第一介质层1112与底层第一介质层的材质相同，均可选用二氧化硅。
S7：形成第三开口20，所述第三开口20包括由下至上依次连接的插入部开口、互连部开口及金属层开口；所述金属层开口位于所述顶层第一介质层1112内；所述互连部开口位于所述金属层开口下方，贯穿位于所述金属层开口下方的所述顶层第一介质层1112及所述底层第二介质层1121；所述插入部开口位于所述第一开口18及所述第二开口19之间的所述底层第一介质层内。
作为示例，形成第三开口20的步骤包括：
S71：在顶层第一介质层1112内形成第三开口图形201；
具体的，可以通过光刻、刻蚀等工艺在顶层第一介质层内形成第三开口图形201。如图14所示，第三开口图形201贯穿顶层第一介质层1121，暴露出部分底层第二介质层1121。
S72：在第三开口图形201的底部涂覆底部抗反射层(Bottom Anti-ReflectiveCoating，BARC)，并在第三开口图形201的基础上形成第三开口20；
底部抗反射图层的主要成分是能交联的树脂、热致酸发生剂、表面活性剂以及溶剂，可用于吸收反射光以减少反射。通过在第三开口图形201的底部涂覆底部抗反射层，可以控制光刻、刻蚀工艺所形成的图案形状。如图16所示，在涂覆底部抗反射层后，经过进一步的光刻、刻蚀工艺后形成第二图形。第三开口20包括插入部开口、互连部开口及金属层开口。
S8：于所述第三开口20内形成顶层的保护结构，顶层的保护结构中，插入部1423位于插入部开口内，互连部1422位于互连部开口内，金属层1421位于金属层开口内。
顶层的保护结构是指位于保护环结构中的最上层的保护结构。当只有一层保护结构时，顶层的保护结构可以是图3中所示的保护结构142。当存在两层保护结构时，顶层的保护结构可以是图5中所示的第二保护结构142b。如图17所示，与形成底层金属层141的工艺类似，在第三开口内电镀生成铜，并在电镀工艺后采用化学机械抛光工艺对铜的表面进行抛光，以得到平滑的金属平面。
最后，如图18所示，在保护环结构14上方形成互连插塞13和顶层金属层12。具体的，首先形成顶层第二介质层1123，然后在顶层第二介质层1123上方沉积形成顶层介质层1111，并在顶层介质层1111中形成互连插塞13和顶层金属层12。于顶层介质层1111上形成第二覆盖介质层1124。
在另一个示例中，如图10所示，本申请还公开了另外一种半导体结构的制备方法，该方法可用于制备图8所示的半导体结构，包括：
S1’：提供基底。
S2’：于所述基底16上形成底层第一介质层。
底层第一介质层可以是图7中的底层介质层1113。作为示例，底层第一介质层的材质可以是二氧化硅。如图11所示，在底层第一介质层内部，制备有导电插塞15。底层第一介质层的厚度大于导电插塞15的高度，因此，在导电插塞15上部，还具有一定厚度的二氧化硅层。
S3’：于所述底层第一介质层内形成第一开口18及第二开口19，所述第一开口18与所述第二开口19之间具有间距，所述间距构成所述第一间隙。
S4’：于所述第一开口18及所述第二开口19内填充金属材料层，填充于所述第一开口18及所述第二开口19内的所述填充金属材料层共同构成所述底层金属层141。
S5’：于所述底层第一介质层的上表面形成底层第二介质层1121，所述底层第二介质层1121覆盖所述底层第一介质层的上表面及所述底层金属层141的上表面。
上述步骤已在上一实施例中进行过较为详细的介绍，此处不再赘述。S6’：于所述底层第二介质层1121的上表面形成中间层第一介质层1112’，并于所述中间层第一介质层1112’内形成非顶层的所述保护结构后于所述中间层第一介质层1112’的上表面形成中间层第二介质层1122。
如图19，非顶层的保护结构是指，当保护结构有多层时，位于最上层以外的保护结构。在本实施例中，非顶层的保护结构可以是图8所示的第一保护结构142a。中间层第一介质层1112’可以为二氧化硅层，中间层第二介质层1122可以是氮化硅层。
S7’：形成第三开口20，第三开口20包括由下至上依次连接的插入部开口、互连部开口及金属层开口；金属层开口位于顶层第一介质层1112内；互连部开口位于金属层开口下方，贯穿位于金属层开口下方的顶层第一介质层1112及所述中间层第二介质层1122；插入部开口位于非顶层的保护结构中的金属层内。
作为示例，当已经形成一层保护结构后，经过步骤S7’后形成的第三开口20如图19中半导体结构上方的开口所示。
S8’：于所述第三开口20内形成顶层的保护结构，顶层的保护结构中，所述插入部1423位于所述插入部开口内，所述互连部1422位于所述互连部开口内，所述金属层1421位于所述金属层开口内，如图20所示。
顶层的保护结构是指位于保护环结构中的最上层的保护结构。当存在两层保护结构时，顶层的保护结构可以是图5中所示的保护结构142b。在一个示例中，形成顶层的保护结构之后还包括如下步骤：
S9：于所述顶层第一介质层1112的上表面形成顶层第二介质层1123，所述顶层第二介质层1123覆盖所述顶层第一介质层1112的上表面及顶层的所述保护结构的上表面。
S10：于所述顶层第二介质层1123的上表面形成第一覆盖介质层，并于所述第一覆盖介质层内形成上下叠置的互连插塞13及顶层金属层12；所述互连插塞13位于顶层的保护结构上，且与顶层的保护结构电连接；所述顶层金属层12位于所述互连插塞13的上表面。
作为示例，第一覆盖介质层可以是图7中所述的顶层介质层1111。
S11：于所述第一覆盖介质层的上表面形成第二覆盖介质层1124。
作为示例，顶层第一介质层1112和第一覆盖介质层的材质可以是二氧化硅，顶层第二介质层1123、第二覆盖介质层1124的材质可以是氮化硅。最终得到的半导体结构如图21所示。
可选的，保护环结构14的高度或层数可以根据密封环的厚度进行相应的调节。通过设计多个上下叠置的保护结构，可以根据晶圆的厚度灵活调整保护环结构14的高度，进而制备得到不同高度的半导体结构。上述方法制备得到的半导体结构可以适应不同厚度晶圆的切割需求，在保证密封性的同时，可以为不同厚度的晶圆提供能够更好地抵抗外界应力的能力。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (15)

1.一种保护环结构，其特征在于，包括：
底层金属层；
保护结构，位于所述底层金属层上，所述保护结构包括由下至上依次叠置的插入部、互连部及金属层，所述插入部插入至所述互连部下方最临近的金属层内。
2.根据权利要求1所述的保护环结构，其特征在于，所述互连部的宽度大于所述插入部的宽度，且小于所述保护结构中的所述金属层的宽度；所述保护结构中的所述金属层的宽度与所述底层金属层的宽度相同。
3.根据权利要求1所述的保护环结构，其特征在于，所述底层金属层与所述保护结构中的所述插入部、所述互连部及所述金属层均为环形结构。
4.根据权利要求1所述的保护环结构，其特征在于，所述底层金属层内形成有第一间隙。
5.根据权利要求4所述的保护环结构，其特征在于，所述第一间隙为环形间隙，所述第一间隙贯穿所述底层金属层，以将所述底层金属层分割为间隔排布的第一底层金属层及第二底层金属层；所述第一底层金属层、所述第二底层金属层与所述保护结构中的所述插入部、所述互连部及所述金属层均为环形结构。
6.根据权利要求1至5中任一项所述的保护环结构，其特征在于，所述保护结构的数量为多个，多个所述保护结构依次上下叠置；非顶层的所述保护结构中的所述金属层内形成有第二间隙。
7.根据权利要求6所述的保护环结构，其特征在于，所述第二间隙贯穿非顶层的所述保护结构中的所述金属层，以将非顶层的所述保护结构中的所述金属层分割为间隔排布的第一金属层及第二金属层。
8.一种半导体结构，其特征在于，包括：
基底；
介质层，位于所述基底上；
如权利要求1至7中任一项所述的保护环结构，所述保护环结构位于所述介质层内。
9.根据权利要求8所述的半导体结构，其特征在于，所述介质层包括由下至上依次交替叠置的第一介质层及第二介质层。
10.根据权利要求8所述的半导体结构，其特征在于，还包括：
互连插塞，位于所述保护结构上，且与所述保护结构电连接；
顶层金属层，位于所述互连插塞的上表面。
11.根据权利要求9或10所述的半导体结构，其特征在于，所述基底上还形成有底层介质层，所述底层介质层内形成有导电插塞；所述底层金属层与所述导电插塞相接触。
12.一种半导体结构的制备方法，其特征在于，包括如下步骤：
提供基底；
于所述基底上形成介质层，并于所述介质层内形成如权利要求1至8中任一项所述的保护环结构。
13.根据权利要求12所述的半导体结构的制备方法，其特征在于，所述于所述基底上形成介质层，并于所述介质层内形成如权利要求1至8中任一项所述的保护环结构，包括：
于所述基底上形成底层第一介质层；
于所述底层第一介质层内形成第一开口及第二开口，所述第一开口与所述第二开口之间具有间距；
于所述第一开口及所述第二开口内填充金属材料层，填充于所述第一开口及所述第二开口内的所述填充金属材料层共同构成所述底层金属层；
于所述底层第一介质层的上表面形成底层第二介质层，所述底层第二介质层覆盖所述底层第一介质层的上表面及所述底层金属层的上表面；
于所述底层第二介质层的上表面形成顶层第一介质层；
形成第三开口，所述第三开口包括由下至上依次连接的插入部开口、互连部开口及金属层开口；所述金属层开口位于所述顶层第一介质层内；所述互连部开口位于所述金属层开口下方，贯穿位于所述金属层开口下方的所述顶层第一介质层及所述底层第二介质层；所述插入部开口位于所述第一开口及所述第二开口之间的所述底层第一介质层内；
于所述第三开口内形成顶层的所述保护结构，顶层的所述保护结构中，所述插入部位于所述插入部开口内，所述互连部位于所述互连部开口内，所述金属层位于所述金属层开口内。
14.根据权利要求12所述的半导体结构的制备方法，其特征在于，所述于所述基底上形成介质层，并于所述介质层内形成如权利要求1至8中任一项所述的保护环结构，包括：
于所述基底上形成底层第一介质层；
于所述底层第一介质层内形成第一开口及第二开口，所述第一开口与所述第二开口之间具有间距，所述间距构成所述第一间隙；
于所述第一开口及所述第二开口内填充金属材料层，填充于所述第一开口及所述第二开口内的所述填充金属材料层共同构成所述底层金属层；
于所述底层第一介质层的上表面形成底层第二介质层，所述底层第二介质层覆盖所述底层第一介质层的上表面及所述底层金属层的上表面；
于所述底层第二介质层的上表面形成中间层第一介质层，并于所述中间层第一介质层内形成非顶层的所述保护结构后于所述中间层第一介质层的上表面形成中间层第二介质层；
形成第三开口，所述第三开口包括由下至上依次连接的插入部开口、互连部开口及金属层开口；所述金属层开口位于所述顶层第一介质层内；所述互连部开口位于所述金属层开口下方，贯穿位于所述金属层开口下方的所述顶层第一介质层及所述中间层第二介质层；所述插入部开口位于所述非顶层的所述保护结构中的金属层内；于所述第三开口内形成顶层的所述保护结构，顶层的所述保护结构中，所述插入部位于所述插入部开口内，所述互连部位于所述互连部开口内，所述金属层位于所述金属层开口内。
15.根据权利要求13或所述的半导体结构的制备方法，其特征在于，形成顶层的所述保护结构之后还包括如下步骤：
于所述顶层第一介质层的上表面形成顶层第二介质层，所述顶层第二介质层覆盖所述顶层第一介质层的上表面及顶层的所述保护结构的上表面；
于所述顶层第二介质层的上表面形成第一覆盖介质层，并于所述第一覆盖介质层内形成上下叠置的互连插塞及顶层金属层；所述互连插塞位于顶层的所述保护结构上，且与顶层的所述保护结构电连接；所述顶层金属层位于所述互连插塞的上表面；
于所述第一覆盖介质层的上表面形成第二覆盖介质层。
CN202110270706.XA 2021-03-12 2021-03-12 保护环结构、半导体结构及其制造方法 Active CN115084039B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110270706.XA CN115084039B (zh) 2021-03-12 2021-03-12 保护环结构、半导体结构及其制造方法
PCT/CN2021/105209 WO2022188320A1 (zh) 2021-03-12 2021-07-08 保护环结构、半导体结构及其制造方法
US17/605,733 US20240055309A1 (en) 2021-03-12 2021-07-08 Guard Ring Structure, Semiconductor Structure And Manufacturing Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110270706.XA CN115084039B (zh) 2021-03-12 2021-03-12 保护环结构、半导体结构及其制造方法

Publications (2)

Publication Number Publication Date
CN115084039A true CN115084039A (zh) 2022-09-20
CN115084039B CN115084039B (zh) 2023-06-27

Family

ID=83227329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110270706.XA Active CN115084039B (zh) 2021-03-12 2021-03-12 保护环结构、半导体结构及其制造方法

Country Status (3)

Country Link
US (1) US20240055309A1 (zh)
CN (1) CN115084039B (zh)
WO (1) WO2022188320A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1988155A (zh) * 2005-12-22 2007-06-27 中芯国际集成电路制造(上海)有限公司 具有不全接触通孔栈的密封环结构
US20080283969A1 (en) * 2007-05-14 2008-11-20 Jeng Shin-Puu Seal Ring Structure with Improved Cracking Protection
CN101373742A (zh) * 2007-08-22 2009-02-25 恩益禧电子股份有限公司 具有密封环结构的半导体器件及其形成方法
CN104701271A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105870069A (zh) * 2015-01-22 2016-08-17 中芯国际集成电路制造(上海)有限公司 用于芯片切割过程的保护结构
US20180315707A1 (en) * 2017-04-26 2018-11-01 Globalfoundries Inc. Crack stop with overlapping vias
CN111403345A (zh) * 2020-03-13 2020-07-10 长江存储科技有限责任公司 隔离保护环、半导体结构及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1988155A (zh) * 2005-12-22 2007-06-27 中芯国际集成电路制造(上海)有限公司 具有不全接触通孔栈的密封环结构
US20080283969A1 (en) * 2007-05-14 2008-11-20 Jeng Shin-Puu Seal Ring Structure with Improved Cracking Protection
CN101373742A (zh) * 2007-08-22 2009-02-25 恩益禧电子股份有限公司 具有密封环结构的半导体器件及其形成方法
CN104701271A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105870069A (zh) * 2015-01-22 2016-08-17 中芯国际集成电路制造(上海)有限公司 用于芯片切割过程的保护结构
US20180315707A1 (en) * 2017-04-26 2018-11-01 Globalfoundries Inc. Crack stop with overlapping vias
CN111403345A (zh) * 2020-03-13 2020-07-10 长江存储科技有限责任公司 隔离保护环、半导体结构及其制备方法

Also Published As

Publication number Publication date
US20240055309A1 (en) 2024-02-15
CN115084039B (zh) 2023-06-27
WO2022188320A1 (zh) 2022-09-15

Similar Documents

Publication Publication Date Title
TWI541939B (zh) 半導體元件及其製造方法
KR100258380B1 (ko) 반도체 장치
US7932602B2 (en) Metal sealed wafer level CSP
JP5324822B2 (ja) 半導体装置
US7919834B2 (en) Edge seal for thru-silicon-via technology
US20020045336A1 (en) Methods for forming improved passivation layers for integrated circuits
US8008779B2 (en) Semiconductor device and semiconductor device manufacturing method
KR20160057089A (ko) 반도체 장치 및 그 제조 방법
KR100314133B1 (ko) 가장자리에 흡습방지막이 형성된 반도체 칩 및 이흡습방지막의 형성방법
US9640626B2 (en) Semiconductor device with buried gates and bit line contacting peripheral gate
CN116779629A (zh) 半导体结构及其形成方法
JP7277248B2 (ja) 半導体装置及びその製造方法
CN113066763B (zh) 半导体结构及其制作方法
CN115084039A (zh) 保护环结构、半导体结构及其制造方法
WO2018100273A1 (fr) Circuit electronique comprenant des tranchees d'isolation electrique
CN113035835B (zh) 半导体结构及半导体结构制作方法
CN112885778B (zh) 半导体结构及其制造方法
CN115241122A (zh) 深沟槽刻蚀的硬掩膜结构及工艺方法
US20040157406A1 (en) Method of fabricating semiconductor device
US7265014B1 (en) Avoiding field oxide gouging in shallow trench isolation (STI) regions
CN112885783A (zh) 芯片保护环与集成电路器件
JPH10270440A (ja) 集積化電子装置を封止するための端部構成体の製造方法及び対応する装置
CN116525462A (zh) 半导体器件及其制造方法
CN117133722A (zh) 半导体结构及其制备方法
CN116093030A (zh) 一种密封环、堆叠结构及密封环的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant