JP6120738B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6120738B2 JP6120738B2 JP2013191922A JP2013191922A JP6120738B2 JP 6120738 B2 JP6120738 B2 JP 6120738B2 JP 2013191922 A JP2013191922 A JP 2013191922A JP 2013191922 A JP2013191922 A JP 2013191922A JP 6120738 B2 JP6120738 B2 JP 6120738B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- semiconductor device
- insulating layer
- main surface
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 135
- 238000004519 manufacturing process Methods 0.000 title description 23
- 239000000758 substrate Substances 0.000 claims description 60
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 55
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 55
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 34
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 34
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 239000010408 film Substances 0.000 description 261
- 239000010410 layer Substances 0.000 description 59
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 42
- 229910021342 tungsten silicide Inorganic materials 0.000 description 42
- 239000011229 interlayer Substances 0.000 description 36
- 239000003990 capacitor Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 14
- 230000004048 modification Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- 230000008602 contraction Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- -1 Boro Phospho Silicon Chemical compound 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、半導体装置および半導体装置の製造方法に関するものである。
高集積化および微細化により、半導体装置を構成する微細素子が複数、平面視において重なるよう多層化する傾向が強まっている。このように多層化された半導体装置の構成は、たとえば特開２００４−７９６９６号公報（特許文献１）に開示されている。
特開２００４−７９６９６号公報に開示される半導体装置は、ＳＲＡＭ（Static Random Access Memory）と呼ばれる揮発性メモリである。特開２００４−７９６９６号公報に開示されるＳＲＡＭは、負荷トランジスタとしていわゆるＴＦＴ（Thin Film Transistor）と呼ばれる薄膜トランジスタを用いたＳＲＡＭ回路に、いわゆるＤＲＡＭ（Dynamic Random Access Memory）としてのキャパシタが付加されている。この公報に記載のＳＲＡＭにおいては、記憶ノード部の代わりにキャパシタに電荷が保持され、かつキャパシタの電位がＳＲＡＭ回路を構成するいわゆるフリップフロップ回路により保持される。
上記の公報に記載されたような半導体装置では、トランジスタのゲート電極の側壁に酸化膜が形成されることがある。この場合、半導体装置の微細化に伴って、ゲート電極の側壁に酸化膜が形成される際にゲート電極が半導体基板の主表面側に曲がることよって、ゲート電極とトランジスタのソース／ドレイン領域とがショートすることがある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態の半導体装置においては、ゲート電極上に形成された窒化シリコンを含む第１の絶縁層は、ゲート電極のシリサイドを含む第２の電極層上の領域に形成された凹部を上面に有している。
前記一実施の形態の半導体装置によれば、第１絶縁膜が上面に凹部を有しているため、側壁酸化膜が形成される際にゲート電極が半導体基板の主表面側に曲がることを抑制することができる。これにより、ゲート電極とトランジスタのソース／ドレイン領域とがショートすることを抑制することができる。
以下、実施の形態について図に基づいて説明する。
図１を参照して、本実施の形態の半導体装置ＤＶは、たとえばシリコン単結晶からなる半導体ウェハなどの半導体基板ＳＵＢの主表面上に複数種類の回路が形成されている。一例として、半導体装置ＤＶを構成する回路として、信号入出力回路、ＤＡ（Digital/Analog）−ＡＤコンバータ、電源回路、ＣＰＵ（Central Processing Unit）、Ｆｌａｓｈメモリ、およびＳＲＡＭ（Static Random Access Memory）が挙げられる。
図１を参照して、本実施の形態の半導体装置ＤＶは、たとえばシリコン単結晶からなる半導体ウェハなどの半導体基板ＳＵＢの主表面上に複数種類の回路が形成されている。一例として、半導体装置ＤＶを構成する回路として、信号入出力回路、ＤＡ（Digital/Analog）−ＡＤコンバータ、電源回路、ＣＰＵ（Central Processing Unit）、Ｆｌａｓｈメモリ、およびＳＲＡＭ（Static Random Access Memory）が挙げられる。
半導体装置ＤＶを構成する各回路の役割は以下のとおりである。まず信号入出力回路では、当該半導体装置ＤＶの外部に配置される回路との電気信号の入出力などがなされる。ＤＡ−ＡＤコンバータでは、アナログ信号とデジタル信号との変換が行なわれる。電源回路では半導体装置ＤＶの駆動に必要な電力の供給や、当該電力の制御がなされる。ＣＰＵでは論理回路による論理演算が行なわれる。またＦｌａｓｈメモリやＳＲＡＭではデータの格納が行なわれる。
次に、本実施の形態の半導体装置に用いられるＳＲＡＭメモリセルの回路構成について図２を用いて説明する。
図２を参照して、ＳＲＡＭメモリセルは、たとえばビット線対ＢＬ、／ＢＬと、ワード線ＷＬと、フリップフロップ回路と、１対のアクセストランジスタＴ５、Ｔ６と、１対のキャパシタＣ１、Ｃ２とを有している。
フリップフロップ回路は２つのＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバータを有している。一方のＣＭＯＳインバータは、ドライバトランジスタＴ１と負荷トランジスタＴ３とにより構成されている。他方のＣＭＯＳインバータは、ドライバトランジスタＴ２と負荷トランジスタＴ４とにより構成されている。
ＳＲＡＭはフリップフロップ回路を有することにより、情報として蓄えられた電荷を所定の周期で元に戻すいわゆるリフレッシュと呼ばれる処理を不要とする半導体記憶装置である。本実施の形態におけるＳＲＡＭはさらに、ＤＲＡＭと同等のキャパシタＣ１、Ｃ２を有している。
フリップフロップ回路においては、ドライバトランジスタＴ１および負荷トランジスタＴ３の各ゲート電極とキャパシタＣ１の一方電極とは、アクセストランジスタＴ６のソースＳと電気的に接続されている。アクセストランジスタＴ６のソースＳはドライバトランジスタＴ２および負荷トランジスタＴ４の各ドレインＤと電気的に接続されており、これらが接続された領域は第１の記憶ノード部として機能する。
ドライバトランジスタＴ２および負荷トランジスタＴ４の各ゲート電極とキャパシタＣ２の一方電極とは、アクセストランジスタＴ５のソースＳと電気的に接続されている。アクセストランジスタＴ５のソースＳはドライバトランジスタＴ１および負荷トランジスタＴ３の各ドレインＤと電気的に接続されており、これらが接続された領域は第２の記憶ノード部として機能する。
ドライバトランジスタＴ１、Ｔ２の各ソースＳはＧＮＤ電位に電気的に接続されており、負荷トランジスタＴ３、Ｔ４の各ソースＳは、電圧Ｖｃｃを印加するＶｃｃ配線（電源供給配線）に電気的に接続されている。さらにキャパシタＣ１、Ｃ２の各々の他方電極は、上記電圧Ｖｃｃの１／２である電圧Ｖｃｃ／２を印加するＶｃｃ／２配線に電気的に接続されている。１対のビット線対ＢＬ、／ＢＬのそれぞれは、１対のアクセストランジスタＴ５およびＴ６のドレインＤと接続されている。
フリップフロップ回路を構成するドライバトランジスタＴ１、Ｔ２は、たとえばｎチャネル型のＭＯＳトランジスタである。負荷トランジスタＴ３、Ｔ４は、たとえばｐチャネル型のＴＦＴである。またアクセストランジスタＴ５、Ｔ６は、たとえばｎチャネル型のＭＯＳトランジスタである。このように本実施の形態のＳＲＡＭは、負荷トランジスタがＴＦＴであり、かつＤＲＡＭと同等のキャパシタが付加された、いわゆるＡｄｖａｎｃｅｄ ＳＲＡＭである。
次に、図２に示すＳＲＡＭのメモリセルに対応した半導体装置の具体的な構成について、図３を用いて説明する。ただし図３の断面図は、特定の領域における断面の態様を示す図ではなく、図２に示すトランジスタやキャパシタなどの各要素が半導体装置内で呈する形を説明するために寄せ集めたものである。
図３を参照して、図中左側はＳＲＡＭメモリセルの形成領域を示しており、図中右側は周辺回路の形成領域を示している。本実施の形態に係る半導体装置は、たとえばシリコン単結晶からなるｐ型の半導体基板ＳＵＢの主表面に形成されている。
半導体基板ＳＵＢの主表面はＳＴＩ（Shallow Trench Isolation）により電気的に分離されている。このＳＴＩは、半導体基板ＳＵＢの主表面に形成された溝内に絶縁膜ＳＩを埋め込むことにより形成されている。このＳＴＩによって電気的に分離された半導体基板ＳＵＢの主表面に、ＳＲＡＭメモリセル用のトランジスタＴＧと周辺回路用のトランジスタＴＧとが形成されている。
図中左側のメモリセル形成領域には、半導体基板ＳＵＢの主表面にｐ型ウエル領域ＰＷＬが形成されている。また、図中右側の周辺回路領域にはｐ型ウエル領域ＰＷＬとｎ型ウエル領域ＮＷＬとが形成されている。ＳＲＡＭメモリセル用のトランジスタＴＧと周辺回路用のトランジスタＴＧとの各々は、１対のソース／ドレイン領域ＳＤと、ゲート絶縁膜ＧＩと、ゲート電極ＧＥとを有している。
１対のソース／ドレイン領域ＳＤの各々は半導体基板ＳＵＢの主表面に互いに間隔をあけて形成されている。１対のソース／ドレイン領域ＳＤの各々はゲート電極ＧＥの下側に位置するチャネル形成領域を挟んで形成されている。ゲート電極ＧＥは１対のソース／ドレイン領域ＳＤに挟まれる半導体基板ＳＵＢの主表面上にゲート絶縁膜ＧＩを介在して形成されている。
絶縁膜ＨＭがゲート電極ＧＥ上に形成されている。この絶縁膜ＨＭは、たとえばＴＥＯＳ（Tetra Ethyl Ortho Silicate）を原料として形成されたシリコン酸化膜とシリコン窒化膜との積層構造よりなっている。絶縁膜ＨＭは、この絶縁膜ＨＭをマスクとしたいわゆる自己整合処理を行なう際のエッチングのストッパ膜として機能するものである。
ゲート絶縁膜ＧＩおよびゲート電極ＧＥの側壁には絶縁膜（側壁酸化膜）ＮＯが形成されている。この絶縁膜ＮＯについても後で詳述する。ゲート絶縁膜ＧＩ、ゲート電極ＧＥおよび絶縁膜ＨＭの積層構造の側壁には、側壁絶縁膜ＳＷが形成されている。側壁絶縁膜ＳＷも絶縁膜ＨＭと同様に、側壁絶縁膜ＳＷをマスクとしたいわゆる自己整合処理を行なう際のエッチングのストッパ膜として機能するものである。
なおゲート電極ＧＥ上に絶縁膜ＨＭが形成されるが、図３の断面図に示されない紙面奥行き方向に延びる領域において、ゲート電極ＧＥは他の配線と電気的に接続されている。
ＳＲＡＭメモリセル用と周辺回路用との各トランジスタＴＧ上を覆うように、ライナー膜ＩＬと、層間絶縁膜ＩＩ１と、絶縁膜ＩＩとが下から順に半導体基板ＳＵＢ上に形成されている。ＳＲＡＭメモリセルの形成領域においては、ソース／ドレイン領域ＳＤ上のライナー膜ＩＬ、層間絶縁膜ＩＩ１および絶縁膜ＩＩが選択的に除去されており、その除去された部分にプラグ導電層ＰＬが形成されている。
ＳＲＡＭメモリセル用と周辺回路用との各トランジスタＴＧ上を覆うように、絶縁膜ＨＭ、ＩＩなどの上に層間絶縁膜ＩＩ２が形成されている。ＳＲＡＭメモリセルの形成領域においては、層間絶縁膜ＩＩ２にプラグ導電層ＰＬに達するコンタクトホールが形成されており、そのコンタクトホール内にコンタクト導電層ＣＴＣが形成されている。このコンタクト導電層ＣＴＣに電気的に接続するように層間絶縁膜ＩＩ２上にビット線ＢＬなどの配線層が延在している。
また周辺回路の形成領域においては層間絶縁膜ＩＩ２の上面からソース／ドレイン領域ＳＤやゲート電極ＧＥに達するコンタクトホールが形成されており、これらのコンタクトホール内にコンタクト導電層ＣＴＣが形成されている。このコンタクト導電層ＣＴＣに電気的に接続するように層間絶縁膜ＩＩ２上に配線層が延在している。
この配線層を覆うように層間絶縁膜ＩＩ２上に、たとえばシリコン酸化膜からなる層間絶縁膜ＩＩ３、ＩＩ４、ＩＩ５、ＩＩ６が順次形成されており、層間絶縁膜ＩＩ６の上面に接するように、たとえばシリコン窒化膜からなる絶縁膜Ｉ１が形成されている。さらに絶縁膜Ｉ１の上面に接するように、たとえばシリコン酸化膜からなる層間絶縁膜ＩＩ７、ＩＩ８、ＩＩ９、ＩＩ１０が順次形成されている。
層間絶縁膜ＩＩ３上には、下層配線２Ｇが形成されている。下層配線２Ｇは、たとえば導電層ＳＣとプラグ導電層ＰＬとにより、トランジスタＴＧのソース／ドレイン領域ＳＤと電気的に接続されている。下層配線２Ｇは、概ねキャパシタと平面視において重なる領域に形成されることが好ましい。下層配線２Ｇは、たとえば不純物がドープされた多結晶シリコン（以下、「ドープドポリシリコン」と表記する）膜から構成されることが好ましい。また下層に形成されるトランジスタＴＧなどがたとえばｎチャネル型トランジスタである場合には、下層配線２Ｇは当該トランジスタＴＧとの電気的な接続を容易にするため、たとえばｎ型の不純物イオンを含む多結晶シリコンから構成されていてもよい。
層間絶縁膜ＩＩ４上には、導電層ＴＰが形成されている。この導電層ＴＰは多結晶シリコン（ポリシリコン）よりなる半導体層であり、ＳＲＡＭの負荷トランジスタＴ３、Ｔ４（図２参照）としてのＴＦＴのチャネル領域と、そのチャネル領域を挟む１対のソース／ドレイン領域とを有している。また導電層ＴＰには、ＴＦＴに電源を供給するための電源供給配線の一部が含まれる。導電層ＴＰは、概ねキャパシタと平面視において重なる領域に形成されることが好ましい。
層間絶縁膜ＩＩ５上には、ＴＦＴのゲート電極ＴＤが形成されている。ゲート電極ＴＤはドープドポリシリコンを含む半導体層であることが好ましい。ゲート電極ＴＤと下層配線２Ｇとの電気的な接続は、データノードコンタクトＤＢと呼ばれる導電層によりなされることが好ましい。このデータノードコンタクトＤＢはゲート電極ＴＤから下層配線２Ｇに向けて延在する途中で、導電層ＴＰの端部と接し、導電層ＴＰと電気的に接続されるものである。
データノードコンタクトＤＢは、ＳＲＡＭのフリップフロップ回路（クロスカップル）を形成するための導電層であり、たとえばゲート電極ＴＤと同様にドープドポリシリコンを含む半導体層により形成される。データノードコンタクトＤＢは、ゲート電極ＴＤから下層配線２Ｇまで、層間絶縁膜ＩＩ４、ＩＩ５を貫通するように、半導体基板ＳＵＢの主表面に略垂直な方向に延在するように形成されることが好ましい。
データノードコンタクトＤＢは、ゲート電極ＴＤより上層のたとえばキャパシタをゲート電極ＴＤに電気的に接続するように形成されてもよく、下層配線２Ｇより下層のたとえば導電層ＳＣを下層配線２Ｇに電気的に接続するように形成されてもよい。この場合、データノードコンタクトＤＢは、たとえばキャパシタからゲート電極ＴＤ、導電層ＴＰおよび下層配線２Ｇを貫通し、導電層ＰＬに達するように形成されてもよい。
層間絶縁膜ＩＩ６上には、キャパシタが形成されている。キャパシタは、下部電極となるストレージノードＳＮと、上部電極となるセルプレートＣＰと、キャパシタ誘電体膜ＤＥとを有している。キャパシタ誘電体膜ＤＥは、ストレージノードＳＮとセルプレートＣＲとの間に挟まれている。このキャパシタのストレージノードＳＮは、データノードコンタクトＤＢの上面に接することにより、データノードコンタクトＤＢと電気的に接続されている。
キャパシタより上方の、たとえば層間絶縁膜ＩＩ８上および層間絶縁膜ＩＩ９上には、メタル配線ＭＴＬが形成されている。メタル配線ＭＴＬはたとえばアルミニウム、アルミニウム銅の合金、銅、タングステンなどからなっている。このメタル配線ＭＴＬは、その上面および下面が、たとえばタンタル、チタン、窒化チタンなどからなるバリアメタルＢＲＬにて覆われていることが好ましい。また上記のメタル配線ＭＴＬ同士の接続や、メタル配線ＭＴＬとビット線ＢＬとの接続は、たとえば銅やタングステンなどからなるメタルコンタクト導電層ＭＣＴによりなされることが好ましい。
次に、本実施の形態の半導体装置の具体的な構成について説明する。
図４および図５を参照して、本実施の形態の半導体装置のトランジスタの一例について説明する。なお、図５では説明の便宜のため、図４に図示された絶縁膜ＮＯおよび層間絶縁膜ＩＩ１は図示されていない。このトランジスタは、半導体基板ＳＵＢの主表面において活性領域であるｐ型ウエル領域ＰＷＬに形成された１対のソース／ドレイン領域ＳＤと、その１対のソース／ドレイン領域ＳＤに挟まれる半導体基板ＳＵＢの主表面上にゲート絶縁膜ＧＩを介在して形成されたゲート電極ＧＥとを有している。
図４および図５を参照して、本実施の形態の半導体装置のトランジスタの一例について説明する。なお、図５では説明の便宜のため、図４に図示された絶縁膜ＮＯおよび層間絶縁膜ＩＩ１は図示されていない。このトランジスタは、半導体基板ＳＵＢの主表面において活性領域であるｐ型ウエル領域ＰＷＬに形成された１対のソース／ドレイン領域ＳＤと、その１対のソース／ドレイン領域ＳＤに挟まれる半導体基板ＳＵＢの主表面上にゲート絶縁膜ＧＩを介在して形成されたゲート電極ＧＥとを有している。
ゲート電極ＧＥは、シリコンを含む第１の電極層ＧＥ１と、第１の電極層ＧＥ１上に形成されたシリサイドを含む第２の電極層ＧＥ２とを有している。つまり、ゲート電極ＧＥは、たとえばドープドポリシリコン膜ＧＥ１と、タングステンシリサイド膜ＧＥ２とが積層されたいわゆるポリサイド構造となっている。
ゲート電極ＧＥ上には絶縁膜ＨＭが形成されている。この絶縁膜ＨＭは、ゲート電極ＧＥ上に形成された窒化シリコンを含む第１の絶縁層ＨＭ１と、ゲート電極ＧＥと第１の絶縁層ＨＭ１との間に形成された酸化シリコンを含む第２の絶縁層ＨＭ２とを有している。つまり、この絶縁膜ＨＭは、たとえば、シリコン窒化（ＳｉＮ）膜ＨＭ１と、ＴＥＯＳを原料として形成されたシリコン酸化（ＳｉＯ２）膜（ＴＥＯＳ膜）ＨＭ２との積層構造よりなっている。
シリコン窒化膜ＨＭ１は、半導体基板ＳＵＢの主表面側と反対側に上面を有しており、タングステンシリサイド膜ＧＥ２上の領域に形成された凹部ＳＬを該上面に有している。凹部ＳＬは、ゲート電極ＧＥのゲート幅Ｗ１方向に沿って一対のソース／ドレイン領域ＳＤの各々と並走するように形成されている。また凹部は平面視において一対のソース／ドレイン領域ＳＤの各々の長さよりも長い長さを有している。ゲート幅Ｗ１方向において、タングステンシリサイド膜ＧＥ２の端部はソース／ドレイン領域ＳＤの端部よりも距離ＷＤだけ外側に位置している。また凹部ＳＬは、シリコン窒化膜ＨＭ１を貫通し、シリコン酸化膜ＨＭ２の一部をシリコン窒化膜ＨＭ１から露出するように形成されている。また凹部ＳＬは、平面視において直線状に形成された直線部ＳＬ１を有している。
なお、凹部ＳＬは、タングステンシリサイド膜ＧＥ２のゲート幅Ｗ１方向の一端から他端まで連続して形成されていてもよい。つまり、凹部ＳＬによってタングステンシリサイド膜ＧＥ２は分断されていてもよい。
ゲート絶縁膜ＧＩおよびゲート電極ＧＥの側壁には、たとえばシリコン酸化膜よりなる絶縁膜（側壁酸化膜）ＮＯが形成されている。またゲート絶縁膜ＧＩ、ゲート電極ＧＥおよび絶縁膜ＨＭの積層構造の側壁には、絶縁膜ＮＯの側部を覆うように側壁絶縁膜ＳＷが形成されている。側壁絶縁膜ＳＷは、シリコン窒化膜で形成されても、シリコン酸化膜とシリコン窒化膜との組合せで形成されてもよい。
半導体基板ＳＵＢの主表面上には、絶縁膜ＮＯと、層間絶縁膜ＩＩ１とが下から順に形成されている。ソース／ドレイン領域ＳＤ上の絶縁膜ＮＯおよび層間絶縁膜ＩＩ１が選択的に除去されている。これにより、絶縁膜ＮＯおよび層間絶縁膜ＩＩ１の各々を貫通してソース／ドレイン領域ＳＤに達するコンタクトホールＣＨ１が形成されている。このコンタクトホールＣＨ１の内部には、ソース／ドレイン領域ＳＤに接続されたコンタクト導電層ＣＴＣが形成されている。
層間絶縁膜ＩＩ１よりも上層の構成については、図３を用いて説明した構成とほぼ同じであるため、その説明は繰り返さない。
次に、本実施の形態の半導体装置の製造方法について説明する。
図６を参照して、シリコン基板ＳＵＢが準備される。その後、イオン注入や熱処理が行われて、ｐ型ウエル領域ＰＷＬが形成される。
図６を参照して、シリコン基板ＳＵＢが準備される。その後、イオン注入や熱処理が行われて、ｐ型ウエル領域ＰＷＬが形成される。
図７を参照して、シリコン基板ＳＵＢの主表面上にゲート絶縁膜ＧＩが形成される。ゲート絶縁膜ＧＩ上にはゲート電極ＧＥが形成される。ゲート電極ＧＥは、たとえばドープドポリシリコン膜ＧＥ１と、タングステンシリサイド膜ＧＥ２とが積層されたいわゆるポリサイド構造で形成される。ゲート電極ＧＥ上には、後工程のＳＡＣ（Self Align Contact）時にエッチングストッパ膜として機能する絶縁膜ＨＭが形成される。絶縁膜ＨＭは、シリコン窒化膜ＨＭ１とシリコン酸化膜（ＴＥＯＳ膜）ＨＭ２との多層から形成される。
つまり、ドープドポリシリコン膜ＧＥ１上にタングステンシリサイド膜ＧＥ２が形成される。そして、タングステンシリサイド膜ＧＥ２上にシリコン酸化膜（ＴＥＯＳ膜）ＨＭ２が形成され、シリコン酸化膜（ＴＥＯＳ膜）ＨＭ２上にシリコン窒化膜ＨＭ１が形成される。これらの膜は、各膜が成膜された後、写真製版およびドライエッチング等によって形成される。
図８を参照して、シリコン窒化膜ＨＭ１の上面の一部を開口したレジストパターンＲＭが形成される。
図９を参照して、レジストパターンＲＭをマスクとしてシリコン窒化膜ＨＭ１の上面にドライエッチング等によって凹部ＳＬが形成される。凹部ＳＬはシリコン窒化膜ＨＭ１を貫通してシリコン酸化膜ＨＭ２に達している。
図１０を参照して、ゲート電極ＧＥの側壁および半導体基板ＳＵＢの主表面には、トランジスタの電界緩和のための酸化処理により、シリコン酸化膜よりなる絶縁膜ＮＯが形成される。
図１１を参照して、絶縁膜ＨＭおよびゲート電極ＧＥをマスクとして半導体基板ＳＵＢに不純物がイオン注入される。
図１２を参照して、ゲート絶縁膜ＧＩ、ゲート電極ＧＥおよび絶縁膜ＨＭの側壁を覆う側壁絶縁膜ＳＷがたとえばＳｉＮ膜などの絶縁膜から形成される。
図１３を参照して、さらにソース／ドレイン形成用のイオン注入が行われて、半導体基板ＳＵＢの主表面にＬＤＤ（Lightly Doped Drain）構造の一対のソース／ドレイン領域ＳＤが形成される。
図４を参照して、その後、表面全面に、たとえばＢＰＳＧ（Boro Phospho Silicon Glass）などからなる層間絶縁膜ＩＩ１が形成される。この層間絶縁膜ＩＩ１は熱処理を加えられてある程度平坦化される。この後、層間絶縁膜ＩＩ１にＣＭＰ（Chemical Mechanical Polishing）処理が施されることにより、その上面が平坦化される。平坦化された層間絶縁膜ＩＩ１上にレジストパターンが形成され、このレジストパターンをマスクとして層間絶縁膜ＩＩ１がエッチングにより選択的に除去されてソース／ドレイン領域ＳＤを露出させるコンタクトホールＣＨ１が層間絶縁膜ＩＩ１に形成される。このコンタクトホールＣＨ１内を埋め込むようにタングステンなどからなるコンタクト導電層ＣＴＣが形成される。
層間絶縁膜ＩＩ１よりも上層の製造方法については、通常の写真製版技術およびエッチング技術により形成される。このようにして本実施の形態の半導体装置が製造される。
次に、本実施の形態の変形例について説明する。
まず、図１４および図１５を参照して、凹部ＳＬの平面形状の他の例について説明する。上記では、図５に示すように、凹部ＳＬはシリコン窒化膜ＨＭ１の上面に直線状に形成されていたが、凹部ＳＬの平面形状は直線形状に限定されない。図１４に示すように、本実施の形態の半導体装置の変形例１では、凹部ＳＬは、平面視において、ゲート電極ＧＥのゲート幅Ｗ１方向に直線状に延びる直線部ＳＬ１に加えて、直線部ＳＬ１の一端からゲート電極ＧＥのゲート長Ｗ２方向に延びる第１の先端部ＳＬ２と、直線部ＳＬ１の他端からゲート電極ＧＥのゲート長Ｗ２方向に延びる第２の先端部ＳＬ３を有している。つまり、凹部ＳＬは平面視においてコ字状に形成されている。
まず、図１４および図１５を参照して、凹部ＳＬの平面形状の他の例について説明する。上記では、図５に示すように、凹部ＳＬはシリコン窒化膜ＨＭ１の上面に直線状に形成されていたが、凹部ＳＬの平面形状は直線形状に限定されない。図１４に示すように、本実施の形態の半導体装置の変形例１では、凹部ＳＬは、平面視において、ゲート電極ＧＥのゲート幅Ｗ１方向に直線状に延びる直線部ＳＬ１に加えて、直線部ＳＬ１の一端からゲート電極ＧＥのゲート長Ｗ２方向に延びる第１の先端部ＳＬ２と、直線部ＳＬ１の他端からゲート電極ＧＥのゲート長Ｗ２方向に延びる第２の先端部ＳＬ３を有している。つまり、凹部ＳＬは平面視においてコ字状に形成されている。
また、図１５に示すように、本実施の形態の半導体装置の変形例２では、凹部ＳＬは、平面視において環状に形成されている。この凹部ＳＬは平面視において矩形状に形成されていてもよい。
続いて、図１６〜図１９を参照して、シリコン窒化膜ＨＭ１およびシリコン酸化膜ＨＭ２の断面形状の他の例について説明する。
上記では、図９に示すように、凹部ＳＬはシリコン窒化膜ＨＭ１を貫通してシリコン酸化膜ＨＭ２に達するように形成されるが、凹部ＳＬの断面形状はこれに限定されない。図１６に示すように、本実施の形態の変形例３では、凹部ＳＬはシリコン窒化膜ＨＭ１を貫通せずにシリコン窒化膜ＨＭ１の厚さ方向の途中まで形成されている。この状態から、絶縁膜ＨＭおよびゲート電極ＧＥをマスクとして半導体基板ＳＵＢに不純物がイオン注入され、さらにゲート電極ＧＥの側壁および半導体基板ＳＵＢの主表面にシリコン酸化膜よりなる絶縁膜ＮＯが形成される。
図１７に示すように、ゲート絶縁膜ＧＩ、ゲート電極ＧＥおよび絶縁膜ＨＭの側壁を覆う側壁絶縁膜ＳＷが形成され、さらに半導体基板ＳＵＢの主表面にＬＤＤ構造の一対のソース／ドレイン領域ＳＤが形成される。その後、表面全面に、層間絶縁膜ＩＩ１が形成され、層間絶縁膜ＩＩ１に形成されたコンタクトホールＣＨ１内を埋め込むようにコンタクト導電層ＣＴＣが形成される。
本実施の形態の変形例３でも凹部ＳＬによってシリコン窒化膜ＨＭ１の体積が小さくなるためタングステンシリサイド膜ＧＥ２の収縮を抑制することができる。
また、図１８に示すように、本実施の形態の変形例４では、シリコン酸化膜ＨＭ２は凹部ＳＬに連通する貫通孔ＨＯを有している。凹部ＳＬおよび貫通孔ＨＯは、タングステンシリサイド膜ＧＥ２の一部をシリコン窒化膜ＨＭ１およびシリコン酸化膜ＨＭ２から露出するように形成されている。この状態から、絶縁膜ＨＭおよびゲート電極ＧＥをマスクとして半導体基板ＳＵＢに不純物がイオン注入され、さらにゲート電極ＧＥの側壁および半導体基板ＳＵＢの主表面にシリコン酸化膜よりなる絶縁膜ＮＯが形成される。
図１９に示すように、ゲート絶縁膜ＧＩ、ゲート電極ＧＥおよび絶縁膜ＨＭの側壁を覆う側壁絶縁膜ＳＷが形成され、さらに半導体基板ＳＵＢの主表面にＬＤＤ構造の一対のソース／ドレイン領域ＳＤが形成される。その後、表面全面に、層間絶縁膜ＩＩ１が形成され、層間絶縁膜ＩＩ１に形成されたコンタクトホールＣＨ１内を埋め込むようにコンタクト導電層ＣＴＣが形成される。
本実施の形態の変形例４では、ドライエッチング時に凹部ＳＬおよび貫通孔ＨＯのエッチングをタングステンシリサイド膜ＧＥ２で止めることで製造を容易にすることができる。
次に、関連技術と対比して本実施の形態の作用効果について説明する。
図２０および図２１を参照して、関連技術の半導体装置は、シリコン窒化膜ＨＭ１の上面に凹部ＳＬが形成されていない点で、本実施の形態の半導体装置と異なっている。このため、関連技術の半導体装置では、シリコン窒化膜ＨＭ１およびシリコン酸化膜ＨＭ２がゲート電極ＧＥの側壁から後退している。また、シリコン窒化膜ＨＭ１およびシリコン酸化膜ＨＭ２が後退したことによってシリコン窒化膜ＨＭ１およびシリコン酸化膜ＨＭ２によって覆われていない部分のタングステンシリサイド膜ＧＥ２は半導体基板ＳＵＢの主表面側に曲がっている。
図２０および図２１を参照して、関連技術の半導体装置は、シリコン窒化膜ＨＭ１の上面に凹部ＳＬが形成されていない点で、本実施の形態の半導体装置と異なっている。このため、関連技術の半導体装置では、シリコン窒化膜ＨＭ１およびシリコン酸化膜ＨＭ２がゲート電極ＧＥの側壁から後退している。また、シリコン窒化膜ＨＭ１およびシリコン酸化膜ＨＭ２が後退したことによってシリコン窒化膜ＨＭ１およびシリコン酸化膜ＨＭ２によって覆われていない部分のタングステンシリサイド膜ＧＥ２は半導体基板ＳＵＢの主表面側に曲がっている。
なお、上記以外の関連技術の半導体装置の構成は本実施の形態の半導体装置の構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を繰り返さない。
関連技術の半導体装置の製造方法は、まず図６に示す本実施の形態の製造法方法と同様に、シリコン基板ＳＵＢが準備され、イオン注入や熱処理が行われて、ｐ型ウエル領域ＰＷＬが形成される。この後、図２２を参照して、シリコン基板ＳＵＢの主表面上にゲート絶縁膜ＧＩ、ゲート電極ＧＥ、絶縁膜ＨＭが形成される。
図２３を参照して、ゲート電極ＧＥの側壁および半導体基板ＳＵＢの主表面には、トランジスタの電界緩和のための酸化処理により、シリコン酸化膜よりなる絶縁膜ＮＯが形成される。この絶縁膜ＮＯが形成される際の熱処理によって、シリコン窒化膜ＨＭ１が収縮してゲート電極ＧＥの側壁から後退する。この際、シリコン窒化膜ＨＭ１とシリコン酸化膜ＨＭ２との密着性がシリコン酸化膜ＨＭ２とタングステンシリサイド膜ＧＥ２との密着性よりも良いためシリコン酸化膜ＨＭ２もシリコン窒化膜ＨＭ１に引っ張られて後退する。
シリコン窒化膜ＨＭ１が収縮することによって、タングステンシリサイド膜ＧＥ２には下向きの応力が働くため、シリコン窒化膜ＨＭ１が後退したことによってシリコン窒化膜ＨＭ１に覆われていない部分のタングステンシリサイド膜ＧＥ２が半導体基板ＳＵＢの主表面側に向かって下向きに曲がる。
図２４を参照して、絶縁膜ＨＭおよびゲート電極ＧＥをマスクとして半導体基板ＳＵＢに不純物がイオン注入される。
図２５を参照して、ゲート絶縁膜ＧＩ、ゲート電極ＧＥおよび絶縁膜ＨＭの側壁を覆う側壁絶縁膜ＳＷがたとえばＳｉＮ膜などの絶縁膜から形成される。図２６を参照して、さらにソース／ドレイン形成用のイオン注入が行われて、半導体基板ＳＵＢの主表面にＬＤＤ構造の一対のソース／ドレイン領域ＳＤが形成される。
その後、本実施の形態の製造法方法と同様に、層間絶縁膜ＩＩ１が形成され、この層間絶縁膜ＩＩ１にコンタクトホールＣＨ１が形成され、さらにこのコンタクトホールＣＨ１内を埋め込むようにコンタクト導電層ＣＴＣが形成される。このようにして関連技術の形態の半導体装置が製造される。
関連技術の半導体装置では、図２４に示すように、ゲート電極ＧＥの側壁および半導体基板ＳＵＢの主表面に絶縁膜ＮＯが形成される際の熱処理によって、シリコン窒化膜ＨＭ１が収縮してゲート電極ＧＥの側壁から後退する。そしてシリコン窒化膜ＨＭ１が収縮することによって、シリコン窒化膜ＨＭ１に覆われていない部分のタングステンシリサイド膜ＧＥ２が半導体基板ＳＵＢの主表面側に向かって下向きに曲がる。このため、タングステンシリサイド膜ＧＥ２とソース／ドレイン領域ＳＤとの距離が短くなるため、バイアスがかかることによりタングステンシリサイド膜ＧＥ２とソース／ドレイン領域ＳＤとがショートするおそれがある。これにより、関連技術の半導体装置では不良が発生するおそれがある。
これに対して本実施の形態では、図４、図１７および図１９に示すように、シリコン窒化膜ＨＭ１の上面に凹部ＳＬが形成されている。このため、ゲート電極ＧＥの側壁および半導体基板ＳＵＢの主表面に絶縁膜ＮＯが形成される際の熱処理によって、シリコン窒化膜ＨＭ１が収縮してゲート電極ＧＥの側壁から後退することが抑制される。すなわち、凹部ＳＬによって凹部ＳＬよりもゲート電極ＧＥの側壁側に配置されたタングステンシリサイド膜ＧＥ２の体積が小さくなるため、タングステンシリサイド膜ＧＥ２の収縮量を小さくすることができる。これにより、シリコン窒化膜ＨＭ１に覆われていない部分のタングステンシリサイド膜ＧＥ２が半導体基板ＳＵＢの主表面側に向かって変形する量を小さくすることができる。したがって、タングステンシリサイド膜ＧＥ２とソース／ドレイン領域ＳＤとの距離が保たれる。よって、タングステンシリサイド膜ＧＥ２とソース／ドレイン領域ＳＤとの距離が短くなってタングステンシリサイド膜ＧＥ２とソース／ドレイン領域ＳＤとがショートすることを抑制することできる。
また本実施の形態では、図５に示すように、凹部ＳＬは、ゲート電極ＧＥのゲート幅Ｗ１方向に沿って一対のソース／ドレイン領域ＳＤの各々と並走するように形成されている。このため、ゲート電極ＧＥの側壁側のタングステンシリサイド膜ＧＥ２が曲がってソース／ドレイン領域ＳＤに近づくことを抑制することができる。
また本実施の形態では、図５に示すように、凹部ＳＬは平面視において一対のソース／ドレイン領域ＳＤの各々の長さよりも長い長さを有しているため、タングステンシリサイド膜ＧＥ２の平面視における角部がソース／ドレイン領域ＳＤよりも外側に位置する。平面視においてタングステンシリサイド膜ＧＥ２の角部は中央部よりも収縮量が大きいため、タングステンシリサイド膜ＧＥ２の角部がソース／ドレイン領域よりも外側に位置することでタングステンシリサイド膜ＧＥ２とソース／ドレイン領域ＳＤとがショートすることをさらに抑制することできる。
また本実施の形態では、図４および図９に示すように、凹部ＳＬは、シリコン窒化膜ＨＭ１を貫通し、シリコン酸化膜ＨＭ２の一部をシリコン窒化膜ＨＭ１から露出するように形成されている。このため、凹部ＳＬによって、シリコン窒化膜ＨＭ１が分離される。これにより、凹部ＳＬよりもゲート電極ＧＥの側壁側に配置されたタングステンシリサイド膜ＧＥ２の体積を小さくしてタングステンシリサイド膜ＧＥ２の収縮量を小さくすることができる。
また本実施の形態では、図１８および図１９に示すように、凹部ＳＬおよび貫通孔ＨＯは、タングステンシリサイド膜ＧＥ２の一部をシリコン窒化膜ＨＭ１およびシリコン酸化膜ＨＭ２から露出するように形成されている。これにより、ドライエッチング時に凹部ＳＬおよび貫通孔ＨＯのエッチングをタングステンシリサイド膜ＧＥ２で止めることで製造を容易にすることができる。
また本実施の形態では、図５に示すように、凹部ＳＬは、平面視において直線状に形成された直線部ＳＬ１を有しているため、直線部ＳＬ１に沿ってタングステンシリサイド膜ＧＥ２の変形を抑制してタングステンシリサイド膜ＧＥ２とソース／ドレイン領域ＳＤとがショートすることを抑制することできる。
また本実施の形態では、図１４に示すように、凹部ＳＬは、平面視において直線部ＳＬ１の一端および他端のそれぞれからゲート電極ＧＥのゲート長Ｗ２方向に延びる第１の先端部ＳＬ２および第２の先端部ＳＬ３をさらに有している。このため、ゲート長Ｗ２方向のシリコン窒化膜ＨＭ１の収縮を抑制することができる。
また本実施の形態では、図１５に示すように、凹部ＳＬは、平面視において環状に形成されている。これにより、平面視においてゲート電極ＧＥの全周に渡ってシリコン窒化膜ＨＭ１の収縮を抑制することができる。また凹部ＳＬの形状をパターニングしやすいため生産が容易である。
本実施の形態では、図１０に示すように、凹部ＳＬを有するシリコン窒化膜ＨＭ１を形成した後に、ゲート電極ＧＥの側面に側壁酸化膜ＮＯが形成される。このため、側壁酸化膜ＮＯが形成される際の熱処理によって、シリコン窒化膜ＨＭ１が収縮してゲート電極ＧＥの側壁から後退することが抑制される。これにより、タングステンシリサイド膜ＧＥ２とソース／ドレイン領域ＳＤとの距離が短くなってタングステンシリサイド膜ＧＥ２とソース／ドレイン領域ＳＤとがショートすることを抑制することできる。
以下、実施例について説明する。
まず、図２７〜図３１を参照して、ゲートパターンサイズと、後退量との関係について説明する。図２７に示すゲートパターンサイズ（μｍ）はゲート電極の平面視における一辺の長さであり、後退量（ｎｍ）はゲート電極の側壁および半導体基板ＳＵＢの主表面にシリコン酸化膜よりなる絶縁膜ＮＯが形成された後のシリコン窒化膜が収縮して後退した量を示す。また、ゲート歪み量（ｎｍ）はゲート電極の側壁および半導体基板ＳＵＢの主表面にシリコン酸化膜よりなる絶縁膜ＮＯが形成された後のタングステンシリサイド膜の主表面側への変形量である。
まず、図２７〜図３１を参照して、ゲートパターンサイズと、後退量との関係について説明する。図２７に示すゲートパターンサイズ（μｍ）はゲート電極の平面視における一辺の長さであり、後退量（ｎｍ）はゲート電極の側壁および半導体基板ＳＵＢの主表面にシリコン酸化膜よりなる絶縁膜ＮＯが形成された後のシリコン窒化膜が収縮して後退した量を示す。また、ゲート歪み量（ｎｍ）はゲート電極の側壁および半導体基板ＳＵＢの主表面にシリコン酸化膜よりなる絶縁膜ＮＯが形成された後のタングステンシリサイド膜の主表面側への変形量である。
図２８〜図３１に示す試料Ａ〜Ｄは上記の関連技術と同様の構成を有している。図２７〜図３１に示すように、試料Ａ〜Ｄの順にゲートパターンが大きくなっている。そして、試料Ａ〜Ｄの順に後退量が大きくなっている。これにより、ゲートパターンが大きくなるほどシリコン窒化膜の後退量が大きくなり、ゲート歪み量が大きくなることがわかった。このことから発明者らはゲートの上面に凹部を設けてゲートを分離することによって、大面積のゲートでもゲート歪み量を小さくできることを見出した。
なお、断面確認の結果、タングステンシリサイド膜の主表面側への主表面側への変形量はシリコン窒化膜の後退量の約半分であり、ゲート電極の薄膜化によりドープドポリシリコン膜を薄くする場合には、ゲートの歪み量も小さくする必要がある。
続いて、平面視における凹部距離、凹部幅および凹部の位置と後退量との関係について説明する。図３２および図３３を参照して、平面視において凹部ＳＬの内周の幅が１００μｍのパターンで凹部幅ＷＩおよび凹部距離ＤＩを変えて、タングステンシリサイド膜のゲート電極の中央部ＣＥおよび角部ＣＯの側壁からの後退量（ｎｍ）を測定した。この後退量は平面視におけるゲート電極の側壁からタングステンシリサイド膜の端部までの距離である。図３３に示すように、凹部距離ＤＩが小さいほど後退量が小さくなることがわかった。また凹部幅ＷＩには後退量があまり依存しないことがわかった。また中央部ＣＥよりも角部ＣＯの後退量が大きくなることがわかった。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
２Ｇ 下層配線、ＢＬ ビット線、ＢＲＬ バリアメタル、Ｃ１，Ｃ２ キャパシタ、ＣＥ 中央部、ＣＨ１ コンタクトホール、ＣＯ 角部、ＣＰ，ＣＲ セルプレート、ＣＴＣ コンタクト導電層、ＤＢ データノードコンタクト、ＤＥ キャパシタ誘電体膜、ＤＩ 凹部距離、ＤＶ 半導体装置、ＧＥ ゲート電極、ＧＥ１ 第１の電極層（ドープドポリシリコン膜）、ＧＥ２ 第２の電極層（タングステンシリサイド膜）、ＧＩ ゲート絶縁膜、ＨＭ，Ｉ１，ＩＩ，ＮＯ，ＳＩ 絶縁膜、ＨＭ１ 第１の絶縁層（シリコン窒化膜）、ＨＭ２ 第２の絶縁膜（シリコン酸化膜）、ＨＯ 貫通孔、ＩＩ１〜ＩＩ９ 層間絶縁膜、ＩＬ ライナー膜、ＭＣＴ メタルコンタクト導電層、ＭＴＬ メタル配線、ＮＷＬ ｎ型ウエル領域、ＰＬ プラグ導電層、ＰＷＬ ｐ型ウエル領域、ＲＭ レジストパターン、ＳＣ，ＴＰ 導電層、ＳＤ ソース／ドレイン領域、ＳＬ 凹部、ＳＬ１ 直線部、ＳＬ２ 第１の先端部、ＳＬ３ 第２の先端部、ＳＮ ストレージノード、ＳＵＢ 半導体基板、ＳＷ 側壁絶縁膜、Ｔ１，Ｔ２ ドライバトランジスタ、Ｔ３，Ｔ４ 負荷トランジスタ、Ｔ５，Ｔ６ アクセストランジスタ、ＷＬ ワード線。
Claims (8)
- 主表面を有する半導体基板と、
前記半導体基板の前記主表面上に形成されたゲート電極と、
前記ゲート電極の側壁に形成された側壁酸化膜と、
前記ゲート電極上に形成された窒化シリコンを含む第１の絶縁層とを備え、
前記ゲート電極は、シリコンを含む第１の電極層と、前記第１の電極層上に形成されたシリサイドを含む第２の電極層とを含み、
前記第１の絶縁層は、前記主表面側と反対側に上面を有し、かつ前記第２の電極層上の領域に形成された凹部を前記上面に有しており、
前記ゲート電極と前記第１の絶縁層との間に形成された酸化シリコンを含む第２の絶縁層をさらに備え、
前記凹部は、前記第１の絶縁層を貫通し、かつ前記第２の絶縁層の一部を前記第１の絶縁層から露出するように形成されている、半導体装置。 - 主表面を有する半導体基板と、
前記半導体基板の前記主表面上に形成されたゲート電極と、
前記ゲート電極の側壁に形成された側壁酸化膜と、
前記ゲート電極上に形成された窒化シリコンを含む第１の絶縁層とを備え、
前記ゲート電極は、シリコンを含む第１の電極層と、前記第１の電極層上に形成されたシリサイドを含む第２の電極層とを含み、
前記第１の絶縁層は、前記主表面側と反対側に上面を有し、かつ前記第２の電極層上の領域に形成された凹部を前記上面に有しており、
前記半導体基板の前記主表面に前記ゲート電極の下側に位置するチャネル形成領域を挟んで形成された一対のソース／ドレイン領域をさらに備え、
前記凹部は、前記ゲート電極のゲート幅方向に沿って前記一対のソース／ドレイン領域の各々と並走するように形成されており、前記一対のソース／ドレイン領域の各々の少なくともいずれか一方側に形成されている、半導体装置。 - 前記凹部は、平面視において前記一対のソース／ドレイン領域の各々の長さよりも長い長さを有している、請求項２に記載の半導体装置。
- 前記第２の絶縁層は、前記凹部に連通する貫通孔を有し、
前記凹部および前記貫通孔は、前記第２の電極層の一部を前記第１および第２の絶縁層から露出するように形成されている、請求項１に記載の半導体装置。 - 前記凹部は、平面視において直線状に形成された直線部を有している、請求項１に記載の半導体装置。
- 前記凹部は、平面視において前記直線部の一端および他端のそれぞれから前記ゲート電極のゲート長方向に延びる第１および第２の先端部をさらに有している、請求項５に記載の半導体装置。
- 前記凹部は、平面視において環状に形成されている、請求項６に記載の半導体装置。
- 主表面を有する半導体基板を準備する工程と、
前記主表面上に、シリコンを含む第１の電極層と、前記第１の電極層上に形成されたシリサイドを含む第２の電極層とを含むゲート電極を形成する工程と、
前記ゲート電極の前記第２の電極層上に酸化シリコンを含む第２の絶縁層を形成し、前記第２の絶縁層上に、上記主表面と反対側の上面に形成された凹部を有し、かつ窒化シリコンを含む第１の絶縁層を形成する工程と、
前記第１の絶縁層を貫通し、かつ前記第２の絶縁層の一部を前記第１の絶縁層から露出するように形成されている前記凹部を有する前記第１の絶縁層を形成した後に、前記ゲート電極の側面に側壁酸化膜を形成する工程とを備えた、半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013191922A JP6120738B2 (ja) | 2013-09-17 | 2013-09-17 | 半導体装置および半導体装置の製造方法 |
| US14/462,335 US20150076611A1 (en) | 2013-09-17 | 2014-08-18 | Semiconductor Device and Manufacturing Method Thereof |
| CN201410473102.5A CN104465356B (zh) | 2013-09-17 | 2014-09-17 | 半导体器件及其制造方法 |
| US16/399,035 US11476258B2 (en) | 2013-09-17 | 2019-04-30 | Semiconductor device including short-circuit prevention structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013191922A JP6120738B2 (ja) | 2013-09-17 | 2013-09-17 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015060861A JP2015060861A (ja) | 2015-03-30 |
| JP6120738B2 true JP6120738B2 (ja) | 2017-04-26 |
Family
ID=52667214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013191922A Active JP6120738B2 (ja) | 2013-09-17 | 2013-09-17 | 半導体装置および半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20150076611A1 (ja) |
| JP (1) | JP6120738B2 (ja) |
| CN (1) | CN104465356B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200089970A (ko) * | 2019-01-18 | 2020-07-28 | 삼성전자주식회사 | 집적회로 칩과 이를 포함하는 집적회로 패키지 및 디스플레이 장치 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1092847A (ja) * | 1996-09-11 | 1998-04-10 | Sony Corp | 電界効果トランジスタ |
| JPH11354787A (ja) * | 1998-06-11 | 1999-12-24 | Sony Corp | 半導体装置の製造方法 |
| JP4212299B2 (ja) * | 2002-05-09 | 2009-01-21 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US6983441B2 (en) * | 2002-06-28 | 2006-01-03 | Texas Instruments Incorporated | Embedding a JTAG host controller into an FPGA design |
| JP2004096065A (ja) * | 2002-07-08 | 2004-03-25 | Renesas Technology Corp | 半導体記憶装置およびその製造方法 |
| JP2004055826A (ja) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2004079696A (ja) * | 2002-08-14 | 2004-03-11 | Renesas Technology Corp | 半導体記憶装置 |
| JP2004200598A (ja) * | 2002-12-20 | 2004-07-15 | Renesas Technology Corp | 半導体記憶装置および半導体装置 |
| US20090224330A1 (en) * | 2005-07-28 | 2009-09-10 | Hong Chang Min | Semiconductor Memory Device and Method for Arranging and Manufacturing the Same |
| JP2007184449A (ja) * | 2006-01-10 | 2007-07-19 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| US7691712B2 (en) * | 2006-06-21 | 2010-04-06 | International Business Machines Corporation | Semiconductor device structures incorporating voids and methods of fabricating such structures |
| JP4257354B2 (ja) * | 2006-09-20 | 2009-04-22 | エルピーダメモリ株式会社 | 相変化メモリ |
| JP2008078331A (ja) * | 2006-09-20 | 2008-04-03 | Renesas Technology Corp | 半導体装置 |
| US8530971B2 (en) * | 2009-11-12 | 2013-09-10 | International Business Machines Corporation | Borderless contacts for semiconductor devices |
| US8436404B2 (en) * | 2009-12-30 | 2013-05-07 | Intel Corporation | Self-aligned contacts |
-
2013
- 2013-09-17 JP JP2013191922A patent/JP6120738B2/ja active Active
-
2014
- 2014-08-18 US US14/462,335 patent/US20150076611A1/en not_active Abandoned
- 2014-09-17 CN CN201410473102.5A patent/CN104465356B/zh active Active
-
2019
- 2019-04-30 US US16/399,035 patent/US11476258B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20150076611A1 (en) | 2015-03-19 |
| JP2015060861A (ja) | 2015-03-30 |
| CN104465356B (zh) | 2019-10-25 |
| US20190259767A1 (en) | 2019-08-22 |
| CN104465356A (zh) | 2015-03-25 |
| US11476258B2 (en) | 2022-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8766356B2 (en) | Semiconductor devices having bit line insulating capping patterns and multiple conductive patterns thereon | |
| US7932153B2 (en) | Semiconductor device and method for fabricating the same | |
| US7485913B2 (en) | Semiconductor memory device and method for fabricating the same | |
| JP2003133437A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH11354749A (ja) | 半導体集積回路装置およびその製造方法 | |
| US8486801B2 (en) | Fabricating method of DRAM structure | |
| US20160064285A1 (en) | Manufacturing method for semiconductor device | |
| JP6120738B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2008294111A (ja) | 半導体装置の製造方法 | |
| JP5923334B2 (ja) | 半導体装置 | |
| US20150076612A1 (en) | Semiconductor Device | |
| WO2014181789A1 (ja) | 半導体装置及びその製造方法 | |
| JPH10163440A (ja) | 半導体集積回路装置およびその製造方法 | |
| US9472495B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4214162B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP2013016581A (ja) | 半導体装置およびその製造方法 | |
| US9385161B2 (en) | Semiconductor integrated circuit device having reservoir capacitor and method of manufacturing the same | |
| JP5676368B2 (ja) | 半導体装置およびその製造方法 | |
| JP2877069B2 (ja) | スタティック型半導体メモリ装置 | |
| US11955195B2 (en) | Semiconductor memory device with defect detection capability | |
| JPH1187647A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3000738B2 (ja) | 半導体メモリセルおよびその製造方法 | |
| KR20220030907A (ko) | 반도체 장치의 제조 방법 | |
| JP2002289702A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JP2014175647A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170328 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6120738 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |