JP4214162B2 - 半導体記憶装置およびその製造方法 - Google Patents

Description

本発明は半導体記憶装置およびその製造方法に関し、詳しくは、微細化の可能な半記憶装置およびこのような半導体記憶装置を容易かつ高い精度で形成することのでる導体記憶装置の製造方法に関する。

パーソナルコンピュータやワークステーション、さらには、メインフレームコンピュータなどで大量に使用されている半導体記憶装置は、一つのスイッチ用トランジスタと一つのキャパシタを最小単位とする、ダイナミッタ・ランダム・アクセス・メモリ（Dynamic Random Access Memory：以下、ＤＲＡＭと略記する）である。このＤＲＡＭは、従来、集積度が３年に４倍という割合で向上してきており、現在は、最小寸法が０．３５μｍという次世代の微細加工技術を用いて生産される、６４メガビットＤＲＡＭの量産化に向けた開発が進行している。

従来、半導体記憶装置の高集積化は、素子寸法を小さくすることによって達成されてきたが、微細化にともなってキャパシタの面積が減少するため、情報としてキャパシタに蓄積することのできる電荷量が減少する。その結果、信号対雑音比の低下や、アルファ線の入射による信号反転等の問題が生じて信頼性が低下するので、信頼性を維持するためには、十分な蓄積電荷量を確保することが不可欠であり、半導体記憶装置の最大の課題である。
キャパシタに蓄積される電荷量は、キャパシタの容量と印加される電圧の積によって定まり、キャパシタの容量は、キャパシタの面積とキャパシタ絶縁膜の比誘電率に比例し、キャパシタ絶縁膜の膜厚に反比例する。そのため、メモリ素子（以下メモリセルと呼ぶ）では、微細化にともなうキャパシタの面積減少による蓄積容量の減少を防ぐために、４メガビットＤＲＡＭ以降は、キャパシタの一部をスイッチ用トランジスタや素子分離酸化膜上に積み上げた、積層容量型のキャパシタや、深い孔を基板に形成し、孔の側壁をキャパシタに利用する、トレンチ容量型のキャパシタが使われている。これらの構造を有するキャパシタを用いることによって、６４メガビットが実現可能になった。

しかし、メモリセルの面積がこれまでのトレンドに従って、前世代の１／３という割合で縮小を続けると、上記積層容量型のキャパシタやトレンチ容量型のキャパシタのような立体化されたキャパシタを用いたメモリセルでも、キャパシタの面積減少を完全に補償することができず、必要な容量の確保が困難になる。

この問題を解決するため、“王冠型”と呼ばれる立体型蓄積キャパシタが提案されている。この王冠型蓄積キャパシタは、図２に示したように、電極１９を上に凹な形状（王冠型）にして、その内壁と外壁をキャパシタの電極として利用した立体型の蓄積キャパシタである。図２において、記号１は半導体基板、２は素子間分離酸化膜、３はトランジスタのゲート酸化膜、４はスイッチ用トランジスタのゲート電極、５、５’は基板とは導電型の異なる拡散層領域、６は層間絶縁膜、７は拡散層５’に接続しているビット線、８は層間絶縁膜、１３は拡散層５とキャパシタの下部電極を接続する金属、１９はキャパシタの下部電極、２０はキャパシタ絶縁膜、２１はキャパシタのプレート電極、２２は層間絶縁膜、２３は基板の拡散層に接続する配線、２４は層間絶縁膜、２５は最上層の配線を、それぞれ示す。

ＤＲＡＭのキャパシタを、このような王冠型のキャパシタ電極１９を用いた構造とすることによって、蓄積容量は従来より増大できるが、この構造を実現するには、極めて複雑な工程を必要とするばかりでなく、高い段差が生ずるという障害が生ずる。
すなわち、図２に示したように、メモリセル部（図２の左側部分）とその周辺のトランジスタ部（図２の右側部分）の間には、上記王冠型の電極１９に起因する大きな段差が生じ、そのため、この段差の上に配置される配線２３の形成が困難になる。この理由は、所定のパターンを有する配線２３の形成に用いられる光リソグラフィにおいては、使用される縮小投影露光装置の焦点深度が浅く、焦点裕度（焦点が合う範囲）が小さいため、段差の上部と下部の両方に最適な焦点を結ばせることは困難であるためである。しかも、パターンの寸法が小さくなるほど、焦点裕度が小さくなって、最適な焦点が結ばれる範囲がさらに狭くなってしまうためである。
このような段差に起因する配線パターン形成の問題を解決するため、ＣＭＰ(Chemical Mechanical Polishing)法を用いて基板表面を平坦化する方法が提案されており、ロジックＬＳＩの多層配線の層間絶縁膜の平坦化などに、既に適用されている。

しかし、このＣＭＰ法も、高さが１μｍ近い上記王冠型電極１９が既に形成されている基板に適用するのは、下記理由から困難である。第１の理由は、非常に薄いキャパシタ絶縁膜が形成されているキャパシタに、力を加えて機械的研磨を行うと、キャパシタ絶縁膜にピンホールや亀裂などが生じて絶縁不良を招く可能性が高いことである。第２の理由は、高い段差を有するキャパシタを酸化膜中に埋め込むためには、少なくとも、段差の倍の厚さを有する酸化膜を形成しなければならないが、厚い酸化膜は内部応力が大きく、この大きな内部応力によって、上記第１の理由の場合と同様に、キャパシタ絶縁膜の絶縁不良が起こるためである。

製造工程の初期の段階において、メモリセルアレ−部のシリコン基板の表面を低くする方法が、特開昭６３−２６６８６６（特許文献１）に提案されているが、段差が大きい場合に適用するのは困難である。

上記王冠型の蓄積キャパシタを有するメモリセルに関しては、特開昭６２−４８０６２および特開昭６２ー１２８１２６８に記載されている。このメモリセルの平面配置を図７３に、また図７３のＸ-Ｘ’断面および周辺回路部分の要部の断面を図７４に示した。また、図７５に示した断面構造は、トレンチ内の蓄積電極の内面をキャパシタとして利用した従来の例である。この構造は、王冠型のキャパシタに比較して製造が容易であるという利点を有している。

図７３、図７４および図７５において、記号１０１はシリコン基板、１０２はフールド酸化膜、１０３、１０４、１０５ははソースもしくはドレインである高濃度不純物領、１０６、１０７はゲート電極、１１１は蓄積電極、１１２はキャパシタの誘電体、１１３はプレート電極、１１４はシリコン酸化膜、１２７は活性領域、１２８はワード線、１３０はデータ線、１２９はコンタタト孔、１３１は接続孔を、それぞれ表す。図７４および図７５から明らかなように、蓄積キャパシタがシリコン基板上に形成されたこれら従来の半導体記憶装置は、メモリセル部と周辺回路の間に大きな段差が存在していた。
蓄積容量部が基板の内部に形成されたトレンチ容量型のセルでは、高い段差が基板上にできることはない。また、基板に形成されるトレンチを深くすることによって蓄積容量を大きくできるので、セル面積の縮小にともなう蓄積容量の減少も抑制できる。

しかし、トレンチを形成できる領域の大きさが限られているため、アスペクト比が４０程度という、極めて深く、かつ幅が狭いトレンチを形成する必要がある。さらに、キャパシタの基板内部に埋め込まれる電極とスイッチング用トランジスタの拡散層を、基板の内部で接続しなければならないなど、プロセス上の問題も多く、実用は困難である。
比誘電率が大きい材料、例えば、強誘電体であるＰＺＴなどをキャパシタ絶縁膜に用いれば、蓄積容量の形状を上記のような複雑な形状にすることなしに、大きな蓄積容量を実現することが可能である。

しかし、比誘電率が大きいＰＺＴなどをキャパシタ絶縁膜として用いるためには、キャパシタ電極には白金など貴金属の膜を用いねばならない。これら白金など貴金属は、シリコンにとっては汚染源であり、素子の特性を低下させるばかりでなく、従来のホトエッチングによって所定の形状に加工するのが困難である。さらに、上記ＰＺＴなどからなる絶縁膜自体が、ほぼ４００℃以上の熱処理に耐えられない、長期信頼性に関しては不明な点が多いなど問題が多く、実用化への見通しはたっていない。

データ線上に王冠型のキャパシタを設けた従来のメモリセルおよび隣接する周辺回路領域のＭＯＳＦＥＴ部を図９１に示した。図９１において、メモリセル領域のＭＯＳＦＥＴは、ゲート絶縁膜３０３、ゲート電極３０４および高濃度ｎ型不純物領域ワード線とデータ線の上部で３０６、３０７からなり、このＭＯＳＦＥＴには、多結晶シリコンから形成された王冠型キャパシタの蓄積電極３１７が、ワード線（ゲート電極３０４）とデータ線（配線電極３１０）の間の隙間において高濃度ｎ型不純物領域３０７の上に形成された開口部を介して、接続されている。さらに、この蓄積電極３１７上にはキャパシタ誘電体膜３１８が形成されており、その上部にはプレート電極３１９が設けられている。
上記蓄積電極３１７の形状は筒状になっており、平面部分だけでなく垂直部分の内面および外壁も利用して、キャパシタの有効面積が増加されている。また、データ線上に蓄積電極を設けることによって、キャパシタの有効な面積を最大限に大きくすることができ、さらに、垂直部分の長さを長くする、すなわち筒状の蓄積電極の高さを高くすることによって、容易にキャパシタの静電容量を増加することができる。

このような円筒型キャパシタを有する半導体記憶装置の製造方法を簡単に説明する。まず、単結晶シリコン基板３０１上に素子間を絶縁分離するためのフィールド酸化膜３０２を成長させ、ＭＯＳＦＥＴのゲート酸化膜３０３を形成する。次に、ゲート電極３０４として不純物を高濃度に含む多結晶シリコン膜を形成し、それ所定の形状にパターニングした後、イオン打ち込み法を用いて、ＭＯＳＦＥＴのソース、ドレイン領域となる高濃度ｎ型不純物領域３０６、３０７、３０８を単結晶シリコン基板３０１に自己整合で形成する。次に、シリコン酸化膜３０９を形成した後、メモリセル領域のＭＯＳＦＥＴの高濃度ｎ型不純物領域１０６に開口部（図示せず）を形成し、データ線３１０として不純物を高濃度に含む多結晶シリコン膜およびタングステンシリサイド膜を順次形成して、所定の形状にパターニングする。次に、シリコン酸化膜３１１を形成した後、メモリセル領域のＭＯＳＦＥＴのソース若しくはドレインである高濃度ｎ型不純物領域３０７上に開口部を形成し、多結晶シリコン膜とシリコン酸化膜を順次形成し、所定の形状にパターニングした後、さらに多結晶シリコン膜を形成し、異方性のドライエッチングを行って、平坦部の露出された多結晶シリコン膜を異方性エッチングして除去することにより、上記シリコン酸化膜の側壁に多結晶シリコン膜を残存させ、王冠状の蓄積電極３１７を形成する。次に、キャパシタ誘電体膜３１８を形成した後、さらにプレート電極１１９となる多結晶シリコン膜を形成し、所定の形状にパターニングする。最後に、層間絶縁膜であるシリコン酸化膜１１６と金属配線１１５であるアルミニウム配線を形成し、周辺回路のＭＯＳＦＥＴとメモリセルが製造される。

上記のように、ＤＲＡＭの集積度をさらに高くするためには、上記従来の立体化セルでは対応が困難であり、上記問題を解決できる半導体記憶装置が強く要望されている。
なお、従来のＤＲＡＭに関しては、例えば実開昭５５−１７８８９４（特許文献２）、特開昭５６−５８２５３（特許文献３）、特開昭５６−５８２５４（特許文献４）、特開昭５６−５８２５５（特許文献５）、特開昭５７−１１２０６６（特許文献６）、特開昭５９−２３１３５１（特許文献７）、特開昭６２−１２８１６８（特許文献８）、特開昭６３−２９３９６７（特許文献９）、特開昭５９−２３１８５１（特許文献１０）、特開平１−１３７６６６（特許文献１１）、特開平１−１７９４４９（特許文献１２）、特開平３−２１４６７０（特許文献１３）、特開平５−２９１５２６（特許文献１４）、特開昭５９−８２７６１（特許文献１５）、特開昭６２−２１３２７３（特許文献１６）に記載されている。

なお、本明細書では、例えば図９１に示したように、蓄積電極の断面形状が上に凹型であり、このような蓄積電極の内面および外面上にキャパシタ絶縁膜とプレート電極が形成されたキャパシタを王冠型キャパシタと称し、トレンチの内面上に蓄積電極、キャパシタ絶縁膜およびプレート電極が形成されたキャパシタをトレンチキャパシタと称する。

特開昭６３−２６６８６６号公報 実開昭５５−１７８８９４号公報 特開昭５６−５８２５３号公報 特開昭５６−５８２５４号公報 特開昭５６−５８２５５号公報 特開昭５７−１１２０６６号公報 特開昭５９−２３１３５１号公報 特開昭６２−１２８１６８号公報 特開昭６３−２９３９６７号公報 特開昭５９−２３１８５１号公報 特開平１−１３７６６６号公報 特開平１−１７９４４９号公報 特開平３−２１４６７０号公報 特開平５−２９１５２６号公報 特開昭５９−８２７６１号公報 特開昭６２−２１３２７３号公報

本発明の目的は、上記従来の立体型のメモリセルの有する問題を解決し、さらに微細な半導体記憶装置およびその製造方法を提供することである。

本発明の他の目的は、十分大きな蓄積容量を確保することのできるキャパシタを有する半導体記憶装置およびその製造方法を提供することである。

本発明のさらに他の目的は、基板にトレンチを形成することなしに、十分大きな蓄積容量を得ることができる半導体記憶装置およびその製造方法を提供することである。
本発明のさらに他の目的は、メモリセル部と周辺回路部の間に大きな段差が存在せず、大きな蓄積容量を有する半導体記憶装置およびその製造方法を提供することである。

上記目的を達成するため、本発明は、基板上に積層して形成された複数の絶縁膜を貫通するトレンチを形成し、このトレンチを用いてキャパシタを形成するものである。
上記複数の絶縁膜の下にはさらに他の複数の絶縁膜が設けられ、これら他の複数の絶縁膜には複数の配線層が形成されている。また、上記キャパシタの上にはさらに他の絶縁膜が形成されており、他の配線層がその上に形成されている。最上層の絶縁膜上に取り出す必要がない配線は、キャパシタの下部に形成された上記複数の配線層によって行われ、必要最小限の配線のみが、複数の絶縁膜を貫通する接続プラグを介してキャパシタの下部の配線層から最上層の絶縁膜上に引き出される。そのため、配線の形成には微細加工を行う必要がなく、配線の密度も低くてよいので、配線の形成は極めて容易である。

図１を用いて本発明をさらに詳細に説明する。図１に示したように、半導体基板１上には、メモリセルのスイッチ用トランジスタであるＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)につながる、ワード線４（ＭＯＳＦＥＴのゲート電極）および電荷を供給したり引き出したりするためのビット線７が形成され、さらに複数の絶縁膜６、８、１０、１２、１４、１６、１８が積層して形成されて、表面が平坦化されている。

上記絶縁膜１４、１６、１８を貫通してトレンチが形成され、このトレンチの内部に下部電極１９、キャパシタ絶縁膜２０およびプレート電極２１から構成されるキャパシタが形成されている。
ワード線４やビット線７の上に厚い絶縁膜が形成されていると、ワード線４やビット線７への電気的な接続は、この厚い絶縁膜を貫通する接続プラグを介して行わねばならず、コンタクト孔の形成や金属の埋込などが困難である。しかし、本発明では、トレンチキャパシタの下部電極１９とワード線４、ビット線７の間には、複数層の配線９、１１が設けられ、これら複数層の配線９、１１がワード線を選択するためのワード母線や、ビット線を選択するためのセレクト線として使用されている。そのため、基板の最上層まで引き上げる必要のない配線は、このような埋込配線で済ますことができ、上記厚い絶縁膜を貫通する接続プラグは不要である。

上記複数層の配線９、１１の上部にキャパシタが作られ、８００℃程度の熱処理が行われるので、配線９、１１の材料としては、この熱処理に耐えられる、タングステンやシリサイドを使用することが好ましい。銅は低抵抗という点は好ましいが、熱処理温度は５００℃以下でなければならない。キャパシタ絶縁膜としてＢＳＴやＰＺＴなどの高誘電率の誘電体膜を使う場合には、キャパシタ自体の形成温度が４００℃以下であるので、配線材料として銅を用いることができる。

図１では、埋込まれた複数層の配線９、１１は、メモリセルのワード線４やビット線７の他にも、周辺回路のトランジスタの配線の一部としても使用されている。また、ビット線７と同じ層の配線７’を介して、拡散層５、５’と配線９’の間が接続されているが、配線９’を拡散層５、５’に直接接続させてもよい。ただしその場合には、拡散層５、５’と配線９’の間の反応を防ぐために、配線９’の一部をバリア金属にする必要がある。
キャパシタは、実質的に上記トレンチの内側のみに形成される。これは、キャパシタの形成工程を簡略化するためである。キャパシタの下部電極１９は、不純物を高濃度で含む多結晶シリコン膜からなり、この下部電極１９は、接続用の多結晶シリコン１３を介して上記ＭＯＳＦＥＴの拡散層５に接続されている。

キャパシタ絶縁膜２０としては、酸化シリコン膜と窒化膜シリコン膜の積層膜、酸化シリコン膜と五酸化タンタル膜の積層膜、窒化シリコン膜と五酸化タンタル膜の積層膜、酸化シリコン膜と窒化膜シリコンと五酸化タンタル膜の積層膜、ＢＳＴやＰＺＴなどの強誘電体膜など、周知の各種誘電体膜を使用できる。ただし、ＢＳＴやＰＺＴを使う際には、下部電極１９やプレート電極２１には、白金などの貴金属を使用する必要がある。また、下部電極１９の表面積を増加させるために、表面に凹凸を形成してもよい。

トレンチの深さは、２μｍ程度にするのが好ましいが、このようにトレンチが深くなると、埋込配線９、１１と最上層の配線２３の間の距離が大きくなり、アスペクト比が極めて大きな接続孔の形成およびこのような接続孔への金属の充填が必要であるため、両者の間を接続するための接続プラグを形成するのが困難になる。

しかし、本発明では、図１に示したように、トレンチは１枚の厚い絶縁膜ではなく、積層された複数の絶縁膜１４、１６、１８を貫通して形成されている。

そのため、各絶縁膜１４、１６、１８を形成する際に、それぞれ接続孔の形成と接続用の金属の充填を行うことができる。このようにすることによって、上記アスペクト比が極めて大きな接続孔の形成およびこのような接続孔への金属の充填を行う必要はなく、下部電極１９と拡散層５の間を接続する金属１３は容易に形成できる。しかも、上記のように、最上の配線層にまで引き上げなければならない配線の数は多くないので、これら最上層までの引上げに用いられる接続プラグは、あまり高い寸法精度は必要ない。これは、埋込配線を形成したことによって得られた本発明の利点の一つである。

なお、図１において、１は半導体基板、２は素子間分離酸化膜、３はＭＯＳＦＥＴのゲート酸化膜、４はＭＯＳＦＥＴのゲート電極（メモリセルではワード線）、５、５’はＭＯＳＦＥＴの拡散層、６は層間絶縁膜、７はビット線、７’は周辺ＭＯＳＦＥＴの拡散層と配線を接続する中間層、８、１０、１２、１６、１８、２２は層間絶縁膜、９、１１は埋込配線、１４は絶縁膜、１５、１７、２３は接続プラグ、２４は最上層の配線を、それぞれ表す。

また、上記段差の発生は、下記のようにして効果的に防止される。すなわち、図２３に模試的に示したように、メモリセル領域に形成された立体的なキャパシタ３３と周辺回路領域の配線層３４を、ＭＯＳＦＥＴが形成されたシリコン基板３１の上に形成された絶縁膜３２の上、もしくは絶縁膜３２の上面がキャパシタ３３の側部に接するようにそれぞれ設け、これら配線層３４上とキャパシタ３３を、表面が平坦な絶縁膜３５によって覆い、その上に微細なメモリセルアレー内配線３６および微細な周辺回路内配線３７を設ける。

このようにすれば、高さが高い立体的なキャパシタ３３が形成されている絶縁膜３２の位置に周辺回路の配線層３４が形成されているため、メモリセル内のキャパシタによって生じる標高差（段差）が、配線層３４によって低減される。そのため、表面が平坦な絶縁膜３５を形成してキャパシタや配線層３４を覆っても、周辺回路部においてスルーホールやコンタクトホールの深さが深くなることはなく、スルーホールやコンタクトホール内での配線の断線を生ずることなしに、絶縁膜３５上に微細な配線３６、３７を容易に形成できる。

さらに、本発明においては、周辺回路領域における第１の導電膜からなる配線層が、第１の絶縁膜上に設けられ、さらにその上に第２の絶縁膜が設けられる。
これら第１および第２の絶縁膜の所定部分を除去して形成された凹部内に王冠型キャパシタが形成され、埋設される。この場合、例えば図７６に示したように、プレート電極２１９の上面を平坦にすることができ、プレート電極２１９への電圧の印加をプレート電極２１９の上部から行うことができる。

以下に、本発明の実施例を図を用いて説明する。

まず、図３に示したように、半導体基板１の表面に、ＭＯＳＦＥＴを分離するための素子間分離酸化膜２を形成した。本実施例では周知のＬＯＣＯＳ法を用いて素子間分離酸化膜２を形成したが、表面を平坦化できる周知の浅溝分離法を用いてもよい。この場合、周知のドライエッチ法を用いて深さ０．２μｍ程度の分離溝を半導体基板１に形成した後、周知のＣＶＤ(Chemical Vapor Depositon)法を用いて膜厚がほぼ０．４μｍのシリコンの酸化膜を形成し、溝以外の部分に形成されたシリコン酸化膜を、周知のＣＭＰ(Chemical Mechanical Polishing)法を用いて研磨して除去し、溝内のシリコン酸化膜２のみを残せばよい。

次に、上記半導体基板１の表面を洗浄した後に、膜厚７ｎｍのゲート酸化膜３を周知の熱酸化法を用い、酸化温度８００℃にて形成した。高濃度の不純物を含む厚さ１００ｎｍの多結晶シリコン膜４を周知のＣＶＤ法を用いて形成し、さらに、抵抗を低減するために、タングステン膜とバリア金属膜の積層膜からなる厚さ１００ｎｍの金属膜４’をその上に積層して形成した後、周知のドライエッチ法を用いて所定の形状として、ワード線やゲート電極４を形成し、このゲート電極４をマスクとして用い、基板１とは導電型が逆の不
純物イオンとして、砒素を５×１０14／ｃｍ2程度イオン打ち込みし、さらに、９５０℃、１０秒アニール処理を行って砒素を活性化して、拡散層５、５’を形成した。なお、メモリセルのスイッチ用トランジスタと周辺回路のｎ型ＭＯＳＦＥＴは、イオン打ち込み量は互いに等しくし、また、周辺回路のｐ型ＭＯＳＦＥＴにはボロンを同じ量だけイオン打ち込みした。
厚さ０．５μｍのシリコン酸化膜６を全面に形成した後、周知のＣＭＰ法を用いて、表面の凹凸を平坦化し、ゲート電極４の上におけるシリコン酸化膜６の厚さをほぼ０．１５μｍとした。

次に、図４に示したように、上記シリコン酸化膜６の所定部分にコンタクト孔を形成し、拡散層５’に接続されたビット線７を形成した。このビット線７としては、高濃度の不純物がドープされた厚さ１００ｎｍ程度の多結晶シリコン膜の上に、厚さ１００ｎｍタングステン・シリサイド膜が積層された、いわゆるポリサイド構造のビット線を形成した。
なお、メモリセル領域を示す図４では、２ビットを１単位として示しており、このため、一つのビット線コンタクトが２本のワード線の間に形成されている。

図４に示したように、周辺回路においも、上記ポリサイド構造を有する膜を、ｎ型ＭＯＳＦＥＴの拡散層と最上部の配線を電気的に接続するための中間層として用いた。この中間層によってＭＯＳＦＥＴのコンタクトが深くなるのが防止されるが、このような中間層を設けなくても本実施例の半導体記憶装置が実現できるのは言うまでもない。また、ビット線７としては、本実施例において使用されたポリサイド膜のみではなく、上記ワード線にも使用された、タングステン／バリア金属／多結晶シリコンの積層膜など、他の膜を使用してもよい。さらには、多結晶シリコンを使わないで、バリア金属を介して、タングステンを拡散層５’に直接接触させてもよい。

次に、図５に示したように、シリコン酸化膜８を全面に形成した後、ＣＭＰ法を用いて表面を平坦化した。上記ビット線７に達するコンタクト孔を形成した後、窒化チタン膜からなる中間膜９’をＣＶＤ法によって形成し、さらに８００℃以上の熱処理に耐えることができる膜厚０．２μｍのタングステン膜からなる第１の埋込配線９を形成した。

図５に示したように、周辺回路を構成するＭＯＳＦＥＴの拡散層には、中間層９’を介して埋込配線９が接続されているが、バリア金属を介してタングステンからなる第１の埋込配線９が拡散層に直接接してもよい。タングステンはＣＶＤ法によって膜を形成することが可能なため、比較的アスペクト比が高いコンタタト孔にも、高い被覆率でタングステンを接続孔内に埋め込むことができる。その際、タングステンは酸化膜の表面にも堆積されるので、孔内を埋めている部分（接続プラグ）と配線部分が同時に形成できる。本実
施例では、ＣＶＤ法によって形成された窒化チタン膜を上記バリヤ金属として使用した。
この工程で形成された埋込配線９は、メモリセルではワード線の母線として使用され、ある特定のワード線を選択するために用いられる。周辺回路では、上層の配線につなぐための中間配線として使用されるだけではなく、ＭＯＳＦＥＴ間を互いに接続する配線としても使用される。

次に、図６に示したように、層間酸化膜１０を全面に形成し、ＣＭＰ法を用いて表面を平坦化した後、上記第１埋込配線９と同様に、タングステン膜からなる接続プラグ（図示せず）および第２埋込配線１１を形成し、さらに、層間酸化膜１２を形成して、表面を上記と同様に平坦化した。上記層間酸化膜１０、１２は、いずれも埋め込まれる金属がタングステンであることを考慮して、プラズマＣＶＤ法を用いて形成した。この第２埋込配線１１は、メモリセルでは、特定のビット線を選ぶためのセレクト線であり、周辺回路においては、上層の配線に接続ための中間配線として使用されるだけではなく、ＭＯＳＦＥＴ間を接続する配線としても使用される。本実施例では、第２埋め込み配線１１が直接拡散層に接するのではなく、第１埋込配線９を介してＭＯＳＦＥＴの拡散層に接触するようにした。

次に、図７に示したように、ワード線４、ビット線７、第１、第２埋込配線９、１１には接触しない深さ約１．５μｍのコンタクト孔を形成し、このコンタクト孔を多結晶シリコン１３で埋めた。この多結晶シリコンは、キャパシタの下部電極と拡散層５の接続に用いられる。
ギガビット級のメモリでは、上記コンタクト孔の直径は約０．２μｍであるから、アスペクト比は７程度と大きくなる。しかし、このコンタクト孔はメモリセルのみに形成され、深さはすべて同じなので、異方性の高い従来のドライエッチ法を用いて形成できる。
また、ビット線７を形成する際に、拡散層とキャパシタ下部電極の間のコンタクト部にも、多結晶シリコンを予め埋め込んでおけば、コンタクト孔のアスペクト比を小さくすることができる。

次に、図８に示したように、層間酸化膜１４を全面に形成した後、埋込配線９、１１にそれぞれ達するコンタクト孔を形成した。この層間酸化膜１４にはトレンチが形成されて、その内壁にトレンチキャパシタが作られるが、このトレンチの深さ、すなわち、層間酸化膜１０、１２、１４の膜厚は、ギガビット級のメモリの場合は、膜厚の合計は２μｍ程度とする必要がある。
このように膜厚の合計が大きいと、最上層の配線とのコンタクトを形成するのは容易ではないが、本発明では、上記のように、埋込配線９、１１に接続される配線の数は極めて少ないため、コンタクト孔の孔径は最小加工寸法より相当大きくてよい。たとえば、１ギガビットのメモリを形成した本実施例では、最小寸法は０．２μｍ以下であるが、この工程でのコンタクト孔の直径は０．５μｍと大きく、アスペクト比はあまり大きくないので、コンタクト孔の形成は容易であった。
次に、図９に示したように、厚さがほぼ０．３μｍのタングステン膜１５をＣＶＤ法を用いて形成して、上記コンタクト孔をタングステンで埋めた。

図１０に示したように、過酸化水素水を含むスラリーを研磨液として用いた周知のＣＭＰ法によって、層間酸化膜１４上に堆積されたタングステンを除去し、コンタクト孔の中のみにタングステン１５を残した。上記ＣＭＰ法は、下地の酸化膜１４に対して５０倍以上の選択比でタングステンを除去できるので、酸化膜１４をあまり削ることなしに、タングステンの研磨を行うことができた。

図１１に示したように、膜厚ほぼ１μｍの層間酸化膜１６および直径０．５μｍのタングステンプラグ１７を同様にして形成した後、酸化膜１８を全面に形成して上記タングステンプラグ１７の上面を覆った。
上記層間酸化膜１４、１６の膜厚の合計はほぼ２μｍ、コンタクト孔の直径はほぼ０．５μｍであるから、アスペクト比はほぼ４であり、１回のタングステンの埋め込みによって、プラグを形成することができ、工程数を削減できた。

次に、図１２に示したように、層間酸化膜１４、１６、１８を貫通し、上記多結晶シリコン１３の上端部を露出させるトレンチを形成した。このトレンチは、メモリセル領域のみに形成され、しかも、各トレンチの直径と深さは、それぞれ互いに同じなので、エッチング深さの制御は容易であり、エッチング時間の制御だけで、多結晶シリコン１３の表面を露出させることができた。
このトレンチのアスペクト比は７程度であるので、従来のドライエッチング法によって容易に形成できる。
なお、層間酸化膜１４の下に、窒化膜をエッチングストッパ膜として形成しておくと、トレンチ加工の制御性が向上する。

図１３に示したように、キャパシタの下部電極となる膜厚５０ｎｍの多結晶シリコン膜１９を全面に形成した。この多結晶シリコン膜１９は上記多結晶シリコン１３を介して、上記ＭＯＳＦＥＴの拡散層５と電気的に接続されている。
この多結晶シリコン膜１９表面に凹凸を形成した。このように、表面に凹凸を形成することによって、表面積を２倍以上にすることができ、蓄積容量を増加できた。なお、キャパシタの下部電極（蓄積電極）１９には、多結晶シリコン以外にも、タングステンや窒化チタンなどを使用することができ、さらには、ＢＳＴやＰＺＴなどの高誘電体膜や強誘電体膜をキャパシタ絶縁膜として使用した場合は、白金など貴金属が使用される。

次に、図１４に示したように、上記多結晶シリコン膜１９のうち、上記トレンチ内に形成された部分を残し、他の部分はＣＭＰ法を用いて除去して、キャパシタ下部電極１９を各メモリセル毎に分離して形成した。

図１５に示したように、上記キャパシタ下部電極１９の上に、キャパシタ絶縁膜２０およびプレート電極２１を積層して形成した。本実施例では、上記キャパシタ絶縁膜２０には、五酸化タンタル膜とシリコン酸化膜の積層膜を使用し、シリコン酸化膜厚に換算して、３ｎｍのキャパシタ絶縁膜を実現した。キャパシタ絶縁膜はこれに限ったものではなく、従来用いられたシリコン酸化膜とシリコン窒化膜の積層膜を用いることができ、また、白金など貴金属からなる下部電極を持ちいれば、強誘電体膜をキャパシタ絶縁膜として使うことも可能である。プレート電極２１としても、各種周知の導電性材料を使用できるが、本実施例では窒化チタン膜を使用した。
キャパシタ絶縁膜としてシリコン酸化膜とシリコン窒化膜の積層膜を用いた場合は多結晶シリコン膜を、強誘電体膜を用いた場合はは白金を、それぞれ使用できる。

次に、図１６に示したように、層間酸化膜２２を全面に形成した後、この層間酸化膜２２にコンタクト孔を形成して、上記プレート電極２１およびタングステンのプラグ１７の上端部を露出した。このコンタクト孔内を金属で埋めてプラグ２３を形成した後、最上層の配線２４を周知の方法を用いて形成して、本実施例の半導体記憶装置を完成した。最上層の配線は密度が非常に小さいので、寸法も非常に大きくてもよく、緩やかな設計ルールを用いることができるので形成は容易である。

図１７は本発明の第２の実施例を示すメモリアレーの概念図である。図１７に示したように、ワード線ＷＬ１〜ＷＬ６は、縦方向に規則的に配置され、ビット線ＢＬ１ａ、ＢＬ１ｂおよびビット線ＢＬ２ａ、ＢＬ２ｂは、それぞれ１組になってセンスアンプ１とセンスアンプ２に接続されている。
一つのビット線コンタクトＢＣ１（○）は、二つのメモリセルに接続された蓄積容量コンタクトＣＣ１、ＣＣ２（●）によって共有されている。

図１７から明らかなように、ビット線コンタクト○を介して２つの蓄積容量コンタクト●の間を結ぶ直線（これはスイッチ用トランジスタのＭＯＳＦＥＴの活性領域を示す）は、ワード線ＷＬ１〜ＷＬ６とビット線ＢＬ１ａ〜ＢＬ２ｂに対して傾いて配置されている。しかも、傾く方向が、隣接するメモリセル間で異なっている。そのため、各蓄積容量コンタクトＣＣ１、ＣＣ２（●）は、ワード線ＷＬ１〜ＷＬ６とビット線ＢＬ１ａ〜ＢＬ２ｂの間の隙間にそれぞれ形成することができる。

本実施例では、ワード線ＷＬ１〜ＷＬ６とビット線ＢＬ１ａ〜ＢＬ２ｂの上方に埋込配線が配置され、しかも、蓄積容量コンタクト形成部を確保するために、図１７に示したように、点線で示したワード母線Ｗ１２、Ｗ３４、Ｗ５６が、ビット線コンタクトＢＣ１１を挟む２本のワード線Ｗ１１とＷ１２、Ｗ１３とＷ１４、およびＷ１５とＷ１６に対して１本の割合で配置されている。

また、ビット線Ｂ１１ａ〜Ｂ１２ｂを選択するためのセレクト線Ｓ１〜Ｓ４は、ビット線Ｂ１１ａ〜Ｂ１２ｂとそれぞれ重なるように配置されている。これらのワード母線Ｗ１１〜Ｗ１４やセレクト線Ｓ１〜Ｓ４は、メモリセル上ではコンタクト領域を必要としないので、単に各配線パターンを配置するだけでよい。また、ワード線やビット線に対する本数の割合は本実施例に限られるものでなく、任意に設定できる。

図１８は、図１７に示した配置をさらに実際の配置に近い形で示した配置図である。ただし、理解を容易にするため、蓄積容量、プレート電極、配線および周辺回路などのパターンは、図示が省略されている。
また、図１８では、活性領域が、ビット線Ｂ１１ａ〜Ｂ１２ｂやワード線ＷＬ１〜Ｌ６に対して４５度の角度で配置された場合を示したが、４５度に限られるものではく、ほかの角度であってもよい。
上記のように、ワード母線Ｗ１２、Ｗ３４、Ｗ５６は、ワード線２本に対して１本の割合でそれぞれ配置されているので、ワード母線Ｗ１２、Ｗ３４、Ｗ５６の幅はワード線ＷＬ１〜ＷＬ６の幅のほぼ２倍となり、緩いレイアウトルールで良い。しかも、上記のように、メモリセル上にはコンタクト領域が存在しないので、配線のみを配置するだけでよい。

一方、セレクト線Ｓ１、Ｓ２、Ｓ３、Ｓ４とビット線Ｂ１１ａ〜Ｂ１２ｂは、まったく同じ寸法にした。しかも、このセレクト線Ｓ１、Ｓ２、Ｓ３、Ｓ４もワード母線Ｗ１２、Ｗ３４、Ｗ５６と同様に、メモリセル上にはコンタクト領域が存在しないので、ビット線のような、線幅が拡がった領域は必要ない。そのため、ワード母線Ｗ１２、Ｗ３４、Ｗ５６およびセレクト線Ｓ１、Ｓ２、Ｓ３、Ｓ４は、いずれも規則性の高いパターンを配置することができ、ホトリソフラフィによるパターン形成は容易である。

さらに、パターンの規則性が高いために、位相シフト法に代表される、光の波長よりも小さなパターンを形成できる微細加工技術を適用するのも容易である。

本実施例では、図１９に示したように、一つのビット線コンタクトＢＣ１を共有する二つのメモリセルの蓄積容量コンタクトＣＣ１、ＣＣ２が、ワード母線Ｗ１２、Ｗ３４、Ｗ５６を軸にして鏡面対象となる位置に配置されている。この点が上記実施例２とは異なっているが、基本的なメモリ動作はまったく同じであり、本発明の特徴である埋込配線で作るワード母線やセレクト線の配置も、図２０に示したように、同じであり、実施例２と同様の効果が得られた。

本実施例のメモリセルは、図２１に示したように、上記実施例２、３とはパターン配置が異なっている。しかし、製造方法は上記実施例２、３と共通であり、上記実施例１と同じ方法で形成できる。
本実施例のパターン配置の特徴は、特開平３−２１４６７０に記載されているように、互いに隣合うメモリセルの蓄積容量コンタクトの間にワード線が配置されている点にある。実施例２、３において示した配置では、互いに隣合う蓄積容量コンタクトの間には、ワード線が２本配置されていた。そのため、メモリセルには余分な面積が存在し、これが、メモリセル面積の縮小を妨げる要因となっていた。

しかし、図２１に示したパターン配置にすると、ワード線２本分を配置するのに必要だった面積が、１本のワード線を配置できる面積で済むようになり、２０％程度の面積縮小ができる。

このようなパターン配置にすると、これまでのビット線配置では同じようなメモリ動作ができないので、特開平３−２１４６７０および上記実施例１〜３では二つのビット線がペアとなって一つのセンスアンプに接続されていたのを、図２１に示したように、二つ
のビット線ＢＬ２ａ、ＢＬ１ｂを互いに交差させて、それぞれのセンスアンプ１、２に接続させるようにした。

このような配置にすることよって、メモリセルの面積を縮小できるが、上記実施例１〜３では、ワード線２本に１本の割合で配置していたワード母線Ｗ１１〜Ｗ１７を、図２２に示したように、ワード線Ｗ１〜Ｗ７と同じ設計ルールで配置する必要がある。しかし、実施例１と同じ方法で容易に形成することができ、実用上問題はない。

本実施例は、本発明をＤＲＡＭに適用した例であり、図２４〜図３８を用いて説明する。
本実施例のメモリセルの平面図を図２４に、図２４におけるＸ-Ｘ’断面構造および周辺回路のＭＩＳＦＥＴ部の断面構造を、図２５の同一図面上に示した。メモリセルのレイアウトは従来と同様であり、ワード線５８がＹ方向に、データ線６０がＸ方向に設けられており、トレンチ型のキャパシタが、これらワード線とデータ線の上部に形成されている。
上記トレンチ型のキャパシタは、蓄積電極５２、キャパシタ絶縁膜５３およびプレート電極５４からなっている。上記蓄積電極５２はワード線５８とデータ線６０の間の隙間において、スイッチトランジスタの活性領域５７上に接続され、プレート電極５４は、メモリセル外で所定の電位に固定されている。さらに、トレンチ形状を有する上記蓄積電極５２は、周辺回路部の金属配線５０がその上に形成されている絶縁膜４９およびその上に積層して形成された絶縁膜５１を貫通して形成された深いトレンチの、内側側壁および底面
上に形成されている。

次に、本実施例のＤＲＡＭの製造法を図２６〜図３５を用いて説明する。
まず、図２６に示したように、周知の選択酸化法を用いて、素子間分離のためのフィールド酸化膜３９を、シリコン基板３８上に形成した後、周知の方法によって、ＭＯＳＦＥＴを形成した。高濃度不純物領域４０、４１、ゲート電極４３およびゲート絶縁膜（図示せず）を有するＭＯＳＦＥＴをメモリセル内に、また高濃度不純物領域４２、ゲート電極４４およびゲート絶縁膜（図示せず）を有するＭＯＳＦＥＴを周辺回路に、それぞれ形成した。なお、隣接セルと共通のゲート電極４３はワード線５８（図２４）として機能する。また、ＭＯＳＦＥＴの極性はｎチャネル、ｐチャネル何れでもよい。

図２７に示したように、ボロンとリンを含んだシリコン酸化膜４５を周知のＣＶＤ法を用いて形成し、８００℃程度の温度でアニールを行って上記シリコン酸化膜４５表面をなだらかにした。なお、上記シリコン酸化膜４５としては、ボロンやリンが添加されたものではなく、ノンドープのシリコン酸化膜を用いてもよい。

次に、周知のホトリソグラフィとドライエッチングによって、上記シリコン酸化膜４５に開口部５９（図２４）を形成し、データ線６０（図２４）となる厚さ１００ｎｍ程度の配線４６を周知の方法を用いて形成した。なお、配線４６の材料としてはタングステン等の高融点金属膜が好ましいが、タングステン等の高融点金属のシリサイド膜と多結晶シリコン膜の複合膜を用いても支障はない。

タングステン等の高融点金属を用いた場合は、シリコン基板との反応を防止する目的で、チタンナイトライド等のバリヤメタル膜を高融点金属膜の下に設けることが好ましい。また、シリコン酸化膜４５の下に、不純物拡散防止のためのノンドープのシリコン酸化膜を形成しておくことが望ましい。

図２８に示したように、厚さがほぼ２００ｎｍのシリコン酸化膜４７を周知のＴＥＯＳ(Tetraethoxysilane;Si(OC₂H₅)₄)ガスを用いた周知のＣＶＤ法を用いて、４００℃程度の温度で形成した。次に、スイッチトランジスタのソースまたはドレインとなる高濃度不純物領域４０上のシリコン酸化膜４５、４７の所定部分を除去して、開口部５１（図２４）を形成した。

不純物が高濃度に添加された厚さ２００ｎｍ程度の多結晶シリコン膜を周知のＬＰＣＶＤ法によって形成した後、全面異方性のドライエッチングによるエッチバックを行って、上記多結晶シリコン膜を、上記開口部５１内のみに残し、他の部分は除去して、上記開口部５１を充填するシリコンプラグ４８を形成した。なお、本実施例では、高濃度不純物領域４０上に直接シリコンプラグ４８を形成したが、周知の多結晶シリコン膜のパッドを用いれば、ゲート電極４３とシリコンプラグ４８を自己整合で絶縁することもでき、メモリセル面積の縮小に効果的である。

図２９に示したように、厚さがほぼ２００ｎｍのシリコン酸化膜４９を周知のＴＥＯＳガスを用いたＣＶＤ法により、ほぼ４００℃の温度で形成し、シリコン酸化膜４５、４７、４９を貫通するコンタクトホールを周知の方法を用いて形成して、周辺回路部の高濃度不純物領域４２の表面を露出させた。次に、厚さ２００ｎｍのタングステン膜を周知のスパッタ法もしくはＣＶＤ法を用いて形成し、所定の形状にパターニングして周辺回路部の金属配線５０を形成した。シリコン酸化膜４９の表面を周知のＣＭＰ法を用いて平坦化してもよく、この場合は、上記コンタクトホールを埋めるプラグを用いるとよい。また、本実施例では金属配線５０の材料としてはタングステンを用いたが、チタンナイトライド等他の高融点金属を用いてもよい。さらに、キャパシタの製造工程を低温化すれば、高融点金属のみではなく、アルミニウムなどの低抵抗金属を用いることができる。

図３０に示したように、厚さ０．５〜１μｍ程度のシリコン酸化膜５１を、周知のＴＥＯＳガスを用いたＣＶＤ法によって４００℃程度の温度で形成し、周知のＣＭＰ法を用いて表面を平坦化した。次に、周知のホトリソグラフィとドライエッチングを用いて、上記シリコン酸化膜４９、５１に、シリコンプラグ４８に達するトレンチ（開口部）６２を形成した。なお、この際、窒化シリコン膜のように、シリコン酸化膜よりエッチング速度が小さい絶縁膜を、エッチングストッパとしてシリコン酸化膜４９の下に形成しておけば、上記トレンチ６２の形成は極めて容易である。

図３１に示したように、高濃度の不純物がドープされた厚さ５０ｎｍの多結晶シリコン膜６３を、周知のＬＰＣＶＤ法を用いて形成した。この際、上記トレンチの低部においてシリコンプラグ４８と多結晶シリコン膜６３が接続される。
次に、厚さがほぼ１μｍのホトレジスト膜を全面に塗布した後、異方性ドライエッチングによるエッチバックを行って、上記トレンチ内のみにホトレジスト６４を残し、他の部分は除去した。

図３２に示したように、上記ホトレジスト６４をマスクとして用い、上記多結晶シリコン膜６３の内、上記トレンチ内以外の部分上に形成された部分をドライエッチングして除去して、キャパシタの蓄積電極５２を上記トレンチの内壁上に形成した。
図３３に示したように、上記ホトレジスト５４を除去した後、五酸化タンタル（Ｔａ3Ｏ5）からなるキャパシタ絶縁膜５３をＣＶＤ法を用いて形成した。このキャパシタ絶縁膜５３のシリコン酸化膜換算膜厚は、１ギガビットクラスの大容量ダイナミックＲＡＭの場合は３ｎｍ以下にすることが好ましい。なお、本実施例では蓄積電極５２としては多結晶シリコン膜を用いたが、タングステンやチタンナイトライド膜など高融点金属膜を用いることもできる。この場合は多結晶シリコン膜のように、表面に自然酸化膜が形成されることはないので、キャパシタ絶縁膜の酸化膜換算膜厚を薄くすることができる。また、キャパシタ絶縁膜の材料としてはシリコンナイトライド系の絶縁膜の他、ＳｒＴｉＯ3膜や（Ｂａ，Ｓｒ）ＴｉＯ3等の周知の高誘電体絶縁膜やＰＺＴ膜のような周知の強誘電体
絶縁膜を用いることもできる。

図３４に示したように、厚さがほぼ５０ｎｍのタングステン膜からなるプレート電極５４を、段差被覆性がすぐれたＣＶＤ法を用いて形成した。

最後に、層間絶縁膜として厚さがほぼ４００ｎｍのシリコン酸化５５を形成し、周辺回路部の金属配線５０上の層間絶縁膜５５にスルーホールを形成した後、周知の方法を用いて金属配線５６を形成して、図２５に示した半導体集積回路装置が完成した。なお、金属配線５６はアルミニウムなどの低抵抗金属が好ましく、図３５のようメモリセルアレー内配線として用いることができるため、データ線に接続する信号線や、主ワード線として用いることができる。また、金属配線５６を形成する際に、層間絶縁膜５５の表面を平坦化するために、周知のプラグ技術やＣＭＰ法を適用することもできる。

図３５は、上記図２５よりもトレンチの深さを大きくして、キャパシタの高さを大きくした例を示すものである。この場合は金属配線５０の膜厚を図２５の場合の２倍にしたが、その上に形成されるシリコン酸化膜５１の膜厚も厚くしても、トレンチの深さを約２倍に深くすることができ、その結果、蓄積電極の高さおよび得られる蓄積電荷量も約２倍になった。

なお、図２５〜第３５では、金属配線５０がその上に形成されている層間絶縁膜であるシリコン酸化膜４９の表面が平坦化されているが、図３６に示すように、表面が平坦ではないシリコン酸化膜６５の上に金属配線５０を形成してもよい。この場合も、第３６
図から明らかなように、シリコン酸化膜６５の上面が、キャパシタが形成されている位置に延在して、蓄積電極５２の側面に接しているため、上記金属配線５０がその上に形成されたシリコン酸化膜４９の表面が平坦である場合（図３５）と同じ効果が得られる。

さらに、上記金属配線５０は、周辺回路部における第１層目の配線層であるが、図３７に示したように、二つの金属配線６６、６７を積層して用いてもよく、配線層をさらにその上に形成してもよい。

本実施例によれば、複数の配線層の上面をキャパシタの位置に延在させることができるので、トレンチの深さを極めて深くすることができ、キャパシタの電極面積が極めて大きいトレンチ型のキャパシタが形成できる。
また、本実施例では、金属配線５０は周辺回路部のＭＯＳＦＥＴのソースもしくはトレインに接続された信号線であるが、一定の電位を供給するための電源線であってもよく、また、メモリセルアレー領域と周辺回路領域の標高差を緩和するためのダミーパターンとして、フローティングであってもよい。

上記説明から明らかなように、本実施例によれば、高さが大きい立体構造のキャパシタを形成することができ、メモリセルアレー領域と周辺回路領域に大きな標高差が生じても、各領域および両領域をまたがる領域に、それぞれ微細な配線を形成できるので、集積密度の高い半導体集積回路装置を形成できる。

本実施例は、上記実施例５において、銅のようにドライエッチングが困難な材料を金属配線材料として用いた例であり、図３８〜図４７を用いて本実施例を説明する。
図３８は、本実施例のＤＲＡＭにおけるメモリセルおよび周辺回路のＭＯＳＦＥＴ部の断面構造を示す図である。図３８から明らかなように、金属配線７１は高濃度不純物領域４３上に形成された金属プラグ６８に接続され、シリコン酸化膜７０内に埋め込まれて形成されている。
このような構造のＤＲＡＭを下記のように形成した。

まず、実施例５の図２６〜図２８に示した方法と同様な方法を用いて、図３９に示した構造を形成した。次に、図４０に示したように、シリコン酸化膜６９を形成した後、シリコン酸化膜４５、４７、６９を貫通する接続孔を周知の方法を用いて形成し高濃度不純物領域４２の表面を露出させた。タングステン膜を全面に形成した後、全面ドライエッチングを行って、上記タングステン膜のうち、上記接続孔内に形成された部分を残し、他の部分は除去して、タングステンからなる金属プラグ６８を形成した。

図４１に示したように、厚さ４００ｎｍのシリコン酸化膜７０を形成し、周知のホトリソグラフィと異方性ドライエッチングを用いて、上記シリコン酸化膜７０に開口部を形成した。なお、上記異方性ドライエッチングを行う際に、低温で形成されたシリコンナイトライド膜を、エッチングストッパ膜として上記をシリコン酸化膜７０の下に配置しておくと、エッチング裕度が大きくなり、高い精度で接続孔を形成できた。
次に、厚さ５００ｎｍの銅膜を形成した後、ＣＭＰ法を用いて、シリコン酸化膜７０の表面が露出するまで上記銅膜の表面を研磨して平坦にして、上記開口部内のみに銅膜７１を残し、銅膜７１がシリコン酸化膜７０内に埋め込まれた構造を形成した。なお、上記銅膜の形成方法としては、段差被覆性に優れたＣＶＤ法を用いた。

次に、図４２に示したように、厚さ１００ｎｍのシリコン酸化膜７２を周知のＣＶＤ法を用いて形成した後、周知のホトリソグラフィと異方性ドライエッチングを用いて、シリコン酸化膜６９、７０、７２を貫通し、シリコンプラグ４８に達するトレンチ７４を形成した。

以下、図４３〜図４７に示した工程に従って処理を行なったが、この工程は、上記実施例５における図３１〜図３５に示した工程と同様なので、詳細な説明は省略した。ただし、本実施例ではプレート電極７３の表面が平坦化されており、この点が上記実施例５と異なっている。

本実施例によれば、キャパシタの側面に形成される周辺回路部の配線層として低抵抗の銅が用いられているので、高速動作が可能である。なお、本実施例をメモリとロジックが混在したオンチップＬＳＩに適用することによって、キャパシタが形成されている絶縁膜の位置にロジック部の配線層を形成することができる。

本実施例は実施例５もしくは実施例６におけるＤＲＡＭにおいて、金属配線の膜厚をさらに厚くした例であり、図４８〜図５６を用いて説明する。図４８は本実施例によるＤＲＡＭのメモリセルおよび周辺回路のＭＩＳＦＥＴ部の断面構造図である。図４８に示したように、本実施例では、金属配線７７はシリコン酸化膜７５、７６内に埋め込まれ、金属配線７７の上面はキャパシタの上端部より高い。

このようなＤＲＡＭの製造方法を、図４９〜図５６を用いて説明する。まず、上記実施例６の図３９および図４０と同様に処理して、図４９に示す構造を形成した。
次に、図５０に示したように、厚さ３００ｎｍのシリコン酸化膜７５を形成し、周知ホトリソグラフィとドライエッチングを用いて、シリコン酸化膜６９、７５を貫通するトレンチ７８を形成し、シリコンプラグ４８の上面を露出させた。

以下、図５１〜図５４に示した工程に従ってキャパシタを形成したが、この工程は、上記実施例５における図３１〜図３４に示した工程と同様であるので、詳細な説明は省略する。

次に、図５５に示したように、厚さ４００ｎｍのシリコン酸化膜７９を形成した後、ホトリソグラフィとドライエッチングを用いて、シリコン酸膜７５、７９に金属プラグ６８に達する開口部を形成した。タングステン、アルミニウムまたは銅等の金属材料膜を全面形成した後、異方性エッチングによる周知のエッチバックを行なって、上記金属膜を、上記開口部内のみに残し、他の部分上からは除去して周辺回路部の金属配線８０を形成した。
最後に、図５６に示したように、例えば厚さがほぼ４００ｎｍのシリコン酸化膜からなる層間絶縁膜５５を形成した後、上記金属配線８０の表面に達するスルーホールを上記層間絶縁膜５５に形成した。さらに、金属配線５６を周知の方法を用いて形成し、半導体集積回路装置が完成した。
本実施例によれば、周辺回路部の金属配線の膜厚を上記実施例５、６より厚くできるため、周辺回路における配線の抵抗値を下げることができ、動作速度がさらに向上した。

本実施例は、立体構造の王冠型とトレンチ型を組み合わせた構造を有するキャパシタを、ＤＲＡＭのメモリセルに形成した例であり、図５７〜図６５を用いて本実施例を説明する。
図５７は本実施例によるＤＲＡＭの、メモリセルおよび周辺回部におけるＭＩＳＦＥＴ部の断面構造を示す図である。図５７から明らかなように、周辺回路部に形成された金属配線８６は、シリコン酸化膜８５内に埋め込まれており、その下に形成されたシリコン酸化膜８１の上面は、周辺回路部からメモリセル部に延在して、キャパシタの側部に接している。

次に、図５８〜図６５を用いて本実施例の製造方法を説明する。まず、図５８に示した構造を形成したが、これまでの工程は、上記実施例５の図２８までの工程と同様であるので、説明は省略する。

図５９に示したように、シリコン酸化膜８１を形成した後、シリコン酸化膜４５、４７、８１を貫通する接続孔を形成して、高濃度不純物領域４２の表面を露出させた。タングステン膜を全面に形成した後、全面異方性エッチングによるエッチバックを行なって、上記タングステン膜を、上記接続孔内のみに残し、他の部分上からは除去して、タングステンからなる金属プラグ８２を形成し、さらに厚さ４００ｎｍのシリコン酸化膜８９を全面に形成した。なお、シリコン酸化膜８１の代わりにシリコンナイトライド膜を用いてもよい。

図６０に示したように、キャパシタの蓄積電極５２が形成される領域のシリコン酸化膜８１、８９に、周知のホトリソグラフィとドライエッチングを用いて、シリコンプラグ４８に達するトレンチを形成し、不純物が高濃度に添加された厚さ５０ｎｍの多結晶シリコン膜５３を、周知のＬＰＣＶＤ法を用いて形成した。これにより、トレンチの底部において、シリコンプラグ４８は多結晶シリコン膜６３に接続された。

次に、図６１に示したように、ボロンとリンを含むシリコン酸化膜９０を周知のＣＶＤ法で形成し、所望のアニールを行なった後、全面異方性ドライエッチングによるエッチバックを行なって、上記シリコン酸化膜９０を上記トレンチ内のみに残し、他の部分上からは除去した。さらに、上記シリコン酸化膜９０をエッチングのマスクとして用いて、多結晶シリコン膜６３の露出された部分をドライエッチングして除去した。その結果、キャパシタの蓄積電極５２がトレンチ内に形成された。

次に、図６２に示したように、上記トレンチ内に残ったシリコン酸化膜９０、および金属プラグ８２上のシリコン酸化膜８９を、フッ酸水溶液を用いたウェットエッチングによって除去し、金属プラグ８２の表面を露出させた。ここでトレンチ内に埋め込んだシリコン酸化膜９０は、ボロンとリンを含んでいるため、シリコン酸化膜８９よりフッ酸水溶液でのエッチング速度が速い。そのため、膜厚が厚いにもかかわらず、トレンチ内の酸化膜９０は完全に除去された。なお、上記ウェットエッチングでのオーバーエッチングを防
止するために、シリコン酸化膜８９の下に、低温で形成したシリコンナイトライド等のエッチングストッパを設けることが好ましい。
所定の洗浄を行なった後、図６３に示したように、五酸化タンタル膜からなるキャパシタ絶縁膜８３を形成した後、厚さがほぼ５０ｎｍのタングステン膜またはチタンナイトライド膜を形成し、ホトリソグラフィとドライエッチングによって不要部分を除去してプレート電極８４を形成した。さらに厚さ８００ｎｍの厚いシリコン酸化膜８５を形成して、表面を平坦化した。
次に実施例６、図４２と同様に処理して金属配線８６を形成して、図６４に示した構造を形成した。

最後に、厚さ４００ｎｍ程度のシリコン酸化膜等の層間絶縁膜５５を形成し、周辺回路部の金属配線８６上の層間絶縁膜８５にスルーホールを形成した後、金属配線５６を形成して図６５に示した半導体集積回路装置が完成した。
本実施例によれば、メモリセル内に形成されたキャパシタの蓄積電極５２が王冠状であるため、内壁と外壁の両者を蓄積電極として利用でき、極めて大きな蓄積容量が得られ、ソフトエラー耐性に優れた高集積の半導体集積回路装置が形成できた。

本実施例は、王冠型とトレンチ型を組み合わせたキャパシタを有するＤＲＡＭメモリの他の例である。図６６〜図７２を用いて本実施例を説明する。

図６６は本実施例のＤＲＡＭのメモリセルおよび周辺回路のＭＩＳＦＥＴ部の断面構造を示した図である。図６６に示したように、金属配線５０はシリコン酸化膜４９に形成された開口部内に形成されている。メモリセルのキャパシタは、シリコン酸化膜４９、９２に接している部分がトレンチ型、シリコン酸化膜５５に接している部分が王冠型となっている。従って、金属配線５０が形成されているシリコン酸化膜４９の上面は、メモリセル領域に延在してキャパシタの側部に接している。

次に、図６７〜図７２を用いて本ＤＲＡＭセルの製造方法説明する。
まず、実施例５の図３０までの工程と同様な工程に従って、図６７に示した構造を形成した。次に、図６８に示したように、厚さ４００ｎｍのシリコン酸化膜９２を形成し、周知のＣＭＰ法を用いて表面を平坦化した後、周知のホトリソグラフィとドライエッチングを用いて、キャパシタの蓄積電極９３が形成される部分のシリコン酸化膜４９、９２に、シリコンプラグ４８に達するトレンチを形成した。

次に、不純物が高濃度にドープされた厚さ５０ｎｍの多結晶シリコン膜６３を、周知のＬＰＣＶＤ法によって形成した。これにより、シリコンプラグ４８が、トレンチの底部において多結晶シリコン膜６３に接続された。
厚さ１μｍのホトレジストを塗布し、周知の全面異方性ドライエッチングを行なって、図６９に示したように、トレンチ内のみにホトレジスト６４を残し、他の部分上からは除去した。

次に、上記ホトレジスト６４をマスクにして、上記多結晶シリコン膜６３の露出された部分をドライエッチングによって除去し、トレンチの内壁上にキャパシタの蓄積電極５２を形成した。
上記ホトレジスト６４を除去して所定の洗浄を行なった後、フッ酸水溶液を用いて上記シリコン酸化膜９２を厚さ２００ｎｍだけエッチした。これにより、図７０に示したように、上記蓄積電極５２の上部が上方に突出された。

図７１に示したように、二酸化シリコンより比誘電率が大きい誘電体（本実施例では五酸化タンタルを使用した）からなるキャパシタ絶縁膜９３を形成し、厚さがほぼ５０ｎｍのタングステンまたはチタンナイトライドなどからなるプレート電極９４を周知の方法を用いて形成した。なお、キャパシタ絶縁膜９３およびプレート電極９４の形成方法としては、段差被覆性の良いＣＶＤ法を用いた。

最後に、厚さがほぼ４００ｎｍのシリコン酸化膜からなる層間絶縁膜５５を形成し、周辺回路部の金属配線５０上の層間絶縁膜５５にスルーホールを形成した後、金属配線５６を形成して図７２に示した本発明の半導体集積回路装置が完成した。
図７２から明らかなように、本実施例によれば、メモリセル内に形成されたキャパシタの蓄積電極５２の上部では、内壁上のみではなく、外壁上にもキャパシタ絶縁膜９３およびプレート電極９４が形成されて、この部分では王冠型キャパシタが形成されている。したがって、トレンチの内壁のみをキャパシタとして用いたトレンチ型キャパシタよりも、大きな蓄積容量が得られ、ソフトエラー耐性に優れた高集積の半導体集積回路装置が形成された。

図７６〜図８８を用いて本発明によるＤＲＡＭの一実施例を説明する。図７６は本実施例メモリセルおよび周辺回路のＭＯＳＦＥＴ部の断面構造を同一図面上に示した図であり、図７７は上記メモリセルの平面配置を示す図である。図７６のメモリセル部分は、図７７におけるＸ−Ｘ’断面の一部を表わす。

図７６から明らかなように、メモリセル内のＭＯＳＦＥＴは、ゲート絶縁膜２０３、ゲート電極２０４、ソース・ドレインである高濃度ｎ型不純物領域２０６、２０７からなり、周辺回路内のＭＯＳＦＥＴは、ゲート絶縁膜２０３、ゲート電極２０５、ソース・ドレインである高濃度ｎ型不純物領域２０８からなっている。メモリセル内のＭＯＳＦＥＴの高濃度ｎ型不純物領域２０６にはデータ線として配線電極２１０が接続され、さらにその上方には王冠型キャパシタが設けられている。

この王冠型キャパシタは、周辺回路領域の金属配線２１５が形成されている層間絶縁膜であるシリコン酸化膜２１４、２１６が除去された領域に形成されており、蓄積電極２１７がシリコンプラグ２１３を介して高濃度ｎ型不純物領域２０７に接続されている。蓄積電極２１７の上にはキャパシタ絶縁膜２１８が形成され、さらにシリコン酸化膜２１４、２１６が除去された領域にキャパシタのプレート電極２１９が埋め込まれて王冠型のキャパシタが形成されている。

図７７では、隣接するメモリセルの位置関係を明確にするために、複数個のメモリセルが配置された図を示した。図７７で、ワード線２２３はＹ方向に、データ線２２５はＸ方向に、それぞれ配置されており、王冠型のキャパシタ２１７がこれらワード線２２３とデータ線２２５の上部に形成されている。さらにこれらのワード線２２３とデータ線２２５の間の隙間の活性領域２２２上には、上記キャパシタが開口部２２６を介して接続されている。

図７８〜図８８を用いて本実施例をさらに詳しく説明する。まず、図７８に示したように、周知選択酸化法（ＬＯＣＯＳ技術）を用いて、シリコン基板２０１上にフィールド酸化膜２０２を形成した後、活性領域上にＭＯＳＦＥＴを形成する。なお、本実施例ではｎチャネルＭＯＳＦＥＴを形成したが、ｐチャネルＭＯＳＦＥＴであってもよい。また、ホットキャリアによる素子劣化を低減するため、周知のＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を用いることもできる。さらに周知の自己整合コンタクトを用いるために、ゲート電極２０４の側壁や上部にシリコンナイトライド等のような絶縁膜を形成してもよい。

次に、ボロンとリンを含んだシリコン酸化膜２０９を周知のＣＶＤ法によって形成した後、８００℃程度の温度のアニールを行なって、シリコン酸化膜２０９表面をなだらかにした。なお、シリコン酸化膜２０９にはボロンやリンを添加したものを用いずノンドープのシリコン酸化膜を用い、他の方法で平坦にしてもよい。また、シリコン酸化膜の表面を平坦にしなくても後の工程に支障はない。

ホトリソグラフィとドライエッチングにより開口部２２４（図７７）をシリコン酸化膜２０９に形成し、データ線２２５（図７７）となる厚さ１００ｎｍ程度の配線電極２１０を形成し、ホトリソグラフィとドライエッチングによって、所定の形状にパターニングした。なお、配線電極２１０の材料としてはタングステン等の高融点金属のシリサイド膜と多結晶シリコン膜の複合膜、もしくはタングステン等の高融点金属膜を用いることができる。また、タングステン等の高融点金属を用いる場合はシリコン基板との反応を防止する目的でチタンナイトライド等のバリヤメタル膜を下層に設けることが好ましい。また、シリコン酸化膜２０９の下には、不純物拡散防止のためのノンドープのシリコン酸化膜を設けておくことが好ましい。

厚さがほぼ２００ｎｍの、ボロンとリンを含んだシリコン酸化膜２１１をＣＶＤ法により形成し、８００℃程度の温度でアニールを行なって表面をなだらかにした。次に、厚さ１００ｎｍ程度のシリコンナイトライド膜２１２をＬＰＣＶＤ法により形成し、ＭＯＳＦＥＴのソースもしくはドレインとなる高濃度不純物領域２０７上のシリコンナイトライド膜２１２およびシリコン酸化膜２０９、２１１に、周知のホトリソグラフィとドライエッチングによって開口部２２６（図７７）を形成し、不純物が高濃度に添加された厚さほぼ２００ｎｍの多結晶シリコン膜をＬＰＣＶＤ法によりに形成し、全面異方性ドライエッチングによるエッチバックを行なって上記多結晶シリコン膜を上記開口部２２６内のみに残し、図７９に示したように、シリコンプラグ２１３を形成した。なお、本実施例では、ホトリソグラフィを用いて周辺回路領域上のシリコンナイトライド膜２１２を除去したが、シリコンナイトライド膜２１２を周辺回路領域に残したままでもよい。また、本実施例では高濃度不純物領域２０８上にシリコンプラグ２１３を直接形成したが、周知の多結晶シリコン膜のパッドを用いれば、ゲート電極２０４とシリコンプラグ２１３を自己整合で絶縁することもでき、メモリセル面積の縮小に効果的である。

次に、図８０に示したように、厚さがほぼ２００ｎｍのシリコン酸化膜２１４を、ＴＥＯＳガスを用いた周知のＣＶＤ法によってほぼ４００℃で形成し、周辺回路部の高濃度不純物領域２０８上のシリコン酸化膜２０９、２１１、２１４をエッチングして除去し、コンタクトホールを形成した。厚さがほぼ２００ｎｍのタングステン膜を、周知のスパッタ法もしくはＣＶＤ法を用いて形成し、周知のホトリソグラフィとドライエッチングによって周辺回路部の金属配線２１５を形成した。ここで、シリコン酸化膜２１４の表面を周知のＣＭＰ法を用いて平坦化してもよい。この場合は上記コンタクトホール内にプラグを形成してもよい。また、本実施例では金属配線２１５の材料にはタングステンを用いたが、この場合は、チタンナイトライド等のバリヤメタル膜を下に設けると良い。さらに、以降のキャパシタの製造工程を低温化すれば、アルミニウムなどの低抵抗金属を用いることもできる。

図８１に示したように、厚さ０．３〜１μｍのシリコン酸化膜２１６をＴＥＯＳガスを用いたＣＶＤ法を用いて、ほぼ４００℃で形成し、ＣＭＰ法を用いて表面を平坦化した。
次に、図８２に示したように、周知のホトリソグラフィとドライエッチングを用いて、キャパシタの蓄積電極が形成される部分のシリコン酸化膜２１４、２１６に、シリコンプラグ２１３に達するトレンチ２２７を形成した。なお、この際、シリコンナイトライド膜２１２を、エッチングストッパとしてシリコン酸化膜２１４の下に設けておくことが好ましい。

図８３に示したように、不純物が高濃度に添加された厚さ２０〜１００ｎｍの多結晶シリコン膜２２８を、周知の減圧ＣＶＤ（ＬＰＣＶＤ）法によって形成した。この際、上記トレンチの底部において、上記シリコンプラグ２１３と多結晶シリコン膜２２８が接続された。次に、厚さ１μｍのホトレジスト膜を塗布した後、全面異方性ドライエッチングによるエッチバックを行なって、ホトレジスト膜２２９をトレンチ内のみに残し、他の部分は除去した。なお、上記ドライエッチングを制御して、トレンチ内に残ったホトレジスト膜２２９の上面の位置は、シリコン酸化膜２１６の上面からほぼ０．２μｍ下になるようにした。

次に、上記ホトレジスト膜２２９をマスクにして、上記多結晶シリコン膜２２８の露出された部分をドライエッチングして除去し、図８４に示したように、トレンチの内壁上にキャパシタの蓄積電極２１７を形成した。
上記ホトレジスト膜２２９を除去し、所定の洗浄を行なった後、フッ酸水溶液を用いて、シリコン酸化膜２１６およびその下のシリコン酸化膜２１４をエッチして除去し、図８５に示したように、王冠型の蓄積電極２１７の内面および側面を露出させた。この際、ホトリソグラフィを用い、上記シリコン酸化膜２１６、２１４のうち、メモリセルアレー領域に形成された部分はエッチして除去し、周辺回路領域に形成された部分はエッチされずに残るようにした。なお、上記ウェットエッチングの際に、少なくともメモリセルアレー
領域のシリコン酸化膜２１４の下に、シリコンナイトライド膜２１２があるため、その下の部分がオーバーエッチングされる恐れはない。

図８６に示したように、五酸化タンタル（Ｔａ2Ｏ5）膜など、シリコン酸化膜より比誘電率の大きな誘電体からなるキャパシタ誘電体膜２１８を形成した。
キャパシタ誘電体膜２１８の形成方法としては、段差被覆性の良いＣＶＤ法を用いた。さらに、キャパシタ誘電体膜２１８のシリコン酸化膜換算膜厚は、１ギガビットクラスの大容量ＤＲＡＭでは３ｎｍ以下にすることが好ましい。なお、本実施例では蓄積電極２１７に多結晶シリコン膜を用いたが、タングステンやチタンナイトライド膜の様な高融点金属膜を用いることもでき、その場合は多結晶シリコン膜表面に存在する自然酸化膜の影響を排除することができるので、キャパシタ誘電体膜のシリコン酸化膜換算膜厚を薄くすることができる。また、キャパシタ誘電体膜の材料としてはシリコンナイトライド膜とシリコン酸化膜の複合膜の他、ＳｒＴｉＯ3膜や（Ｂａ、Ｓｒ）ＴｉＯ3膜（ＢＳＴ膜）のような高誘電体膜、さらにはＰＺＴ膜のような強誘電体膜を用いることもできる。

厚さがほぼ３００ｎｍの厚いタングステン膜を全面に形成した後、ＣＭＰ法によって研磨して、図８７に示したように、上記シリコン酸化膜２１３、２１６が除去された領域のみに上記タングステン膜を残し、プレート電極２１９を形成した。なお、本実施例では、ＣＭＰ法を用いてプレート電極２１９を形成したが、上記タングステン膜２１９を形成した後、ホトレジスト膜を形成し、全面ドライエッチバックを行なってもよい。また、プレート電極２１８の形成方法としては、段差被覆性の良いＣＶＤ法が好ましい。
層間絶縁膜として厚さが約２００ｎｍのシリコン酸化膜２２０を形成し、周辺回路部の金属配線２１５上のシリコン酸化膜２１６、２２０を貫通するスルーホールを形成した後、周知の方法を用いて金属配線２２１を形成して、図８８に示した本発明の半導体記憶装置が完成した。

上記説明から明らかなように、本実施例における半導体記憶装置の製造方法では、半導体基板の主面上に設けられた絶縁膜を平坦化した後、メモリアレー部における絶縁膜の所定部分を選択的に除去し、除去された部分内に上記キャパシタが形成される。

なお、金属配線２２１としてはアルミニウムなどの低抵抗金属が好ましく、図８８に示したようメモリセルアレー内配線として用いることができるため、データ線に接続する信号線や、ワード母線として用いることができる。また、金属配線２２１を形成する際に、層間絶縁膜を平坦化するために、周知プラグ技術やＣＭＰ法を適用することもできる。
なお、本実施例における金属配線２１５は、周辺回路部の第１層目の配線層であるが、メモリセルのデータ線として用いた配線電極２１０を周辺回路領域の第１層目の配線層として用いてもよい。

さらに、本実施例の蓄積電極２１７として用いた多結晶シリコン膜の表面を凹凸形状にして蓄積電極２１の表面積を増加させ、蓄積容量をさらに大きくすることもできる。
本実施例によれば、プレート電極２１９は、シリコン酸化膜２１６、２１４が除去された領域に埋め込まれるため、プレート電極２１９を形成するための余分なホトリソグラフィ工程は必要なく、所要マスク枚数の増加なしに蓄積容量の大きなＤＲＡＭが得られる。また、本実施例では金属配線２２１は周辺回路部のＭＯＳＦＥＴのソースもしくはトレインに接続された信号線であるが、一定の電位を供給するための電源線であってもよく、また、メモリセルアレー領域と周辺回路領域の標高差を緩和するためのダミーパターンとして、フローティングであってもよい。

本実施例は、上記実施例１０に示したＤＲＡＭにおいて、複数の配線層を周辺回路領域に形成した例である。図８９は、本実施例のＤＲＡＭのメモリセル群およびそれに隣接する周辺回路領域のＭＯＳＦＥＴ部の断面図である。

図８９に示したように、周辺回路領域の金属配線２１５上には、層間絶縁膜として厚さ約０．３μｍのシリコン酸化膜２３１が形成され、さらにその上には厚さ約０．３μｍの金属配線２３２が形成されている。この金属配線２３２は、上記シリコン酸化膜２３１に形成された開口部を介して金属配線２１５に接続されている。さらに、上記金属配線２３２の上には、層間絶縁膜として厚さ約０．３μｍのシリコン酸化膜２３３が形成され、さらにその上には厚さ約２００ｎｍのシリコン酸化膜２３７が形成されており、このシリコン酸化膜２３７の上部に形成された金属配線２３８が、上記シリコン酸化膜２３３、２３７を貫通する開口部を介して金属配線２３２に接続されている。また、メモリセル上の王冠型キャパシタは、シリコン酸化膜２１４、２３１、２３３が除去されて形成された深い凹部内に形成されており、王冠形状の蓄積電極２３４の高さは約１μｍと高く、キャパシタのプレート電極２３６は上記凹部内に埋め込まれて形成されている。

本実施例によれば、０．１５平方ミクロンのメモリセル面積でも電荷蓄積用のキャパシタの蓄積容量を約５０ｆＦに大きくすることができ、Ｓ／Ｎ比が高く、ソフトエラー耐性の大きな動作安定性に優れたダイナミックＲＡＭ装置が得られた。しかし、本実施例において、さらに配線層の数を増加させて、王冠型の蓄積電極２３４の高さをさらに高くし、蓄積容量をさらに大きくできることはいうまでもない。

図９０は本実施例のＤＲＡＭの断面図である。図９０に示したように、王冠型キャパシタのプレート電極２４１は、蓄積電極２１７の内側側面のすべておよび外側側面の一部（上部）を覆っている。本実施例のＤＲＡＭの製造方法の特徴は、上記実施例１０、図８５に示した工程において、メモリセルアレー領域のシリコン酸化膜２１４、２１６を除去する際に、シリコン酸化膜２１９（図９０では２３９）のエッチングを途中で止め、図９０に示したように、蓄積電極２１７の外側では、膜厚が薄くなったシリコン酸化膜２３９が残るようにした点である。製造方法のその他の点は実施例１０と同様である。
本実施例によれば、シリコン酸化膜をエッチして凹部を形成する際のエッチングストッパ膜が不要になるので、シリコン酸化膜２１４の下のシリコン窒化膜２１２（実施例１０、図７６）は不要である。

図９２は本実施例のＤＲＡＭの断面図である。本実施例では、王冠型キャパシタのプレート電極２１９は、シリコン酸化膜２１６上に延在しているので、プレート電極２１９に電位を給電するための配線とは、上記シリコン酸化膜２１６の上において接続することができる。上記プレート電極２１９はホトリソグラフィとドライエッチングによりパターニングして形成されるが、この際のパターンのエッジの位置はすべてシリコン酸化膜２１６上になる。また、プレート電極２１９は凹部内にすべて埋め込む必要がなく、層間絶縁膜に用いるシリコン酸化膜２２０をキャパシタが形成されている凹部内に埋め込んで表面が平坦化されている。

本実施例によれば、プレート電極２１９と給電用の配線を、任意の位置で互いに接続することができ、設計の自由度が増し、チップ面積を縮小することができる。
なお、以上説明した各実施例では金属配線間の層間絶縁膜として、シリコン酸化物より誘電率が大きい膜を用いたが、シリコン酸化膜より誘電率が小さい材料の膜であってもよい。また、上記実施例では王冠型やトレンチ型のキャパシタを有する場合について説明したが、蓄積電極の厚さを厚くして、その上部および側部の表面にキャパシタ絶縁膜とプレート電極を形成した厚膜キャパシタのような立体構造のキャパシタにも応用することができる。

また、上記各実施例は本発明をＤＲＡＭに適用した例であるが、メモリセルにキャパシタを有するスタティックＲＡＭ、多結晶薄膜トランジスタ（ＴＦＴ）をメモリセルの負荷素子に用いたスタティックＲＡＭ、さらにはキャパシタ絶縁膜に強誘電体を用いたメモリにも本発明が適用できる。また、デジタル回路や、アナログ回路で一般に用いられているスイチドキャパシタ、パスコンデンサ、レギュレータに用いる静電容量の大きなキャパシタなどにも応用できる。

さらに、本発明をメモリとロジックが混在したオンチップＬＳＩに適用することによって、キャパシタが形成されている絶縁膜の位置にロジック部の配線層を形成することもできる。さらに、本発明によれば、キャパシタの位置に形成する周辺回路部の配線層に銅のような低抵抗の金属材料を用いることができ、高速動作が可能な半導体記憶装置がえられる。

また、本実発明によれば、トレンチの深さを変えることによって、原理的にはどのような大きさの蓄積容量でも実現できる。しかも、基板にトレンチを形成する従来のトレンチ容量型セルと異なり、トレンチが形成される部分の平面積を大きくできるため、トレンチ
のアスペクト比を大きくする必要がなく、トレンチのみではなくキャパシタの形成が容易である。

さらに、キャパシタの蓄積電極は、キャパシタの下に形成された接続プラグを介して、ＭＯＳトランジスタの拡散領域と電気的に接続できるので、従来のトレンチ容量型セルの最大の課題の一つが解決された。また、トレンチのアスペクト比が大きくないため、シリコン酸化膜とシリコン窒化膜以外の絶縁膜をキャパシタ絶縁膜として使用することも容易である。

キャパシタの下部に配線層が設けられているため、最上層に引上げなければならない配線の数は大幅に低減され、その結果、引き上げる部分の配線の設計ルールは非常に緩やかになり、ギガビット級のメモリでも１６メガビットのルールである０．５μｍ程度の設計ルールで十分である。

さらに、層間酸化膜の平坦化を容易に行うことができるため、リソフラフィ技術を用いて微細なパターンを形成するのは容易である。
トレンチの深さを大きくすると、アスペクト比は大きくなるが、本発明ではトレンチが基板の上に形成されるため、トレンチを基板に形成する従来のトレンチ容量型セルに比べて、トレンチが形成される領域の面積をはるかに大きくすることができ、トレンチのアスペクト比は従来よりはるかに小さい。また、キャパシタの蓄積電極を、多結晶シリコンのプラグによって、拡散層と自動的に電気的接触させることができ、これにより、従来のトレンチ容量型セルの最大の課題が解消された。

また、キャパシタ絶縁膜として、シリコン酸化膜と窒シリコン化膜以外の絶縁膜を使用できるので、高い誘電率を有する誘電体をキャパシタ絶縁膜として使用することができ、容量が大きいにもかかわらず、アスペクト比の小さいトレンチキャパシタが実現される。
基板の上方にトレンチが形成されていると、配線を最上層まで引上げるのに必要な距離が増大するが、本発明では配線層がキャパシタの下部に設けられ、最上層まで引上げなければならない配線の数が大幅に低減されしている。その結果、引き上げる部分の配線の設計ルールは非常に緩やかになり、ギガビット級のメモリでも、寸法は１６メガビットのルールである０．５μｍ程度でよい。そのため、配線製造は極めて容易である。
さらには、各層間膜の表面の平坦化が容易なので、リソフラフィによって微細なパターンを容易に形成することができ、焦点裕度が小さい微細なパターンの形成に極めて有利である。

さらに、メモリセルアレー領域と周辺回路領域の間の段差の発生は大幅に緩和され、各領域および両領域をまたがる部分に微細な配線を形成することができるので、ソフトエラー耐性の高い、高信頼で高集積な半導体集積回路装置を形成することができる。
また、メモリセル領域と周辺回路領域の間に大きな段差が生じないので、上記両領域にそれぞれ、および両領域間を結ぶ微細配線を容易に形成できる。

以上説明したように、本発明は集積密度が極めて高い大容量のＤＲＡＭに好適
である。

本発明の半導体記憶装置の断面図。 従来の半導体記憶装置の断面図。 本発明の半導体記憶装置の製造方法を示す図。 本発明の半導体記憶装置の製造方法を示す図。 本発明の半導体記憶装置の製造方法を示す図。 本発明の半導体記憶装置の製造方法を示す図。 本発明の半導体記憶装置の製造方法を示す図。 本発明の半導体記憶装置の製造方法を示す図。 本発明の半導体記憶装置の製造方法を示す図。 本発明の半導体記憶装置の製造方法を示す図。 本発明の半導体記憶装置の製造方法を示す図。 本発明の半導体記憶装置の製造方法を示す図。 本発明の半導体記憶装置の製造方法を示す図。 本発明の半導体記憶装置の製造方法を示す図。 本発明の半導体記憶装置の製造方法を示す図。 本発明の半導体記憶装置の製造方法を示す図。 本発明の実施例２を説明するための概念図。 本発明の実施例２を示すパターン配置図。 本発明の実施例３を説明するための概念図。 本発明の実施例３を示すパターン配置図。 本発明の実施例４を説明するための概念図。 本発明の実施例４を示すパターン配置図。 本発明の構成を説明するための断面図。 本発明の実施例５を示す平面図。 本発明の実施例５を示す断面図。 本発明の実施例５を示す工程図。 本発明の実施例５を示す工程図。 本発明の実施例５を示す工程図。 本発明の実施例５を示す工程図。 本発明の実施例５を示す工程図。 本発明の実施例５を示す工程図。 本発明の実施例５を示す工程図。 本発明の実施例５を示す工程図。 本発明の実施例５を示す工程図。 本発明の実施例５を示す断面図。 本発明の実施例５を示す断面図。 本発明の実施例５を示す断面図。 本発明の実施例６を示す断面図。 本発明の実施例６を示す工程図。 本発明の実施例６を示す工程図。 本発明の実施例６を示す工程図。 本発明の実施例６を示す工程図。 本発明の実施例６を示す工程図。 本発明の実施例６を示す工程図。 本発明の実施例６を示す工程図。 本発明の実施例６を示す工程図。 本発明の実施例６を示す工程図。 本発明の実施例７を示す断面図。 本発明の実施例７を示す工程図。 本発明の実施例７を示す工程図。 本発明の実施例７を示す工程図。 本発明の実施例７を示す工程図。 本発明の実施例７を示す工程図。 本発明の実施例７を示す工程図。 本発明の実施例７を示す工程図。 本発明の実施例７を示す工程図。 本発明の実施例８を示す断面図。 本発明の実施例８を示す断面図。 本発明の実施例８を示す断面図。 本発明の実施例８を示す断面図。 本発明の実施例８を示す断面図。 本発明の実施例８を示す断面図。 本発明の実施例８を示す断面図。 本発明の実施例８を示す断面図。 本発明の実施例８を示す断面図。 本発明の実施例９を示す断面図。 本発明の実施例９を示す工程図。 本発明の実施例９を示す工程図。 本発明の実施例９を示す工程図。 本発明の実施例９を示す工程図。 本発明の実施例９を示す工程図。 本発明の実施例９を示す工程図。 従来の半導体集積回路装置の平面図。 従来の半導体集積回路装置の断面図。 従来の半導体集積回路装置の断面図。 本発明の実施例１０を示す断面図。 本発明の実施例１０を示す平面図。 本発明の実施例１０を示す工程図。 本発明の実施例１０を示す工程図。 本発明の実施例１０を示す工程図。 本発明の実施例１０を示す工程図。 本発明の実施例１０を示す工程図。 本発明の実施例１０を示す工程図。 本発明の実施例１０を示す工程図。 本発明の実施例１０を示す工程図。 本発明の実施例１０を示す工程図。 本発明の実施例１０を示す工程図。 本発明の実施例１０を示す工程図。 本発明の実施例１１を示す断面図。 本発明の実施例１２を示す断面図。 従来の半導体記憶装置を示す断面図。 本発明の実施例１３を示す断面図。

Claims (5)

1. 第１の電界効果トランジスタとキャパシタが形成されるメモリセル領域と第２の電界効果トランジスタが形成される周辺回路領域を有する半導体記憶装置の製造方法であって、
   半導体基板の上方に、前記第１及び第２の電界効果トランジスタを覆う第１の絶縁膜を形成する工程と、
   前記メモリセル領域の前記第１の絶縁膜に第１のコンタクト孔を形成し、該第１のコンタクト孔内に前記第１の電界効果トランジスタと電気的に接続された第１のプラグを形成する工程と、
   前記第１の絶縁膜及び前記第１のプラグ上に第２の絶縁膜を形成する工程と、
   前記第２の絶縁膜上に第３の絶縁膜を形成する工程と、
   前記メモリセル領域の前記第２及び第３の絶縁膜からなる積層膜を部分的に除去し、その底部において前記第１プラグの上面が露出したトレンチを形成する工程と、
   前記トレンチの底部上及び内壁上に蓄積電極を形成する工程と、
   前記周辺回路領域の前記第３の絶縁膜を残し、前記メモリセル領域の前記第３の絶縁膜を除去して、前記蓄積電極の外壁上部を露出する凹部を形成する工程と、
   前記蓄積電極の底部上、内壁上及び外壁上部上にキャパシタ絶縁膜を形成する工程と、
   前記蓄積電極の内壁側のトレンチ及び外壁側の凹部を埋め込み、前記キャパシタ絶縁膜を覆うプレート電極を形成する工程とを有する半導体記憶装置の製造方法。
2. 前記第２の絶縁膜の形成工程と前記第３の絶縁膜の形成工程の間に、
   前記周辺回路領域の前記第１及び第２の絶縁膜に第２のコンタクト孔を形成し、前記周辺回路領域の前記第２の絶縁膜上に前記第２のコンタクト孔を通じて前記第２の電界効果トランジスタと電気的に接続された第１の配線を形成する工程を有し、
   前記プレート電極の形成工程の後に、
   前記プレート電極及び前記第３の絶縁膜上に第４の絶縁膜を形成する工程と、
   前記周辺回路領域の前記第３及び第４の絶縁膜に第３のコンタクト孔を形成し、前記周辺回路領域の前記第４の絶縁膜上に前記第３のコンタクト孔を通じて前記第１の配線と電気的に接続された第２の配線を形成する工程とを有することを特徴とする請求項１に記載の半導体記憶装置の製造方法。
3. 第１の電界効果トランジスタとキャパシタが形成されるメモリセル領域と第２の電界効果トランジスタが形成される周辺回路領域を有する半導体記憶装置の製造方法であって、
   半導体基板の上方に、前記第１及び第２の電界効果トランジスタを覆う第１の絶縁膜を形成する工程と、
   前記メモリセル領域の前記第１の絶縁膜に第１のコンタクト孔を形成し、該第１のコンタクト孔内に前記第１の電界効果トランジスタと電気的に接続された第１のプラグを形成する工程と、
   前記第１の絶縁膜及び前記第１のプラグ上に第２の絶縁膜を形成する工程と、
   前記第２の絶縁膜上に第３の絶縁膜を形成する工程と、
   前記メモリセル領域の前記第２及び第３の絶縁膜からなる積層膜を部分的に除去し、その底部において前記第１プラグの上面が露出したトレンチを形成する工程と、
   前記トレンチの底部上及び内壁上に蓄積電極を形成する工程と、
   前記周辺回路領域の前記第２及び第３の絶縁膜を残し、前記メモリセル領域の残りの前記第２及び第３の絶縁膜を除去して、前記蓄積電極の外壁を露出する凹部を形成する工程と、
   前記蓄積電極の底部上、内壁上及び外壁上にキャパシタ絶縁膜を形成する工程と、
   前記蓄積電極の内壁側のトレンチ及び外壁側の凹部を埋め込み、前記キャパシタ絶縁膜を覆うプレート電極を形成する工程とを有する半導体記憶装置の製造方法。
4. 前記第２の絶縁膜の形成工程と前記第３の絶縁膜の形成工程の間に、
   前記周辺回路領域の前記第１及び第２の絶縁膜に第２のコンタクト孔を形成し、前記周辺回路領域の前記第２の絶縁膜上に前記第２のコンタクト孔を通じて前記第２の電界効果トランジスタと電気的に接続された第１の配線を形成する工程を有し、
   前記プレート電極の形成工程の後に、
   前記プレート電極及び前記第３の絶縁膜上に第４の絶縁膜を形成する工程と、
   前記周辺回路領域の前記第３及び第４の絶縁膜に第３のコンタクト孔を形成し、前記周辺回路領域の前記第４の絶縁膜上に前記第３のコンタクト孔を通じて前記第１の配線と電気的に接続された第２の配線を形成する工程とを有することを特徴とする請求項３に記載の半導体記憶装置の製造方法。
5. 更に、前記第１の絶縁膜と前記第２の絶縁膜の間にシリコンナイトライド膜のエッチングストッパを形成する工程を有し、前記第１，第２及び第３の絶縁膜をシリコン酸化膜で形成することを特徴とする請求項３又は４に記載の半導体記憶装置の製造方法。

Images