JP4257354B2 - 相変化メモリ - Google Patents
相変化メモリ Download PDFInfo
- Publication number
- JP4257354B2 JP4257354B2 JP2006254480A JP2006254480A JP4257354B2 JP 4257354 B2 JP4257354 B2 JP 4257354B2 JP 2006254480 A JP2006254480 A JP 2006254480A JP 2006254480 A JP2006254480 A JP 2006254480A JP 4257354 B2 JP4257354 B2 JP 4257354B2
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- layer
- slit
- change memory
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims description 39
- 239000010410 layer Substances 0.000 claims description 155
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 239000012790 adhesive layer Substances 0.000 claims description 13
- 239000012782 phase change material Substances 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000012535 impurity Substances 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000001816 cooling Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 150000004770 chalcogenides Chemical class 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001787 chalcogens Chemical group 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910021476 group 6 element Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
- H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Description
本発明は、相変化メモリに関し、特に、絶縁層上に相変化層を積層した構造を有する相変化メモリに関する。
相変化メモリは、相変化材料にジュール熱を加えて相変化させることにより情報を記憶する半導体記憶装置である。例えば、相変化材料で形成された相変化層は、ヒータ電極とこれに対向して配設された金属層の間に挟まれている。ヒータ電極は一般に金属層よりも小さな面積で相変化層に接続された電極であり、金属層とヒータ電極の間に電流を流したときに相変化層とヒータ電極の界面付近に発生するジュール熱によって相変化層の一部が相変化する。相変化材料は、急速に第１の温度まで加熱した後に急冷するとアモルファス状態となり、第１の温度よりも低い第２の温度まで緩やかに加熱した後に緩やかに冷却することにより結晶状態となる。アモルファス状態と結晶状態で相変化材料の抵抗値が異なることを利用し、相変化層を通じて流れる電流値を検出して相変化層に記憶された情報を読み出すことができる。相変化材料としては、硫黄（Ｓ）、セレン（Ｓｅ）あるいはテルル（Ｔｅ）などの第６族元素のカルコゲンを含んだＧｅｘＳｂｙＴｅｚ（ＧＳＴ）などのカルコゲナイド材料が知られている。
ヒータ電極は、絶縁層中に設けられて上方に露出していることが多く、相変化層は、ヒータ電極を含めた絶縁層上に形成される。金属層よりも絶縁材料層に対して接着しにくい特性をもつ相変化層は、加工工程において絶縁材料層から剥がれやすいという問題がある。
特許文献１には、半導体基板上の接続パッドに接続される配線及びバンプ電極を有する半導体装置において、配線がバンプ電極及び接続パッドを囲むパターンを有して設けられており、配線にはスリットが設けられている半導体装置が開示されている。特許文献１は、発生した熱応力をスリットにより分散させて緩和することにより、配線や保護膜に発生するクラックを抑制するものであり、半導体基板内の微小な層間の剥がれに関するものではない。
相変化層は、昇華しやすく、金属など他の材料とは異なる性質をもつため、金属層と絶縁層との応力緩和方法を、そのまま、相変化層と絶縁層との剥がれ防止に適用することはできない。
相変化メモリを製造する過程において、相変化層を形成した基板に対して加熱及び冷却が繰り返される。シリコン酸化膜の成膜、アルミニウム（Ａｌ）やタングステン（Ｗ）などのメタル層においては、基板が室温から４００℃程度まで過熱される。絶縁層、相変化層、及び、金属層は、熱膨張率が異なるため、基板の加熱及び冷却を繰り返すことにより接着性の悪い相変化層と絶縁層が剥がれやすいと考えられる。具体的には、相変化層と金属層を積層したパッド部分では、相変化層の周辺が絶縁層に接着したまま相変化層の中央が絶縁層から離れてパッドがドーム状に膨れ上がる。このような膨れはパッド周辺にスリットを入れても緩和されない。熱膨張率が絶縁層や金属層に近い相変化層を選択することも考えられるが、相変化層には相変化して記憶状態を保持するという本質的な機能を損なわないことも求められるため、材料自体の選択幅は狭い。
そこで、本発明は、加熱及び冷却を繰り返しても相変化層の絶縁層からの剥がれが従来よりも起こりにくい相変化メモリを提供することを目的とする。
第１の相変化メモリは、絶縁層と、絶縁層上に相変化材料を積層した相変化層と、相変化層上に積層された金属層とを備えている。相変化層は、面状部位を有し、面状部位は、少なくとも１つのスリットを有している。第１の相変化メモリによれば、スリットにより相変化層を絶縁層から剥がそうとする力を緩和することができる。スリットを設けることにより、面状部位を小さく分断せずに外形をそのままにして相変化層の剥離を防止することができる。
第２の相変化メモリは、第１の相変化メモリにおいて、面状部位が、周辺領域と周辺領域に囲まれた中央領域とを有し、スリットが、全て中央領域内に形成されている。従来の相変化メモリでは、相変化メモリの製造工程において加熱及び冷却を繰り返したときに、面状部位の周辺が絶縁層に接着したまま面状部位の中央が絶縁層からドーム状に盛り上がって剥がれやすいが、第２の相変化メモリのようにスリットを中央領域内に設けることによって、周辺領域にスリットを形成する場合よりも周辺の強度を弱めず中央部の盛り上がりを効果的に防ぐことができる。
第３の相変化メモリは、第２の相変化メモリにおいて、中央領域が、面状部位内に収まる円で外周を規定され、スリットが、全て中央領域内に形成されている。相変化層が絶縁層から剥がれるときに形成されるドーム状の盛り上がりは、球の一部のような形状を有するため、中央領域を円で規定することにより中央部のドーム状の盛り上がりを効果的に防ぐことができる。
第４の相変化メモリは、第１から第３のいずれかの相変化メモリにおいて、スリットが、更に金属層を貫いているため、金属層が相変化層に加える力を緩和することができる。
第５の相変化メモリは、第１から第４のいずれかの相変化メモリにおいて、絶縁層と相変化層との間に更に接着層を備えているため、相変化層が絶縁層から剥がれにくい。接着層は、チタンなど相変化層と絶縁層とを剥がれにくくする材料によって構成される。
第６の相変化メモリは、第１から第５のいずれかの相変化メモリにおいて、相変化層の熱膨張率が、金属層の熱膨張率より大きく、相変化層の熱膨張率が、絶縁層の熱膨張率より大きい。
第７の相変化メモリは、第１から第６のいずれかの相変化メモリにおいて、面状部位が、複数のスリットを有し、複数のスリットには、第１の方向に延びた第１のスリットと、第１の方向に直交する第２の方向に延びた第２のスリットとが含まれているため、直交する２成分の力を２種類のスリットで吸収することができる。
第８の相変化メモリは、第１から第６のいずれかの相変化メモリにおいて、スリットには、第１の方向に延びた第１のスリットと、第１の方向に直交する第２の方向に延びた第２のスリットとが交差するように構成された第３のスリットが含まれているため、直交する２成分の力を１種類のスリットで吸収することができる。
この相変化メモリによれば、加熱及び冷却を繰り返しても相変化層の絶縁層からの剥がれが従来よりも起こりにくい。
図１は、本実施形態の相変化メモリ１の記憶領域付近の断面図である。図１に示すように相変化メモリ１は、下層１０と、絶縁層１１と、相変化層１２と、金属層１３と、接着層１４と、ヒータ電極１５、及び、上層１６を備える。
下層１０は、シリコン基板２０と、複数の不純物拡散領域２１と、複数の素子分離領域２２と、絶縁膜２３と、複数のゲート電極２４と、複数のソース／ドレイン領域２５と、第１の層間絶縁膜２６と、複数の第１のコンタクトプラグ２７と、配線層２８と、第２の層間絶縁膜２９、及び、第２のコンタクトプラグ３０により構成されている。
下層１０の構成について製造方法と共に説明する。不純物拡散領域２１は、シリコン基板２０表面に複数設けられている。素子分離領域２２は、シリコン基板２０表面に設けられた複数の溝をシリコン酸化膜（ＳｉＯ２）で埋めることにより形成されており、複数の不純物拡散領域２１間を区切るとともに不純物拡散領域２１内を複数の領域に区画している。絶縁膜２３は、シリコン酸化膜により形成されており、不純物拡散領域２１及び素子分離領域２２の最上面を含めてシリコン基板２０の表面に積層されている。ゲート電極２４は、不純物拡散領域２１上方の絶縁膜２３上に設けられており、多結晶シリコン（ｐｏｌｙ−Ｓｉ）にタングステンシリサイド（ＷＳｉ）を積層した導電膜と、ゲート電極をエッチングする工程でハードマスクとして使用されるシリコン窒化膜（ＳｉＮ）、及び、他のシリコン窒化膜でエッチバックにより形成されたサイドウォールにより構成されている。ソース／ドレイン領域２５は、ゲート電極２４の両側にある不純物拡散領域２１の表面に不純物を注入することにより形成されている。第１の層間絶縁膜２６は、ゲート電極２４を埋設するように絶縁膜２３上に積層させたシリコン酸化膜をＣｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ（ＣＭＰ）で平坦化することにより形成されている。複数の第１のコンタクトプラグ２７は、フォトリソグラフィーとドライエッチングによりソース／ドレイン領域２５上から第１の層間絶縁膜２６及び絶縁膜２３を積層方向に貫通する第１のコンタクトホールを形成した後、第１のコンタクトホールをタングステン（Ｗ）で埋め、余分なタングステンをＣＭＰで除去することにより形成されている。配線層２８は、第１の層間絶縁膜２６上に積層したタングステンを、フォトリソグラフィーとドライエッチングによりパターニングすることにより形成されている。配線層２８には、複数の第１のコンタクトプラグ２７に接続されたビット線及び周辺回路部の局所配線が含まれている。第２の層間絶縁膜２９は、配線層２８を覆うように第１の層間絶縁膜２６上に積層されたシリコン酸化膜をＣＭＰで平坦化することにより形成されている。第２のコンタクトプラグ３０は、フォトリソグラフィーとドライエッチングによりソース／ドレイン領域２５から絶縁膜２３、第１の層間絶縁膜２６、及び、第２の層間絶縁膜２９を積層方向に貫通した第２のコンタクトホールを形成した後、第２のコンタクトホールに不純物をドープした多結晶シリコンを埋め込み、余分な多結晶シリコンをＣＭＰで除去することにより形成されている。
次に、下層１０上の構成について説明する。絶縁層１１は、シリコン酸化膜で形成されており下層１０の第２の層間絶縁膜２９及び第２のコンタクトプラグ３０上に積層されている。なお、絶縁層１１は、シリコン窒化膜など他の絶縁材料で形成されたものであってもよい。ヒータ電極１５は、タングステンにより形成されており、第２のコンタクトプラグ３０から絶縁層１１を積層方向に貫通するように配設されている。絶縁層１１上には、チタンで形成された接着層１４、ＧＳＴで形成された相変化層１２、タングステンで形成された金属層１３が順に積層されている。接着層１４と相変化層１２、及び、金属層１３は、互いに積層方向に重なるように全て同じ形状をもち、第２のコンタクトプラグ３０を覆うように設けられている。なお、チタンで形成された接着層１４は、製造過程で加熱により相変化層１２中に拡散するため、明確な境界が見られない場合がある。接着層１４の材料はチタンに限るものではない。上層１６は、シリコン酸化膜で形成されており、接着層１４、相変化層１２、金属層１３、及び、絶縁層１１を覆うように設けられている。下層１０及び上層１６には配線層などの各種構成部材が適宜設けられている。
相変化層１２を構成するＧＳＴの熱膨張率は２３×１０−６（／Ｋ）、絶縁層１１を構成するシリコン酸化膜の熱膨張率は０．６×１０−６（／Ｋ）、金属層１３を構成するタングステンの熱膨張率は４．５×１０−６（／Ｋ）である。相変化層１２の熱膨張率は絶縁層１１及び金属層１３の熱膨張率よりも大きい。金属層１３は窒化チタンであってもよく、窒化チタンの熱膨張率は９．３５×１０−６（／Ｋ）である。
図２は、積層方向上方からみた相変化層１２の部分平面図である。図１の接着層１４及び金属層１３は、積層方向上方からみたときに図２の相変化層１２と積層方向に重なるようにパターニングされている。
図２に示すように相変化層１２は、パッド４０と線状領域４１とを有している。パッド４０は、積層方向に直交する平面による断面が正方形状で、互いに直交するとともに積層方向に直交する第１の方向５１及び第２の方向５２に沿った４辺をもつ。パッド４０の形状は、他の多角形や円形など各種の他の形状であってもよい。パッド４０は、他の層とコンタクトプラグを通じて他の層と電気的に接続されている。なお、面状部位としてのパッド４０は、線状部位と他の配線層とのコンタクトを取るために線状部位に接続されて線状部位よりも幅広に形成されているが、配線層間を電気的に接続する独立した島状の部位など、他の機能や形状をもつものであってもよい。
パッド４０は、積層方向上方からみたときに中央領域４２と周辺領域４３とを有する。中央領域４２は、パッド４０内に収まる円内の領域である。周辺領域４３は、中央領域４２の外側の領域である。中央領域４２内には、スリット群４４が配設されている。スリット群４４は、第１の方向５１に平行で第２の方向５２に並んだ複数の線状のスリットにより構成されており、スリット群４４を構成するスリットは全て中央領域４２内に配設されている。本実施形態のパッド４０の一辺は１００μｍであり、スリット群４４を構成するスリットは長さ１０μｍ、幅１μｍである。なお、パッド４０及びスリット群４４を構成するスリットの形状はこれに限るものではない。周辺領域４２にはスリットが設けられていない。
円形の中央領域４２内に収まるスリット群４４を備えることにより、相変化層１２形成後の工程で加工中の相変化メモリ１を加熱及び冷却しても、パッド４０が中央領域４２で絶縁層１１から剥がれて球の一部のようなドーム状に膨れることを防止することができる。さらに、周辺領域４２にスリットを設けないことにより、周辺領域４２においてパッド４０と絶縁層１１との接着を強固なものとすることができる。
なお、パッド４０の積層方向上方或いは下方には、他の層と電気的に接続するために適宜コンタクトプラグが形成されているが、コンタクトプラグはスリット群４４の各スリットに重ならないように配設されていることが望ましい。
線状領域４３は、ヒータ電極１５と金属層１３に挟まれて情報を記憶する相変化部を有し、長手方向を第１の方向５１に沿うように配設されてパッド４０の１つの辺に接続されている。なお、パッド４０は、線状領域４３に接続されたものでなくてもよい。
下層１０を形成した後の、相変化メモリ１の製造方法について説明する。図３の断面図に示すように、まず、下層１０の第２の層間絶縁膜２９及び第２のコンタクトプラグ３０を覆うように絶縁層１１を積層する。本実施形態の絶縁層１１は、シリコン酸化膜で形成されているが、シリコン窒化膜など他の絶縁材料により形成されたものであってもよい。
次に、フォトリソグラフィーとドライエッチングにより絶縁層１１を第２のコンタクトプラグから積層方向に貫通した第３のコンタクトホールを形成する。次に、第３のコンタクトホール内にシリサイドを形成するためのチタンを成膜した後、反応防止層として窒化チタン（ＴｉＮ）を成膜し、さらに、第３のコンタクトホールを埋めるように導電膜としてのタングステンを成膜する。余分な膜をＣＭＰにより除去することにより、第３のコンタクトホール内にヒータ電極１５が形成される。
次に、ヒータ電極１５を覆うように絶縁層１１上に１ｎｍのチタン、１００ｎｍのカルコゲナイド材料、５０ｎｍのタングステンを順に積層する。次に、絶縁層１１上のチタン、カルコゲナイド材料、及び、タングステンをフォトリソグラフィー及びドライエッチングにより図２に示す所定のパターンにパターニングして図４に示すように接着層１４、相変化層１２、及び、金属層１３を形成する。次に、図１に示すように、接着層１４、相変化層１２、金属層１３、絶縁層１１上にシリコン酸化膜の上層１６を積層する。
なお、パッド４０は、図５に示すように共に複数のスリットで構成された第１のグループ６１及び第２のグループ６２を有するスリット群６０を中央領域４２内に備えたものであってもよい。第１のグループ６１及び第２のグループ６２は、それぞれ、第１の方向５１に平行で第２の方向５２に並んだ複数の線状のスリットにより構成されており、第１の方向５１に並べて配設されている。本実施形態では、スリット群６０を構成するスリットは長さ５μｍ、幅１μｍである。
また、パッド４０は、図６に示すように共に複数のスリットで構成された第１のグループ７１、第２のグループ７２、及び、第３のグループ７３を有するスリット群７０を中央領域４２内に備えたものであってもよい。第１のグループ７１と第２のグループ７２は、第１の方向５１に並んでおり、第３のグループ７３は第１のグループ７１と第２のグループ７２の間であって、中央領域４２の中心に配設されている。第１のグループ７１及び第２のグループ７２は、それぞれ、第１の方向５１に平行で第２の方向５２に並んだ複数の線状のスリットにより構成されており、第１のグループ７１と第２のグループ７２は第１の方向５１に並べて配設されている。第３のグループ７３は、第２の方向５２に平行で第１の方向５１に並んだ複数の線状のスリットにより構成されている。本実施形態では、第１のグループ７１及び第２のグループ７２を構成するスリットは長さ５μｍ、幅１μｍであり、第３のグループ７３を構成するスリットは長さ１０μｍ、幅１μｍである。第１の方向５１に平行なスリットと、第２の方向５２に平行なスリットの両方を設けることにより、第１の方向５１及び第２の方向５２の両方向の応力を吸収することができる。
また、パッド４０は、図７に示すようにそれぞれが正方形の外周の一部を構成するような第１〜第３のスリット８１〜８３で構成されたスリット群８０を中央領域４２内に備えたものであってもよい。第１〜第３のスリット８１〜８３は、第１の方向５１及び第２の方向５２に各辺を揃えるように配置されている。第２のスリット８２は第１のスリット８１の内側に位置し、第３のスリット８３は第２のスリット８２の内側に位置している。第１〜第３のスリット８１〜８３は第２の方向５２で対向する各辺に途切れた部位をもち、内側と外側で相変化層１２が連続するようにしている。
また、パッド４０は、図８に示すように、第２の方向５２に延びた直線状のスリットと当該直線状のスリットから櫛の歯のように第１の方向５１に向けて延びた他の直線状のスリットを複数有する櫛形の第１のスリット９１と、第１のスリット９１と鏡像関係にある第２のスリット９２で構成されたスリット群９０を備えたものであってもよい。
また、パッド４０は、図９に示すように十字型の第１〜第５のスリット１０１〜１０５で構成されるスリット群１００を中央領域４２内に有するものであってもよい。第１のスリット１０１は、中央領域４２の中心に位置している。第２〜第５のスリット１０２〜１０５は、パッド４０を第１の方向５１及び第２の方向５２にマトリクス状に仮想的に区画して得られる正方形状の第１〜第４の領域１１１〜１１４の中心にそれぞれ配設されている。
以上、本願発明を実施例に基づき具体的に説明したが、本願発明はこれら実施例に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更して実施することが可能である。
１ 相変化メモリ
１０ 下層
１１ 絶縁層
１２ 相変化層
１３ 金属層
１４ 接着層
１５ ヒータ電極
１６ 上層
２０ シリコン基板
２１ 不純物拡散領域
２２ 素子分離領域
２３ 絶縁膜
２４ ゲート電極
２５ ソース／ドレイン領域
２６ 第１の層間絶縁膜
２７ 第１のコンタクトプラグ
２８ 配線層
２９ 第２の層間絶縁膜
３０ 第２のコンタクトプラグ
４０ パッド
４１ 線状領域
４２ 中央領域
４３ 周辺領域
４４ スリット群
５１、５２ 第１、第２の方向
６０ スリット群
６１、６２ 第１、２のグループ
７０ スリット群
７１〜７３ 第１〜３のグループ
８０ スリット群
８１〜８３ 第１〜第３のスリット
９０ スリット群
９１、９２ 第１、２のスリット
１００ スリット群
１０１〜１０５ 第１〜第５のスリット
１１１〜１１４ 第１〜第４の領域
１０ 下層
１１ 絶縁層
１２ 相変化層
１３ 金属層
１４ 接着層
１５ ヒータ電極
１６ 上層
２０ シリコン基板
２１ 不純物拡散領域
２２ 素子分離領域
２３ 絶縁膜
２４ ゲート電極
２５ ソース／ドレイン領域
２６ 第１の層間絶縁膜
２７ 第１のコンタクトプラグ
２８ 配線層
２９ 第２の層間絶縁膜
３０ 第２のコンタクトプラグ
４０ パッド
４１ 線状領域
４２ 中央領域
４３ 周辺領域
４４ スリット群
５１、５２ 第１、第２の方向
６０ スリット群
６１、６２ 第１、２のグループ
７０ スリット群
７１〜７３ 第１〜３のグループ
８０ スリット群
８１〜８３ 第１〜第３のスリット
９０ スリット群
９１、９２ 第１、２のスリット
１００ スリット群
１０１〜１０５ 第１〜第５のスリット
１１１〜１１４ 第１〜第４の領域
Claims (5)
- 絶縁層と、
前記絶縁層上に相変化材料を積層した相変化層と、
前記相変化層上に積層された前記金属層と、を備え、
前記相変化層は、線状部位と、前記線状部位に接続されて前記線状部位よりも幅広に形成され、いずれも積層方向に直交するとともに互いに直交する第１の方向及び第２の方向に沿った４辺をもつ面状部位とを有し、
前記面状部位は、前記第１の方向に平行で前記第２の方向に並んだ複数の線状のスリットを有する、
相変化メモリ。 - 前記相変化層と前記金属層は、互いに前記積層方向に重なるように同じ形状を有する、
請求項１の相変化メモリ。 - 前記絶縁層と前記相変化層との間に更に接着層を備える、
請求項１及び請求項２のいずれかの相変化メモリ。 - 前記相変化層の熱膨張率は、前記金属層の熱膨張率より大きく、
前記相変化層の熱膨張率は、前記絶縁層の熱膨張率より大きい、
請求項１から請求項３のいずれかの相変化メモリ。 - 複数の前記スリットには、前記第１の方向に延びた第１のスリットと、前記第２の方向に延びた第２のスリットとが含まれる、
請求項１から請求項４のいずれかの相変化メモリ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006254480A JP4257354B2 (ja) | 2006-09-20 | 2006-09-20 | 相変化メモリ |
| US11/857,707 US7696504B2 (en) | 2006-09-20 | 2007-09-19 | Phase change memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006254480A JP4257354B2 (ja) | 2006-09-20 | 2006-09-20 | 相変化メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008078307A JP2008078307A (ja) | 2008-04-03 |
| JP4257354B2 true JP4257354B2 (ja) | 2009-04-22 |
Family
ID=39187631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006254480A Active JP4257354B2 (ja) | 2006-09-20 | 2006-09-20 | 相変化メモリ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7696504B2 (ja) |
| JP (1) | JP4257354B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4257354B2 (ja) * | 2006-09-20 | 2009-04-22 | エルピーダメモリ株式会社 | 相変化メモリ |
| WO2008150902A1 (en) * | 2007-05-29 | 2008-12-11 | Lab Partners Associates, Inc. | System and method for maintaining hot shoe communications between a camera and a wireless device |
| JP6120738B2 (ja) * | 2013-09-17 | 2017-04-26 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004022653A (ja) | 2002-06-13 | 2004-01-22 | Denso Corp | 半導体装置 |
| KR20050084319A (ko) | 2002-12-19 | 2005-08-26 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 전기 디바이스 |
| JP4934276B2 (ja) | 2004-11-15 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 半導体メモリおよびその製造方法 |
| JP4257354B2 (ja) * | 2006-09-20 | 2009-04-22 | エルピーダメモリ株式会社 | 相変化メモリ |
-
2006
- 2006-09-20 JP JP2006254480A patent/JP4257354B2/ja active Active
-
2007
- 2007-09-19 US US11/857,707 patent/US7696504B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7696504B2 (en) | 2010-04-13 |
| US20080067487A1 (en) | 2008-03-20 |
| JP2008078307A (ja) | 2008-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7521706B2 (en) | Phase change memory devices with contact surface area to a phase changeable material defined by a sidewall of an electrode hole and methods of forming the same | |
| US7855378B2 (en) | Phase change memory devices and methods for fabricating the same | |
| TWI701772B (zh) | 相變記憶體結構、記憶體器件與其形成方法 | |
| JP5020045B2 (ja) | 相変化メモリ素子 | |
| JP2007019475A (ja) | 相変化メモリ素子及びその製造方法 | |
| JP2013232480A (ja) | 半導体装置およびその製造方法 | |
| WO2012041085A1 (zh) | 一种具有低k介质绝热材料的相变存储器结构及制备方法 | |
| US20140054537A1 (en) | Resistive memory device capable of preventing disturbance and method for manufacturing the same | |
| US11005040B2 (en) | Low temperature film for PCRAM sidewall protection | |
| US8513638B2 (en) | Semiconductor device including a phase-change memory element | |
| KR20040047272A (ko) | 상전이형 반도체 메모리 장치 | |
| KR101143485B1 (ko) | 상변화 메모리 소자 및 그 제조 방법 | |
| KR100642634B1 (ko) | 게이트 상전이막 패턴을 갖는 피이. 램들 및 그 형성방법들 | |
| JP4257354B2 (ja) | 相変化メモリ | |
| JP4437297B2 (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
| TW200832694A (en) | Phase change memory and manufacturing method thereof | |
| JP4257352B2 (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
| US7675054B2 (en) | Phase change memory devices and methods for fabricating the same | |
| TW202114205A (zh) | 半導體儲存裝置 | |
| CN109786550B (zh) | 相变化记忆体及其制造方法 | |
| TWI497490B (zh) | 使用釕／矽二極體之交叉點記憶體 | |
| CN108123035B (zh) | 相变化记忆体 | |
| CN108172684B (zh) | 相变化记忆体及其制造方法 | |
| JP4497326B2 (ja) | 相変化メモリ及び相変化メモリの製造方法 | |
| CN211507686U (zh) | 相变化存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090202 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4257354 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |