JP5020045B2 - 相変化メモリ素子 - Google Patents
相変化メモリ素子 Download PDFInfo
- Publication number
- JP5020045B2 JP5020045B2 JP2007315873A JP2007315873A JP5020045B2 JP 5020045 B2 JP5020045 B2 JP 5020045B2 JP 2007315873 A JP2007315873 A JP 2007315873A JP 2007315873 A JP2007315873 A JP 2007315873A JP 5020045 B2 JP5020045 B2 JP 5020045B2
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- change memory
- low thermal
- memory device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008859 change Effects 0.000 title claims description 44
- 239000003989 dielectric material Substances 0.000 claims description 35
- 239000012782 phase change material Substances 0.000 claims description 34
- 239000004020 conductor Substances 0.000 claims description 31
- 239000002131 composite material Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 18
- 239000000203 mixture Substances 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 23
- 238000010438 heat treatment Methods 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000002210 silicon-based material Substances 0.000 description 6
- 150000004770 chalcogenides Chemical class 0.000 description 4
- 229910000618 GeSbTe Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052714 tellurium Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 239000011149 active material Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
- H10N70/8616—Thermal insulation means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、メモリ素子に関するものであって、特に、相変化メモリ素子に関するものである。
相変化メモリ素子は、拡張性があり、高速で、不揮発性メモリ技術である。一般に、携帯式装置は低電力消耗が要求される。よって、相変化メモリセルは、低プログラミング電流、高電圧の回避、小セルサイズ、速い相変態速度、低コストであることが望まれる。しかし、現時点で、これらの要求に符合させるのは難しい。
プログラミング電流を減少させる簡単な方法は、加熱領域を減少させることである。この方法の長所は、セル尺寸を同時に減少できることである。しかし、領域が減少すると、セル抵抗が高くなり、必要な駆動電圧を増加させる。ジュール加熱の量が保存され、操作電圧がプログラミング電流に反比例する。これは、明らかに望ましくない。加熱領域の減少は、必ずしも、他の性能特徴を改善するものではない。相変態速度は、セルのアクティブ領域中、良好な熱均一性を必要とする。
実際には、冷却が、小構造にとって重要で、表面と体積が増加するにつれて、周囲への放熱がさらに重要である。その結果、温度の均一性が悪化する。さらに、加熱領域が減少する時、電流密度は増加しなければならない。これは、エレクトロマイグレーションの信頼度に影響する。よって、電流を減少させるだけでなく、加熱も必須である。ジュール加熱入力量が減少するので、環境への加熱損失もさらに減少させなければならない。
加熱損失は、周辺の誘電材料の熱伝導率に比例する。一般に、相変化カルコゲニドＧｅ2Ｓｂ2Ｔｅ5に用いられる一般の熱伝導率は平均０．３Ｗ／ｍＫである。低導電率は、フェノン拡散を増加する微細構造中の電子密度と空間が共に少ないからである。活性材料なので、周囲誘電体とすることができない。窒化ケイ素と酸化ケイ素はカルコゲニドとしっかりと接触する。しかし、それらの熱導電率は、１Ｗ／ｍＫ以上であり、現状は、プログラミング電流の縮小を妨げる。
方策として、安定した高熱伝導誘電体と低熱伝導カルコゲニド材料の混合を利用し、混合物の効果的な熱伝導率がカルコゲニドに接近する。
特許文献１で「エネルギー制御メカニズムを有するメモリ素子」が開示され、熱的分離層を用い、相変化物質を少なくとも部分的にカプセルする。しかし、材料が取得しにくく、また、最新技術のメモリセル製造工程と適合性がないので、現段階では、業界が使用する相変化メモリ素子製造工程に導入できない。
よって、相変化メモリを開発し、上述の問題を改善する必要がある。
本発明は、上述の問題を改善する相変化メモリ素子を提供することを目的とする。
本発明の具体例による相変化メモリ素子は、誘電材料と低熱伝導材料からなる複合層と、前記複合層中に形成される貫通孔と、前記貫通孔の少なくとも一部に形成される相変化物質とを有し、前記低熱伝導材料は、０．１〜１Ｗ／ｍ−Ｋの熱伝導率を有し、前記複合層は、前記誘電材料層と前記低熱伝導材料層が交互に重なった層である。
本発明のもう一つの具体例による相変化メモリ素子は、基板と、前記基板上に形成される電極と、前記基板上に形成され、誘電材料と低熱伝導材料からなる複合層と、前記複合層を貫通する貫通孔と、前記貫通孔の少なくとも一部に形成され、前記電極と接触する相変化物質層とを有し、前記低熱伝導材料は、０．１〜１Ｗ／ｍ−Ｋの熱伝導率を有し、前記複合層は、前記誘電材料と前記低熱伝導材料が交互に重なった層である。
本発明により、プログラミング電流とプログラミング電圧を効果的に低下させ、プログラミング電流密度が減少するので、信頼性が向上し、さらに、製造工程が簡単で、異なる素子の製造工程に適用でき、かつ、製造工程費用が安いという長所が得られる。
実施例１
図１ａを参照すると、下電極１２を有する基板１０が提供され、絶縁層１４が下電極１２を環繞し、下電極１２の上表面１５を露出する。特に、基板１０は、半導体製造工程に使用する基板で、例えば、ケイ素基板である。基板１０は、ＣＭＯＳ回路、隔離構造、キャパシタ、ダイオードを含む基板である。図を簡潔にするため、図中では平坦な長方形で表示される。下電極１２は、例えば、Ａｌ、Ｗ、Ｍｏ、ＴｉＮ、あるいは、ＴｉＷ等の材料からなる。絶縁層１４はケイ素含有の化合物、例えば、酸化ケイ素、あるいは、窒化ケイ素である。
図１ａを参照すると、下電極１２を有する基板１０が提供され、絶縁層１４が下電極１２を環繞し、下電極１２の上表面１５を露出する。特に、基板１０は、半導体製造工程に使用する基板で、例えば、ケイ素基板である。基板１０は、ＣＭＯＳ回路、隔離構造、キャパシタ、ダイオードを含む基板である。図を簡潔にするため、図中では平坦な長方形で表示される。下電極１２は、例えば、Ａｌ、Ｗ、Ｍｏ、ＴｉＮ、あるいは、ＴｉＷ等の材料からなる。絶縁層１４はケイ素含有の化合物、例えば、酸化ケイ素、あるいは、窒化ケイ素である。
続いて、図１ｂを参照すると、複合層２０が下電極１２と絶縁層１４上に形成され、複合層２０は、誘電材料層１６と低熱伝導材料層１８が交互に重なった層である。少なくとも一層の誘電材料層１６と低熱伝導材料層１８が提供される。単一の誘電材料層１６、および、低熱伝導材料層１８の厚さは少なくとも３ｎｍである。低熱伝導材料層１８は、０．１〜１Ｗ／ｍＫ、例えば、０．２〜０．３Ｗ／ｍＫの熱伝導率を有し、低熱伝導材料は相変化物質、窒素をドープした相変化物質、あるいは、酸素をドープした相変化物質、例えば、Ｇｅ2Ｓｂ2Ｔｅ5である。誘電材料層１６は、ケイ素含有の化合物、例えば、酸化ケイ素、窒化ケイ素、あるいは、それらの混合物である。
続いて、図１ｃを参照すると、複合層２０は、さらに、パターン化されて、貫通孔２２を形成し、貫通孔２２は、フォトリソグラフィとエッチング工程により形成され、複合層２０を貫通し、下電極１２の上表面１５を露出する。エッチングは例えば、ドライエッチングである。
続いて、図１ｄを参照すると、相変化物質層２４を蒸着して、貫通孔２２内に充填する。相変化物質層２４はＩｎ、Ｇｅ、Ｓｂ、Ｔｅ、あるいは、その混合物、ＧｅＳｂＴｅ、あるいは、ＩｎＧｅＳｂＴｅである。
最後に、図１ｅを参照すると、上電極２６が複合層２０の上に形成され、相変化物質層２４と電気的に接続される。上電極２６に適する材料は、ＴａＮ、Ｗ、ＴｉＮ、あるいは、ＴｉＷである。
実施例２
まず、図２ａを参照すると、下電極１０２を有する基板１００が提供され、絶縁層１０４が下電極１０２を環繞し、下電極１０２の上表面１０５を露出する。基板１００は、半導体製造工程が使用する基板で、例えば、ケイ素基板である。基板１００は、ＣＭＯＳ、隔離構造、キャパシタ、ダイオードを含む基板である。図を簡潔にするため、図中では平坦な長方形で表示される。下電極１０２は、例えば、Ａｌ、Ｗ、Ｍｏ、ＴｉＮ、あるいは、ＴｉＷ等の材料からなる。絶縁層１０４はケイ素含有の化合物、例えば、酸化ケイ素、あるいは、窒化ケイ素である。
まず、図２ａを参照すると、下電極１０２を有する基板１００が提供され、絶縁層１０４が下電極１０２を環繞し、下電極１０２の上表面１０５を露出する。基板１００は、半導体製造工程が使用する基板で、例えば、ケイ素基板である。基板１００は、ＣＭＯＳ、隔離構造、キャパシタ、ダイオードを含む基板である。図を簡潔にするため、図中では平坦な長方形で表示される。下電極１０２は、例えば、Ａｌ、Ｗ、Ｍｏ、ＴｉＮ、あるいは、ＴｉＷ等の材料からなる。絶縁層１０４はケイ素含有の化合物、例えば、酸化ケイ素、あるいは、窒化ケイ素である。
続いて、図２ｂを参照すると、複合層１１０が下電極１０２と絶縁層１０４上に形成され、複合層１１０は、誘電材料層１０６と低熱伝導材料層１０８を混合して得られる膜層である。特に、誘電材料と低熱伝導材料間の複合層の荷重配分比は、１：１０〜１：１である。低熱伝導材料層１０８は、０．１〜１Ｗ／ｍＫ、例えば、０．２〜０．３Ｗ／ｍＫの熱伝導率を有し、低熱伝導材料は相変化物質、窒素をドープした相変化物質、あるいは、酸素をドープした相変化物質、例えば、Ｇｅ2Ｓｂ2Ｔｅ5である。誘電材料層１０６は、ケイ素含有の化合物、例えば、酸化ケイ素、窒化ケイ素、あるいは、それらの混合物である。
続いて、図２ｃを参照すると、複合層１１０は、パターン化されて、貫通孔１１１を形成し、貫通孔１１１は、フォトリソグラフィとエッチング工程により形成され、下電極１０２の上表面１０５を露出する。エッチングは例えば、ドライエッチングである。
続いて、図２ｄを参照すると、相変化物質層１１２を蒸着し、そして積層して、貫通孔１１１内に充填する。相変化物質層１１２はＩｎ、Ｇｅ、Ｓｂ、Ｔｅ、あるいは、その混合物、ＧｅＳｂＴｅ、あるいは、ＩｎＧｅＳｂＴｅである。
最後に、図２ｅを参照すると、上電極１１４が複合層１１０の上に形成され、相変化物質層１１２と電気的に接続される。上電極１１４に適する材料は、ＴａＮ、Ｗ、ＴｉＮ、あるいは、ＴｉＷである。
実施例３
まず、図３ａを参照すると、下電極２０２を有する基板２００が提供され、絶縁層２０４が下電極２０２を環繞し、下電極２０２の上表面２０５を露出する。基板２００は、半導体製造工程に使用する基板で、例えば、ケイ素基板である。基板２００は、ＣＭＯＳ回路、隔離構造、キャパシタ、ダイオードを含む基板である。図を簡潔にするため、図中では平坦な長方形で表示される。下電極２０２は、例えば、Ａｌ、Ｗ、Ｍｏ、ＴｉＮ、あるいは、ＴｉＷ等から形成される。絶縁層２０４はケイ素含有の化合物、例えば、酸化ケイ素、あるいは、窒化ケイ素である。
まず、図３ａを参照すると、下電極２０２を有する基板２００が提供され、絶縁層２０４が下電極２０２を環繞し、下電極２０２の上表面２０５を露出する。基板２００は、半導体製造工程に使用する基板で、例えば、ケイ素基板である。基板２００は、ＣＭＯＳ回路、隔離構造、キャパシタ、ダイオードを含む基板である。図を簡潔にするため、図中では平坦な長方形で表示される。下電極２０２は、例えば、Ａｌ、Ｗ、Ｍｏ、ＴｉＮ、あるいは、ＴｉＷ等から形成される。絶縁層２０４はケイ素含有の化合物、例えば、酸化ケイ素、あるいは、窒化ケイ素である。
続いて、図３ｂを参照すると、相変化物質層２１２が下電極２０２上に形成され、電気的に接続する。続いて、上電極２１４を相変化物質層２１２に形成し、下電極２０２と電気的に接続する。相変化物質層２１２は、Ｉｎ、Ｇｅ、Ｓｂ、Ｔｅ、あるいは、それらの混合物、ＧｅＳｂＴｅ、あるいは、ＩｎＧｅＳｂＴｅである。上電極２１４に適する材料は、ＴａＮ、Ｗ、ＴｉＮ、あるいは、ＴｉＷである。相変化物質層２１２と上電極２１４の形成方法は、相変化物質層と導電層を基板２００に形成する工程と、リソグラフィとエッチングにより、相変化物質層２１２と上電極２１４のパターンを形成する工程とからなる。
続いて、図３ｃを参照すると、誘電材料層２０６と低熱伝導材料層２０８が基板２００上に交互に形成される。特に、誘電材料層と低熱伝導材料層間の複合層の荷重配分比は、１：１０〜１：１である。低熱伝導材料層２０８は、０．１〜１Ｗ／ｍＫ、例えば、０．２〜０．３Ｗ／ｍＫの熱伝導率を有し、低熱伝導材料層２０８は相変化物質、窒素をドープした相変化物質、あるいは、酸素をドープした相変化物質、例えば、Ｇｅ2Ｓｂ2Ｔｅ5である。誘電材料層２０６は、ケイ素含有の化合物、例えば、酸化ケイ素、窒化ケイ素、あるいは、それらの混合物である。
最後に、図３ｄを参照すると、基板がエッチングされて、誘電材料層２０６と低熱伝導材料層２０８を上電極２１４と基板２００上で除去し、上電極２１４の上表面と基板２００を露出する。図４は図３ｄの上視図で、図から分かるように、誘電材料層２０６と低熱伝導材料層２０８はエッチング後、複合層２１０を形成し、複合層２１０は、交互の同心環のパターン化された誘電材料層２０６ａとパターン化された低熱伝導材料層２０８ａを有し、相変化物質２１２と上電極２１４パターンを環繞する。特に、誘電材料層２０６は、相変化物質層２１２と上電極２１４の側壁と周囲に形成されて、直接接触する。
上述のように、必要なジュール加熱が減少するので、本発明の相変化メモリ素子はプログラミング電流とプログラミング電圧を効果的に低下させる。この他、プログラミング電流密度が減少するので、信頼性が向上する。さらに、本発明の相変化メモリ素子の製造工程は簡単で、異なる素子の製造工程に適用でき、かつ、製造工程費用が安い。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
１０、１００、２００ 基板
１２、１０２、２０２ 下電極
１４、１０４、２０４ 絶縁層
１５、１０５、２０５ 下電極の上表面
１６、２０６、１０６ 誘電材料層
１８、２０８、１０８ 低熱伝導材料層
２０、１１０、２１０ 複合層
２２、１１１ 貫通孔
２４、１１２、２１２ 相変化物質層
２６、１１４、２１４ 上電極
２０６ａ パターン化された誘電材料層
２０８ａ パターン化された低熱伝導材料層
１２、１０２、２０２ 下電極
１４、１０４、２０４ 絶縁層
１５、１０５、２０５ 下電極の上表面
１６、２０６、１０６ 誘電材料層
１８、２０８、１０８ 低熱伝導材料層
２０、１１０、２１０ 複合層
２２、１１１ 貫通孔
２４、１１２、２１２ 相変化物質層
２６、１１４、２１４ 上電極
２０６ａ パターン化された誘電材料層
２０８ａ パターン化された低熱伝導材料層
Claims (16)
- 相変化メモリ素子であって、
誘電材料と低熱伝導材料からなる複合層と、
前記複合層中に形成される貫通孔と、
前記貫通孔に充填される相変化物質と、
を有し、
前記低熱伝導材料は、０．１〜１Ｗ／ｍＫの熱伝導率を有し、
前記複合層は、前記誘電材料層と前記低熱伝導材料層が交互に重なった層である
ことを特徴とする相変化メモリ素子。 - 前記誘電材料は、酸化ケイ素、窒化ケイ素、あるいは、それらの混合物であることを特徴とする請求項１記載の相変化メモリ素子。
- 前記低熱伝導材料は、相変化物質であることを特徴とする請求項１記載の相変化メモリ素子。
- 前記低熱伝導材料は、窒素をドープした相変化物質であることを特徴とする請求項１記載の相変化メモリ素子。
- 前記低熱伝導材料は、酸素をドープした相変化物質であることを特徴とする請求項１記載の相変化メモリ素子。
- 前記誘電材料層の厚さは少なくとも３ｎｍであることを特徴とする請求項１記載の相変化メモリ素子。
- 前記低熱伝導材料層の厚さは少なくとも３ｎｍであることを特徴とする請求項１記載の相変化メモリ素子。
- 少なくとも一層の誘電材料層と低熱伝導材料を有することを特徴とする請求項１記載の相変化メモリ素子。
- 前記複合層は、前記誘電材料と前記低熱伝導材料の混合物であることを特徴とする請求項１記載の相変化メモリ素子。
- 前記誘電材料と前記低熱伝導材料間の複合層の荷重配分比は、１：１０〜１：１であるとことを特徴とする請求項９記載の相変化メモリ素子。
- 前記複合層は、交互の同心環の誘電材料層と低熱伝導材料層を有し、前記貫通孔を環繞することを特徴とする請求項１記載の相変化メモリ素子。
- 前記誘電材料は前記貫通孔周囲に形成され、直接接触することを特徴とする請求項１１記載の相変化メモリ素子。
- 相変化メモリ素子であって、
基板と、
前記基板上に形成される電極と、
前記基板上に形成され、誘電材料と低熱伝導材料からなる複合層と、
前記複合層を貫通する貫通孔と、
前記貫通孔に充填され、前記電極と接触する相変化物質層と、
を有し、
前記低熱伝導材料は、０．１〜１Ｗ／ｍＫの熱伝導率を有し、
前記複合層は、前記誘電材料と前記低熱伝導材料が交互に重なった層である
ことを特徴とする相変化メモリ素子。 - 前記低熱伝導材料は、相変化物質、窒素をドープした相変化物質、あるいは、酸素をドープした相変化物質であることを特徴とする請求項１３記載の相変化メモリ素子。
- 前記複合層は、前記誘電材料と前記低熱伝導材料の混合物であることを特徴とする請求項１３記載の相変化メモリ素子。
- 前記複合層は、交互の同心環の誘電材料層と低熱伝導材料層を有し、前記貫通孔を環繞することを特徴とする請求項１３記載の相変化メモリ素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/748,440 | 2007-05-14 | ||
| US11/748,440 US7679163B2 (en) | 2007-05-14 | 2007-05-14 | Phase-change memory element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008283163A JP2008283163A (ja) | 2008-11-20 |
| JP5020045B2 true JP5020045B2 (ja) | 2012-09-05 |
Family
ID=40026586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007315873A Active JP5020045B2 (ja) | 2007-05-14 | 2007-12-06 | 相変化メモリ素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7679163B2 (ja) |
| JP (1) | JP5020045B2 (ja) |
| CN (1) | CN101308903B (ja) |
| TW (1) | TWI367584B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2913523B1 (fr) * | 2007-03-09 | 2009-06-05 | Commissariat Energie Atomique | Disposistif de memorisation de donnees multi-niveaux a materiau a changement de phase |
| TWI347607B (en) | 2007-11-08 | 2011-08-21 | Ind Tech Res Inst | Writing system and method for a phase change memory |
| US7897953B2 (en) * | 2008-01-16 | 2011-03-01 | Micron Technology, Inc. | Multi-level programmable PCRAM memory |
| US8426838B2 (en) | 2008-01-25 | 2013-04-23 | Higgs Opl. Capital Llc | Phase-change memory |
| US8124950B2 (en) * | 2008-08-26 | 2012-02-28 | International Business Machines Corporation | Concentric phase change memory element |
| US8324605B2 (en) * | 2008-10-02 | 2012-12-04 | Macronix International Co., Ltd. | Dielectric mesh isolated phase change structure for phase change memory |
| US8604457B2 (en) * | 2008-11-12 | 2013-12-10 | Higgs Opl. Capital Llc | Phase-change memory element |
| TWI402845B (zh) | 2008-12-30 | 2013-07-21 | Higgs Opl Capital Llc | 相變化記憶體陣列之驗證電路及方法 |
| TWI412124B (zh) | 2008-12-31 | 2013-10-11 | Higgs Opl Capital Llc | 相變化記憶體 |
| KR101716472B1 (ko) * | 2010-05-24 | 2017-03-15 | 삼성전자 주식회사 | 상변화 물질을 포함하는 비휘발성 메모리 소자 |
| CN101937971A (zh) * | 2010-08-18 | 2011-01-05 | 中国科学院半导体研究所 | 垂直相变存储器及制备方法 |
| CN101924119A (zh) * | 2010-08-18 | 2010-12-22 | 中国科学院半导体研究所 | 垂直相变存储器及制备方法 |
| CN102569644B (zh) * | 2010-12-15 | 2014-03-12 | 中国科学院上海微系统与信息技术研究所 | 用于相变存储器的Sb2Tey-Si3N4复合相变材料及制备方法 |
| US8946666B2 (en) | 2011-06-23 | 2015-02-03 | Macronix International Co., Ltd. | Ge-Rich GST-212 phase change memory materials |
| US8932901B2 (en) | 2011-10-31 | 2015-01-13 | Macronix International Co., Ltd. | Stressed phase change materials |
| CN104966717B (zh) | 2014-01-24 | 2018-04-13 | 旺宏电子股份有限公司 | 一种存储器装置及提供该存储器装置的方法 |
| US9672906B2 (en) | 2015-06-19 | 2017-06-06 | Macronix International Co., Ltd. | Phase change memory with inter-granular switching |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5933365A (en) | 1997-06-19 | 1999-08-03 | Energy Conversion Devices, Inc. | Memory element with energy control mechanism |
| US6580144B2 (en) * | 2001-09-28 | 2003-06-17 | Hewlett-Packard Development Company, L.P. | One time programmable fuse/anti-fuse combination based memory cell |
| US6670628B2 (en) * | 2002-04-04 | 2003-12-30 | Hewlett-Packard Company, L.P. | Low heat loss and small contact area composite electrode for a phase change media memory device |
| CN1639867A (zh) * | 2002-07-11 | 2005-07-13 | 松下电器产业株式会社 | 非易失性存储器及其制造方法 |
| FR2860910B1 (fr) * | 2003-10-10 | 2006-02-10 | Commissariat Energie Atomique | Dispositif a jonction tunnel magnetique et procede d'ecriture/lecture d'un tel dispositif |
| US7348590B2 (en) * | 2005-02-10 | 2008-03-25 | Infineon Technologies Ag | Phase change memory cell with high read margin at low power operation |
| US7214958B2 (en) * | 2005-02-10 | 2007-05-08 | Infineon Technologies Ag | Phase change memory cell with high read margin at low power operation |
| CN1744324A (zh) * | 2005-08-11 | 2006-03-08 | 上海交通大学 | 降低相变存储器编程电流的单元结构 |
| US7601995B2 (en) * | 2005-10-27 | 2009-10-13 | Infineon Technologies Ag | Integrated circuit having resistive memory cells |
| US7417245B2 (en) * | 2005-11-02 | 2008-08-26 | Infineon Technologies Ag | Phase change memory having multilayer thermal insulation |
| EP1966841B1 (en) * | 2005-12-20 | 2010-09-08 | Nxp B.V. | A vertical phase change memory cell and methods for manufacturing thereof |
| US8084799B2 (en) * | 2006-07-18 | 2011-12-27 | Qimonda Ag | Integrated circuit with memory having a step-like programming characteristic |
| US7453081B2 (en) * | 2006-07-20 | 2008-11-18 | Qimonda North America Corp. | Phase change memory cell including nanocomposite insulator |
| JP2008085204A (ja) * | 2006-09-28 | 2008-04-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US7682868B2 (en) * | 2006-12-06 | 2010-03-23 | Macronix International Co., Ltd. | Method for making a keyhole opening during the manufacture of a memory cell |
| US7476587B2 (en) * | 2006-12-06 | 2009-01-13 | Macronix International Co., Ltd. | Method for making a self-converged memory material element for memory cell |
| US7473576B2 (en) * | 2006-12-06 | 2009-01-06 | Macronix International Co., Ltd. | Method for making a self-converged void and bottom electrode for memory cell |
-
2007
- 2007-05-14 US US11/748,440 patent/US7679163B2/en active Active
- 2007-10-15 TW TW096138486A patent/TWI367584B/zh active
- 2007-12-06 JP JP2007315873A patent/JP5020045B2/ja active Active
- 2007-12-07 CN CN200710196280.8A patent/CN101308903B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TW200845443A (en) | 2008-11-16 |
| TWI367584B (en) | 2012-07-01 |
| CN101308903B (zh) | 2011-06-08 |
| US20080283814A1 (en) | 2008-11-20 |
| CN101308903A (zh) | 2008-11-19 |
| US7679163B2 (en) | 2010-03-16 |
| JP2008283163A (ja) | 2008-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5020045B2 (ja) | 相変化メモリ素子 | |
| TWI338392B (en) | Phase-change memory element and method for fabricating the same | |
| US7868314B2 (en) | Phase change memory device and fabricating method therefor | |
| JP4150667B2 (ja) | ポアの位置を高くした相変化型メモリ | |
| US7521706B2 (en) | Phase change memory devices with contact surface area to a phase changeable material defined by a sidewall of an electrode hole and methods of forming the same | |
| US7521372B2 (en) | Method of fabrication of phase-change memory | |
| US8884260B2 (en) | Phase change memory element | |
| US20080283812A1 (en) | Phase-change memory element | |
| US8426838B2 (en) | Phase-change memory | |
| US20080186762A1 (en) | Phase-change memory element | |
| US20090189140A1 (en) | Phase-change memory element | |
| US8216877B2 (en) | Phase-change memory and fabrication method thereof | |
| US20090045386A1 (en) | Phase-change memory element | |
| US20240284809A1 (en) | Memory cell, semiconductor device having the same, and methods of manufacturing the same | |
| JP2015002283A (ja) | 半導体装置及びその製造方法 | |
| US9024291B2 (en) | Resistive memory device and fabrication method thereof | |
| TWI429070B (zh) | 包含可相變之材料區域之記憶體裝置及其製造方法 | |
| JP4257354B2 (ja) | 相変化メモリ | |
| KR20200093743A (ko) | 정보 저장 패턴을 포함하는 반도체 소자 및 그 제조 방법 | |
| KR100831159B1 (ko) | 상변화 메모리 및 그 제조방법 | |
| JP2013058581A (ja) | 相変化メモリ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100402 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120112 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120117 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120531 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120612 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5020045 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |