CN101937971A - 垂直相变存储器及制备方法 - Google Patents
垂直相变存储器及制备方法 Download PDFInfo
- Publication number
- CN101937971A CN101937971A CN 201010256828 CN201010256828A CN101937971A CN 101937971 A CN101937971 A CN 101937971A CN 201010256828 CN201010256828 CN 201010256828 CN 201010256828 A CN201010256828 A CN 201010256828A CN 101937971 A CN101937971 A CN 101937971A
- Authority
- CN
- China
- Prior art keywords
- material layer
- insulating material
- electric insulating
- phase
- thermal conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种垂直相变存储器，包括：一衬底；一底部电极制作在衬底上；一下电热绝缘材料层制作在底部电极上；一低热导率材料包裹层制作在下电热绝缘材料层上；一上电热绝缘材料层制作在低热导率材料包裹层上；其中所述的下电热绝缘材料层、低热导率材料包裹层和上电热绝缘材料层的中间有一小孔；一加热电极插塞柱，该加热电极插塞柱位于下电热绝缘材料层、低热导率材料包裹层和上电热绝缘材料层中间的小孔内；一相变材料插塞柱，该相变材料插塞柱位于下电热绝缘材料层、低热导率材料包裹层和上电热绝缘材料层中间的小孔内，并位于加热电极插塞柱之上；一顶部电极，该顶部电极制作在上电热绝缘材料层上，并覆盖相变材料插塞柱。
Description
技术领域
本发明涉及存储器领域，特别涉及一种垂直相变存储器及制备方法。其是在相变材料插塞的局部用低热导率的材料进行包裹的垂直相变存储器。该方法实现了减小相变材料层局部的热扩散，提高相变材料插塞局部的加热效率，进而调制相变材料插塞中发生相变的有效区域的位置，该位置随着低热导率材料包裹层的位置的改变而改变。因此，该方法在相变存储器的热调控方面具有很大的优越性。
背景技术
相变存储器(PRAM或者OUM)是由S.R.Ovshinsky在1968年基于硫系化合物薄膜相变时具有明显的电阻差异而具有存储效应提出来的。它具有高速读取、高可擦写次数、非易失性、功耗低、成本低、可多级存储、抗强震动和抗辐照等优点，被国际半导体工业协会认为是最有可能取代目前的Flash存储器，而成为未来存储器的主流产品和最先成为商用产品的器件。相变存储器自诞生以来已经有很多人对它进行了研究，例如Ovonyx、Intel、IBM、Samsung、STMicroelectronics、Hitachi等，通过改变相变材料和器件结构等已经使其具备了良好的性能。
相变存储器从高阻态到低阻态(硫系化合物非晶态→晶态)的过程称为set过程，而将相变存储器从低阻态到高阻态(硫系化合物晶态→非晶态)的过程称为reset过程。要实现set过程，只要在相变存储器上施加一个宽而低的电脉冲，电流产生的焦耳热使硫系化合物的温度高于其晶化温度而低于其熔点，这样保证硫系化合物在脉冲施加的过程中能够形成晶化的导电通道，从而实现器件由高阻态向低阻态的转变。要实现reset过程，只要在相变存储器上施加一个“瘦高”的电脉冲，电流所产生的焦耳热使导电通道内相变材料的温度在短时间内升高到熔点以上，随后在“瘦高”电脉冲快速撤除的瞬间，已经熔化的相变材料由于急速冷却而恢复到非晶态，从而实现低阻态→高阻态的转变。由此可见，焦耳热在相变过程中起着重要的作用，有效的减小热扩散提高加热效率对相变存储器具有重要的意义。
目前，减小热扩散提高加热效率方法，主要有：在电极和相变材料之间增加热阻层，提高相变材料晶态电阻率等。但是它们的有效相变区域大多都仍然集中在电极附近。由于电极的热导率通常都比较高，经过电极扩散的热量占了60-72％。为了更好的实现热扩散更小加热效率更高的相变存储器，我们提出本发明构思。
发明内容
本发明的主要目的在于提供一种垂直相变存储器及制备方法，具有热扩散更小加热效率更高的优点。
为达到上述目的，本发明提供一种垂直相变存储器，包括：
一衬底；
一底部电极，该底部电极制作在衬底上；
一下电热绝缘材料层，该下电热绝缘材料层制作在底部电极上；
一低热导率材料包裹层，该低热导率材料包裹层制作在下电热绝缘材料层上；
一上电热绝缘材料层，该上电热绝缘材料层制作在低热导率材料包裹层上；
其中所述的下电热绝缘材料层、低热导率材料包裹层和上电热绝缘材料层的中间有一小孔；
一加热电极插塞柱，该加热电极插塞柱位于下电热绝缘材料层、低热导率材料包裹层和上电热绝缘材料层中间的小孔内；
一相变材料插塞柱，该相变材料插塞柱位于下电热绝缘材料层、低热导率材料包裹层和上电热绝缘材料层中间的小孔内，并位于加热电极插塞柱之上；
一顶部电极，该顶部电极制作在上电热绝缘材料层上，并覆盖相变材料插塞柱。
其中所述的电热绝缘材料层和上电热绝缘材料层是同一种材料，该下电热绝缘材料层是氮化物、氧化物、硫化物或其中两种以上材料组成的混合物，该下电热绝缘材料层的厚度为0-500nm，该上电热绝缘材料层的厚度为0-500nm。
其中所述的低热导率材料包裹层103的热导率值低于下电热绝缘材料层102的热导率值，该低热导率材料包裹层103是氧化硅、富勒烯或空气，该低热导率材料包裹层103的厚度为0-500nm。
其中所述的下电热绝缘材料层和上电热绝缘材料层的厚度不能同时为0nm。
其中所述的小孔104的孔径、加热电极插塞柱的直径和相变材料插塞柱的直径为0-500nm。
其中所述的上电热绝缘材料层中间的小孔的深度到底部电极的上表面，露出底部电极。
其中所述的加热电极插塞柱的厚度小于或者等于下电热绝缘材料层的厚度，该加热电极插塞柱的厚度和相变材料插塞柱的厚度之和等于小孔的深度。
本发明还提供一种垂直相变存储器的制备方法，该方法包括：
步骤1：在绝缘或者半导体衬底上面底部电极；
步骤2：再依次生长一层下电热绝缘材料层和低热导率材料层和上电热绝缘材料层；
步骤3：在上电热绝缘材料层的中间利用微纳加工技术制备小孔；
步骤4：利用化学镀或电镀的方法在小孔内选择性的填充加热电极插塞柱；
步骤5：利用化学气相淀积的方法填充相变材料插塞柱，并将小孔填满；
步骤6：用化学机械抛光或者反刻蚀的方法，将上电热绝缘材料层的表面剩余的相变材料去除；
步骤7：在上电热绝缘材料层的上方制备顶部电极，完成相变存储器的制备。
其中所述的下电热绝缘材料层和上电热绝缘材料层是同一种材料，该下电热绝缘材料层是氮化物、氧化物、硫化物或其中两种以上材料组成的混合物，该下电热绝缘材料层的厚度为0-500nm，该上电热绝缘材料层的厚度为0-500nm。
其中所述的低热导率材料包裹层的热导率值低于下电热绝缘材料层的热导率值，该低热导率材料包裹层是氧化硅、富勒烯或空气，该低热导率材料包裹层的厚度为0-500nm。
其中所述的下电热绝缘材料层和上电热绝缘材料层的厚度不能同时为0nm。
其中所述的小孔的孔径、加热电极插塞柱的直径和相变材料插塞柱的直径为0-500nm。
其中所述的上电热绝缘材料层中间的小孔的深度到底部电极的上表面，露出底部电极。
其中所述的加热电极插塞柱的厚度小于或者等于下电热绝缘材料层的厚度，该加热电极插塞柱的厚度和相变材料插塞柱的厚度之和等于小孔的深度。
从上述技术方案可以看出，本发明具有以下有益效果：
本发明提供的这种垂直相变存储器及制备方法具有：
1、低热导率材料包裹层的作用是减小相变材料插塞局部的热扩散，提高相变材料插塞局部的加热效率，进而调制相变材料插塞中发生相变的有效区域的位置，该位置随着低热导率材料包裹层的位置和厚度的变化而变化，从而实现了有效相变区域位置的可调控性。
2、可以使有效相变区域远离电极，由于相变材料本身热导率很低(仅约0.25W/m·K)，使得有效相变区域限制在四周均为低热导率材料的环境中，从而进一步减小了有效相变区域的热扩散，提高了加热效率。
3、结合了化学镀或电镀的方法，在相变材料下面制备了加热电极插塞柱，减小了相变材料在小孔内所占的体积，进一步提高了加热的效率。
附图说明
为进一步说明本发明的技术特征，结合以下附图，对本发明作一详细的描述，其中：
图1是本发明提供的垂直相变存储器的剖面图；
图2是本发明提供的垂直相变存储器的制备方法的工艺流程图；
具体实施方式
请参阅图1所示，本发明一种垂直相变存储器，包括：
一衬底100；
一底部电极101，该底部电极101制作在衬底100上；
一下电热绝缘材料层102，该下电热绝缘材料层102制作在底部电极101上；所述的下电热绝缘材料层102可以是氮化物，氧化物，硫化物或其中两种以上材料组成的混合物，低热导率材料包裹层103可以是氧化硅，富勒烯或空气；该下电热绝缘材料层102的厚度为0-500nm；
一低热导率材料包裹层103，该低热导率材料包裹层103制作在下电热绝缘材料层102上，该低热导率材料包裹层103的厚度为0-500nm；
一上电热绝缘材料层102’，该上电热绝缘材料层102’制作在低热导率材料包裹层103上；该上电热绝缘材料层102’的厚度为0-500nm；
所述的该下电热绝缘材料层102和上电热绝缘材料层102’的厚度不能同时为0nm；
其中所述的下电热绝缘材料层102和上电热绝缘材料层102’是同一种材料；
其中所述的下电热绝缘材料层102、低热导率材料包裹层103和上电热绝缘材料层102’的中间有一小孔104；所述的低热导率材料包裹层103的热导率值低于下电热绝缘材料层102的热导率值；
所述的上电热绝缘材料层102’中间的小孔104的深度到底部电极101的上表面，露出底部电极101；
一加热电极插塞柱105，该加热电极插塞柱105位于下电热绝缘材料层102、低热导率材料包裹层103和上电热绝缘材料层102’中间的小孔104内，所述的加热电极插塞柱105的厚度小于或者等于下电热绝缘材料层102的厚度，所述的加热电极插塞柱105的厚度和相变材料插塞柱105’的厚度之和等于小孔104的深度；
一相变材料插塞柱105’，该相变材料插塞柱105’位于下电热绝缘材料层102、低热导率材料包裹层103和上电热绝缘材料层102’中间的小孔104内，并位于加热电极插塞柱105之上；
所述的小孔104的孔径、加热电极插塞柱105的直径和相变材料插塞柱105’的直径为0-500nm；
一顶部电极106，该顶部电极106制作在上电热绝缘材料层102’上，并覆盖相变材料插塞柱105’。
请图2，结合参阅图1所示，本发明一种垂直相变存储器的制备方法，该方法包括：
步骤1：在绝缘或者半导体衬底100上面底部电极101；
步骤2：再依次生长一层下电热绝缘材料层102和低热导率材料层103和上电热绝缘材料层102’；其中所述的下电热绝缘材料层102和上电热绝缘材料层102’是同一种材料；其中所述的低热导率材料包裹层103的热导率值低于下电热绝缘材料层102的热导率值；其中所述的下电热绝缘材料层102可以是氮化硅，低热导率材料包裹层103可以是氧化硅，富勒烯或空气；其中所述的下电热绝缘材料层102可以是氮化物，氧化物，硫化物或其中两种以上材料组成的混合物，低热导率材料包裹层103可以是富勒烯或空气；其中所述的下电热绝缘材料层102的厚度为0-500nm；其中所述的上电热绝缘材料层102’的厚度为0-500nm；其中所述的下电热绝缘材料层102和上电热绝缘材料层102’的厚度不能同时为0nm；其中所述的低热导率材料包裹层103的厚度为0-500nm；其中所述的低热导率材料包裹层103的厚度为0-500nm；其中所述的低热导率材料包裹层103的作用是减小后叙的相变材料插塞柱105’局部的热扩散，提高相变材料插塞柱105’局部的加热效率，进而调制相变材料插塞柱105’中发生相变的有效区域的位置，该位置随着低热导率材料包裹层103的位置的改变而改变；
步骤3：在上电热绝缘材料层102’的中间利用微纳加工技术制备小孔104；其中所述的小孔104的孔径为0-500nm；其中所述的上电热绝缘材料层102’中间的小孔104的深度到底部电极101的上表面，露出底部电极101；
步骤4：利用化学镀或电镀的方法在小孔内选择性的填充加热电极插塞柱105；其中所述的加热电极插塞柱105的厚度小于或者等于下电热绝缘材料层102的厚度；其中所述加热电极插塞柱105的直径为0-500nm；
步骤5：利用化学气相淀积的方法填充相变材料插塞柱105’，并将小孔104填满；其中所述相变材料插塞柱105’的直径0-500nm；其中所述的加热电极插塞柱105的厚度和相变材料插塞柱105’的厚度之和等于小孔104的深度；
步骤6：用化学机械抛光或者反刻蚀的方法，将上电热绝缘材料层102’的表面剩余的相变材料去除；
步骤7：在上电热绝缘材料层102’的上方制备顶部电极106，完成相变存储器的制备。
实施例
步骤1：在绝缘或者半导体衬底上面底部电极；
步骤2：再依次生长一层下氮化硅、SiO2和氮化硅，其厚度为200nm；
步骤3：在上层氮化硅的中间利用微纳加工技术制备小孔，孔径为200nm；
步骤4：利用化学镀或电镀的方法在小孔内选择性的填充加热电极插塞柱；
步骤5：利用化学气相淀积的方法填充相变材料插塞柱，并将小孔填满；
步骤6：用化学机械抛光或者反刻蚀的方法，将上层氮化硅的表面剩余的相变材料去除；
步骤7：在上层氮化硅的上方制备顶部电极，完成相变存储器的制备。
实施例2
步骤1：在绝缘或者半导体衬底上面底部电极；
步骤2：再依次生长一层下SiO2，富勒烯薄膜和SiO2，其厚度为200nm；
步骤3：在上层氮化硅的中间利用微纳加工技术制备小孔，孔径为200nm；
步骤4：利用化学镀或电镀的方法在小孔内选择性的填充加热电极插塞柱；
步骤5：利用化学气相淀积的方法填充相变材料插塞柱，并将小孔填满；
步骤6：用化学机械抛光或者反刻蚀的方法，将上层SiO2的表面剩余的相变材料去除；
步骤7：在上层SiO2的上方制备顶部电极，完成相变存储器的制备。
以上所述，仅为本发明中的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉该技术的人在本发明所揭露的技术范围内，可轻易想到的变换或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。
Claims (14)
1.一种垂直相变存储器，包括：
一衬底；
一底部电极，该底部电极制作在衬底上；
一下电热绝缘材料层，该下电热绝缘材料层制作在底部电极上；
一低热导率材料包裹层，该低热导率材料包裹层制作在下电热绝缘材料层上；
一上电热绝缘材料层，该上电热绝缘材料层制作在低热导率材料包裹层上；
其中所述的下电热绝缘材料层、低热导率材料包裹层和上电热绝缘材料层的中间有一小孔；
一加热电极插塞柱，该加热电极插塞柱位于下电热绝缘材料层、低热导率材料包裹层和上电热绝缘材料层中间的小孔内；
一相变材料插塞柱，该相变材料插塞柱位于下电热绝缘材料层、低热导率材料包裹层和上电热绝缘材料层中间的小孔内，并位于加热电极插塞柱之上；
一顶部电极，该顶部电极制作在上电热绝缘材料层上，并覆盖相变材料插塞柱。
2.根据权利要求1所述的垂直相变存储器，其中所述的电热绝缘材料层和上电热绝缘材料层是同一种材料，该下电热绝缘材料层是氮化物、氧化物、硫化物或其中两种以上材料组成的混合物，该下电热绝缘材料层的厚度为0-500nm，该上电热绝缘材料层的厚度为0-500nm。
3.根据权利要求1所述的垂直相变存储器，其中所述的低热导率材料包裹层103的热导率值低于下电热绝缘材料层102的热导率值，该低热导率材料包裹层103是氧化硅、富勒烯或空气，该低热导率材料包裹层103的厚度为0-500nm。
4.根据权利要求2所述的垂直相变存储器，其中所述的下电热绝缘材料层和上电热绝缘材料层的厚度不能同时为0nm。
5.根据权利要求1所述的垂直相变存储器，其中所述的小孔104的孔径、加热电极插塞柱的直径和相变材料插塞柱的直径为0-500nm。
6.根据权利要求1所述的垂直相变存储器，其中所述的上电热绝缘材料层中间的小孔的深度到底部电极的上表面，露出底部电极。
7.根据权利要求1所述的垂直相变存储器，其中所述的加热电极插塞柱的厚度小于或者等于下电热绝缘材料层的厚度，该加热电极插塞柱的厚度和相变材料插塞柱的厚度之和等于小孔的深度。
8.一种垂直相变存储器的制备方法，该方法包括：
步骤1：在绝缘或者半导体衬底上面底部电极；
步骤2：再依次生长一层下电热绝缘材料层和低热导率材料层和上电热绝缘材料层；
步骤3：在上电热绝缘材料层的中间利用微纳加工技术制备小孔；
步骤4：利用化学镀或电镀的方法在小孔内选择性的填充加热电极插塞柱；
步骤5：利用化学气相淀积的方法填充相变材料插塞柱，并将小孔填满；
步骤6：用化学机械抛光或者反刻蚀的方法，将上电热绝缘材料层的表面剩余的相变材料去除；
步骤7：在上电热绝缘材料层的上方制备顶部电极，完成相变存储器的制备。
9.根据权利要求8所述的垂直相变存储器的制备方法，其中所述的下电热绝缘材料层和上电热绝缘材料层是同一种材料，该下电热绝缘材料层是氮化物、氧化物、硫化物或其中两种以上材料组成的混合物，该下电热绝缘材料层的厚度为0-500nm，该上电热绝缘材料层的厚度为0-500nm。
10.根据权利要求8所述的垂直相变存储器的制备方法，其中所述的低热导率材料包裹层的热导率值低于下电热绝缘材料层的热导率值，该低热导率材料包裹层是氧化硅、富勒烯或空气，该低热导率材料包裹层的厚度为0-500nm。
11.根据权利要求9所述的垂直相变存储器的制备方法，其中所述的下电热绝缘材料层和上电热绝缘材料层的厚度不能同时为0nm。
12.根据权利要求8所述的垂直相变存储器的制备方法，其中所述的小孔的孔径、加热电极插塞柱的直径和相变材料插塞柱的直径为0-500nm。
13.根据权利要求8所述的垂直相变存储器的制备方法，其中所述的上电热绝缘材料层中间的小孔的深度到底部电极的上表面，露出底部电极。
14.根据权利要求8所述的垂直相变存储器的制备方法，其中所述的加热电极插塞柱的厚度小于或者等于下电热绝缘材料层的厚度，该加热电极插塞柱的厚度和相变材料插塞柱的厚度之和等于小孔的深度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010256828 CN101937971A (zh) | 2010-08-18 | 2010-08-18 | 垂直相变存储器及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010256828 CN101937971A (zh) | 2010-08-18 | 2010-08-18 | 垂直相变存储器及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101937971A true CN101937971A (zh) | 2011-01-05 |
Family
ID=43391179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010256828 Pending CN101937971A (zh) | 2010-08-18 | 2010-08-18 | 垂直相变存储器及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101937971A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112909160A (zh) * | 2021-01-05 | 2021-06-04 | 华中科技大学 | 一种低操作功耗的相变存储单元及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101308903A (zh) * | 2007-05-14 | 2008-11-19 | 财团法人工业技术研究院 | 相变化存储器 |
| CN101335328A (zh) * | 2008-08-05 | 2008-12-31 | 中国科学院上海微系统与信息技术研究所 | 一种相变存储器器件单元结构及其制作方法 |
| US20100065805A1 (en) * | 2008-09-18 | 2010-03-18 | Park Nam Kyun | Phase change memory device having a bottleneck constriction and method of manufacturing the same |
-
2010
- 2010-08-18 CN CN 201010256828 patent/CN101937971A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101308903A (zh) * | 2007-05-14 | 2008-11-19 | 财团法人工业技术研究院 | 相变化存储器 |
| CN101335328A (zh) * | 2008-08-05 | 2008-12-31 | 中国科学院上海微系统与信息技术研究所 | 一种相变存储器器件单元结构及其制作方法 |
| US20100065805A1 (en) * | 2008-09-18 | 2010-03-18 | Park Nam Kyun | Phase change memory device having a bottleneck constriction and method of manufacturing the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112909160A (zh) * | 2021-01-05 | 2021-06-04 | 华中科技大学 | 一种低操作功耗的相变存储单元及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9276202B2 (en) | Phase-change storage unit containing TiSiN material layer and method for preparing the same | |
| US8916973B1 (en) | Semiconductor device with electrode structure including graphene pattern formed over metal pattern | |
| US20090196094A1 (en) | Integrated circuit including electrode having recessed portion | |
| KR102259259B1 (ko) | 가변 저항 메모리 장치의 제조 방법 | |
| CN103855300A (zh) | 相变存储器及其形成方法 | |
| CN101794862B (zh) | 垂直相变存储器的制备方法 | |
| CN102227015A (zh) | 一种相变存储材料及其制备方法 | |
| CN101640251B (zh) | 相变存储器存储单元底电极结构的改进及制作实施方法 | |
| US7812333B2 (en) | Integrated circuit including resistivity changing material having a planarized surface | |
| CN101764195B (zh) | 一种制作纳米尺寸相变存储器的方法 | |
| US7760546B2 (en) | Integrated circuit including an electrode having an outer portion with greater resistivity | |
| CN101916823B (zh) | 基于碲化锑复合相变材料的相变存储装置及其制备方法 | |
| US20090108248A1 (en) | Integrated circuit including doped semiconductor line having conductive cladding | |
| CN101924119A (zh) | 垂直相变存储器及制备方法 | |
| US7671353B2 (en) | Integrated circuit having contact including material between sidewalls | |
| CN101937971A (zh) | 垂直相变存储器及制备方法 | |
| US8609503B2 (en) | Phase change memory device and fabrication method thereof | |
| CN102637821B (zh) | 一种相变存储单元及其形成方法 | |
| US8254166B2 (en) | Integrated circuit including doped semiconductor line having conductive cladding | |
| CN102054934B (zh) | 一种平面相变存储器的制备方法 | |
| CN102610745B (zh) | 用于相变存储器的Si-Sb-Te基硫族化合物相变材料 | |
| US7679074B2 (en) | Integrated circuit having multilayer electrode | |
| US7696510B2 (en) | Integrated circuit including memory having reduced cross talk | |
| CN102694120B (zh) | 一种相变随机存储器及其制造方法 | |
| CN102544363A (zh) | 相变存储器底电极结构的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20110105 |