JP4497326B2 - 相変化メモリ及び相変化メモリの製造方法 - Google Patents
相変化メモリ及び相変化メモリの製造方法 Download PDFInfo
- Publication number
- JP4497326B2 JP4497326B2 JP2006254476A JP2006254476A JP4497326B2 JP 4497326 B2 JP4497326 B2 JP 4497326B2 JP 2006254476 A JP2006254476 A JP 2006254476A JP 2006254476 A JP2006254476 A JP 2006254476A JP 4497326 B2 JP4497326 B2 JP 4497326B2
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- linear
- layer
- groove
- change memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010410 layer Substances 0.000 claims description 172
- 238000004140 cleaning Methods 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 239000012790 adhesive layer Substances 0.000 claims description 16
- 239000012782 phase change material Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims 3
- 239000007788 liquid Substances 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 13
- 239000012535 impurity Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 150000004770 chalcogenides Chemical class 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 150000001787 chalcogens Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910021476 group 6 element Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、相変化メモリに関し、特に、絶縁層上に相変化層を積層した後にウェット洗浄する相変化メモリと、当該相変化メモリの製造方法に関する。
相変化メモリは、相変化材料にジュール熱を加えて相変化させることにより情報を記憶する半導体記憶装置である。例えば、相変化材料で形成された相変化層は、ヒータ電極とこれに対向して配設された金属層の間に挟まれている。ヒータ電極は金属層よりも小さな面積で相変化層に接続された電極であり、金属層とヒータ電極の間に電流を流したときに相変化層とヒータ電極の界面付近に発生するジュール熱によって相変化層の一部が相変化する。相変化材料は、急速に第１の温度まで加熱した後に急冷するとアモルファス状態となり、第１の温度よりも低い第２の温度まで緩やかに加熱した後に緩やかに冷却することにより結晶状態となる。アモルファス状態と結晶状態で相変化材料の抵抗値が異なることを利用し、相変化層を通じて流れる電流値を検出して相変化層に記憶された情報を読み出すことができる。相変化材料としては、硫黄（Ｓ）、セレン（Ｓｅ）あるいはテルル（Ｔｅ）などの第６族元素のカルコゲンを含んだＧｅｘＳｂｙＴｅｚなどのカルコゲナイド材料が知られている。
ヒータ電極は、絶縁層中に設けられて上方に露出していることが多く、相変化層は、ヒータ電極を含めた絶縁層上に形成される。金属層よりも絶縁材料層に対して接着しにくい特性をもつ相変化層は、加工工程において絶縁材料層から剥がれやすいという問題がある。金属層が絶縁層から剥がれる場合は、主に、加工工程で加熱された金属層に発生する膜応力が原因であるため、金属層の膜応力を緩和するためには金属層にスリットを入れておくのが有効である。一方、金属層とは異なり相変化層はパターン形成後の洗浄液による洗浄工程で剥がれが生じやすい。従って、金属層と同様に単に相変化層にスリットを入れることは、スリット内に溜まった洗浄液による相変化層の剥がれを誘発する。
特許文献１には、絶縁層上に相変化層と金属層を順に積層し、相変化層と金属層を同じパターンに形成する相変化メモリが記載されている。しかしながら、特許文献１には、洗浄工程における剥がれを防止する点についてはなんら記載がない。
相変化層を絶縁層により強く接着するためには、相変化層と絶縁層との間に接着層を設けるとよく、接着層の材料としてはチタン（Ｔｉ）が適している。所定範囲内でチタンを厚く形成するほど相変化層をより強く絶縁材料層に接着させることができるが、相変化メモリは加熱により相変化層を相変化させることにより情報を記憶するという特徴を有するため、チタンのように導電性が大きい材料で厚い接着層を形成すると、相変化に必要な熱が接着層を通じて拡散してしまうという問題がある。
本発明は、金属層に対する剥がれ対策をそのまま適用することができない相変化層を、洗浄時においても従来よりも絶縁材料層から剥がれにくくすることができる半導体記憶装置及び半導体記憶装置の製造方法を提供することを目的とする。
第１の相変化メモリは、絶縁層と、絶縁層上に相変化材料を積層した相変化層と、を備える。相変化層は、第１の線状部位と第２の線状部位とを含む複数の線状部位と、第１の溝部を含む１以上の溝部とを有する。記第１の溝部は、第１の線状部位と第２の線状部位との間に規定されて所定方向に延在すると共に、所定方向の両端が所定方向に開放されている。
第１の相変化メモリによれば、相変化層のパターニング後のウェット洗浄時に、第１の溝部を所定方向に流れる洗浄液が両端部から流れ出るため、第１の溝部の所定方向の両端部が相変化層によって閉じている場合に比較して第１の線状部位及び第２の線状部位を剥がそうとする力を弱めることができる。
また、第２の相変化メモリは、第１の相変化メモリにおいて、相変化材料層が、少なくとも一つの線状部位を複数の部位に分割する少なくとも１つの分流溝を更に備える。
第２の相変化メモリによれば、相変化層のパターニング後のウェット洗浄時に、複数の溝部を所定方向に流れる洗浄液が両端部から流れ出るため、複数の溝部の所定方向の両端部が相変化層によって閉じている場合に比較して線状部位を剥がそうとする力を弱めることができる。
第３の相変化メモリは、第１又は第２の相変化メモリにおいて、相変化層が、面状部位を更に有している。第１の線状部位は、所定の積層面に沿って長手方向及び幅方向が規定されており、長手方向一端で面状領域に接続されると共に幅方向を規定する第１の側面及び第２の側面をもつ。面状部位は、第１の部位と第２の部位とをもち、第１の部位は、第１の側面から延在する第３の側面をもち、第２の部位は、第２の側面から延在する第４の側面をもつ。第３の側面及び第４の側面は、第１の線状部位を仮想的に延長した領域を中心として互いに鏡像となる形状を有している。
第３の相変化メモリによれば、面状部位が第３の側面と第４の側面とにより洗浄液を均一に受けることにより、第３の側面と第４の側面とが異なる形状を有している場合に比較して面状部位及び線状部位を剥がれにくくすることができる。
第４の相変化メモリは、第３の相変化メモリにおいて、第１の部位と第２の部位とが、第１の線状部位を仮想的に延長した領域を中心として互いに鏡像となる形状を有している。
第４の相変化メモリによれば、面状部位が第１の部位と第２の部位とにより洗浄液を均一に受けることにより、第１の部位と第２の部位とが異なる形状を有している場合に比較して面状部位及び線状部位を剥がれにくくすることができる。
第５の相変化メモリは、第３又は第４の相変化メモリにおいて、第３の側面が、第１の側面に対して鈍角をなし、第４の側面が、第２の側面に対して鈍角をなしている。
第５の相変化メモリによれば、第３の側面及び第４の側面が直角或いは鋭角をなしている場合に比較して、第３の側面及び第４の側面で受ける力を弱めて面状部位及び線状部位を剥がれにくくすることができる。
第６の相変化メモリは、第３から第５のいずれかの相変化メモリにおいて、第１の側面を仮想的に延長した面と第１の領域で幅方向に最も突出した部位との距離が、溝部の幅方向における幅よりも小さい。
第６の相変化メモリによれば、溝部を所定方向に流れる洗浄液の一部を第３の側面に直接当てずに流すことができ、当該距離が溝部の幅より大きい場合に比較して、第３の側面で受ける力を弱めて面状部位及び線状部位を剥がれにくくすることができる。
また、絶縁層と相変化層との間に接着層を更に備えていてもよく、各相変化層上に金属層を更に備えていてもよい。
相変化メモリの製造方法は、半導体基板上の絶縁層上に相変化材料を積層し、相変化材料をパターニングして、第１の線状部位と第２の線状部位とを含む複数の線状部位と、第１の線状部位と第２の線状部位との間に規定されて所定方向に延在すると共に所定方向の少なくとも一端を所定方向に開放した第１の溝部を含む１以上の溝部とを有する相変化層を形成し、絶縁層上に相変化層を形成した半導体基板をウェット洗浄する工程を有する。
この相変化メモリの製造方法によれば、相変化層のパターニング後のウェット洗浄時に、第１の溝部を所定方向に流れる洗浄液が両端部から流れ出るため、第１の溝部の所定方向の両端部が相変化層によって閉じている場合に比較して第１の線状部位及び第２の線状部位を剥がそうとする力を弱めることができる。
この半導体記憶装置によれば、洗浄時に洗浄液による相変化層の剥がれることを防止することができる。
図１は、本実施形態の相変化メモリ１の記憶領域付近の断面図である。図１に示すように相変化メモリ１は、下層１０と、絶縁層１１と、相変化層１２と、金属層１３と、接着層１４と、ヒータ電極１５、及び、上層１６を備える。
下層１０は、シリコン基板２０と、複数の不純物拡散領域２１と、複数の素子分離領域２２と、絶縁膜２３と、複数のゲート電極２４と、複数のソース／ドレイン領域２５と、第１の層間絶縁膜２６と、複数の第１のコンタクトプラグ２７と、配線層２８と、第２の層間絶縁膜２９、及び、第２のコンタクトプラグ３０により構成されている。
下層１０の構成について製造方法と共に説明する。不純物拡散領域２１は、シリコン基板２０表面に複数設けられている。素子分離領域２２は、シリコン基板２０表面に設けられた複数の溝をシリコン酸化膜（ＳｉＯ２）で埋めることにより形成されており、複数の不純物拡散領域２１間を区切るとともに不純物拡散領域２１内を複数の領域に区画している。絶縁膜２３は、シリコン酸化膜により形成されており、不純物拡散領域２１及び素子分離領域２２の最上面を含めてシリコン基板２０の表面に積層されている。ゲート電極２４は、不純物拡散領域２１上方の絶縁膜２３上に設けられており、多結晶シリコン（ｐｏｌｙ−Ｓｉ）にタングステンシリサイド（ＷＳｉ）を積層した導電膜と、ゲート電極をエッチングする工程でハードマスクとして使用されるシリコン窒化膜（ＳｉＮ）、及び、他のシリコン窒化膜でエッチバックにより形成されたサイドウォールにより構成されている。ソース／ドレイン領域２５は、ゲート電極２４の両側にある不純物拡散領域２１の表面に不純物を注入することにより形成されている。第１の層間絶縁膜２６は、ゲート電極２４を埋設するように絶縁膜２３上に積層させたシリコン酸化膜をＣｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ（ＣＭＰ）で平坦化することにより形成されている。複数の第１のコンタクトプラグ２７は、フォトリソグラフィーとドライエッチングによりソース／ドレイン領域２５上から第１の層間絶縁膜２６及び絶縁膜２３を積層方向に貫通する第１のコンタクトホールを形成した後、第１のコンタクトホールをタングステン（Ｗ）で埋め、余分なタングステンをＣＭＰで除去することにより形成されている。配線層２８は、第１の層間絶縁膜２６上に積層したタングステンを、フォトリソグラフィーとドライエッチングによりパターニングすることにより形成されている。配線層２８には、複数の第１のコンタクトプラグ２７に接続されたビット線及び周辺回路部の局所配線が含まれている。第２の層間絶縁膜２９は、配線層２８を覆うように第１の層間絶縁膜２６上に積層されたシリコン酸化膜をＣＭＰで平坦化することにより形成されている。第２のコンタクトプラグ３０は、フォトリソグラフィーとドライエッチングによりソース／ドレイン領域２５から絶縁膜２３、第１の層間絶縁膜２６、及び、第２の層間絶縁膜２９を積層方向に貫通した第２のコンタクトホールを形成した後、第２のコンタクトホールに不純物をドープした多結晶シリコンを埋め込み、余分な多結晶シリコンをＣＭＰで除去することにより形成されている。
次に、下層１０上の構成について説明する。絶縁層１１は、シリコン酸化膜で形成されており下層１０の第２の層間絶縁膜２９及び第２のコンタクトプラグ３０上に積層されている。ヒータ電極１５は、タングステンにより形成されており、第２のコンタクトプラグ３０から絶縁層１１を積層方向に貫通するように配設されている。絶縁層１１上には、チタンで形成された接着層１４、カルコゲナイドで形成された相変化層１２、タングステンで形成された金属層１３が順に積層されている。接着層１４と相変化層１２、及び、金属層１３は、互いに積層方向に重なるように全て同じ形状をもち、第２のコンタクトプラグ３０を覆うように設けられている。なお、チタンで形成された接着層１４は、製造過程で加熱により相変化層１２中に拡散するため、明確な境界が見られない場合がある。上層１６は、シリコン酸化膜で形成されており、接着層１４、相変化層１２、金属層１３、及び、絶縁層１１を覆うように設けられている。下層１０及び上層１６には配線層などの各種構成部材が適宜設けられている。
図２は、相変化層１２の平面図である。相変化層１２は、線状部位群４０により構成されており、図１の接着層１４及び金属層１３は、図２の相変化層１２と積層方向に重なるようにパターニングされている。
線状部位群４０は、第１〜第７の線状部位４１〜４７を含む複数の線状部位により構成されている。第１〜第７の線状部位４１〜４７は、全て第１の方向６１に長手方向をそろえるように配設されており、第１の方向６１に直交する第２の方向６２の幅は均一であり、互いに等間隔となるように順に配設されている。本実施形態では第１〜第７の線状部位４１〜４７の幅は、３００ｎｍである。第１〜第７の線状部位４１〜４７は、第１の方向６１の両側の端部６３及び端部６４が第２の方向６２に直線状に並ぶように配設されている。第１〜第７の線状部位４１〜４７は全て同じ長さに形成されており、本実施形態では５ｍｍの長さとなるように形成されている。本実施形態の線状部位は、相変化して情報を記憶する相変化部として機能するが、試験用に形成されたＴｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ（ＴＥＧ）を構成するものであってもよい。
図２のＩＩＩ−ＩＩＩ断面で切断した図３の断面図に示すように、第２の方向６２に並んだ第１〜第７の線状部位４１〜４７の間には、順に第１〜第６の溝部５１〜５６が形成されている。第１〜第６の溝部５１〜５６の第２の方向６２に沿った幅は全て同じであり、本実施形態では２００ｎｍである。図２に示すように、第１〜第７の線状部位４１〜４７を含む全ての線状部位は、端部６３と端部６４のいずれでも互いに接続されておらず、第１〜第６の溝部５１〜５６が第１の方向６１に向かって開放されている。
下層１０を形成した後の、相変化メモリ１の製造方法について説明する。図４の断面図に示すように、まず、下層１０の第２の層間絶縁膜２９及び第２のコンタクトプラグ３０を覆うように絶縁層１１を積層する。本実施形態の絶縁層１１は、シリコン酸化膜で形成されているが、シリコン窒化膜など他の絶縁材料により形成されたものであってもよい。次に、フォトリソグラフィーとドライエッチングにより絶縁層１１を第２のコンタクトプラグから積層方向に貫通した第３のコンタクトホールを形成する。次に、第３のコンタクトホール内にシリサイドを形成するためのチタンを成膜した後、反応防止層として窒化チタン（ＴｉＮ）を成膜し、さらに、第３のコンタクトホールを埋めるように導電膜としてのタングステンを成膜する。余分な膜をＣＭＰにより除去することにより、第３のコンタクトホール内にヒータ電極１５が形成される。
次に、ヒータ電極１５を覆うように絶縁層１１上にチタン、カルコゲナイド材料、タングステンを順に積層する。次に、絶縁層１１上のチタン、カルコゲナイド材料、及び、タングステンをフォトリソグラフィー及びドライエッチングにより図２に示す所定のパターンにパターニングして図５に示すように接着層１４、相変化層１２、及び、金属層１３を形成する。パターニング後に枚葉装置でウェハを水や薬液などの洗浄液でウェット洗浄する。図示しないが、洗浄時には金属層１３上にさらにシリコン酸化膜で形成されたハードマスクが積層されている。また、接着層１４、相変化層１２、及び、金属層１３は、別々の工程でパターニングするものであってもよい。
図２に示すように、第１〜第６の溝部５１〜５６が端部６３及び端部６４で開放されているため、第１〜第６の溝部５１〜５６内に洗浄液が溜まることなく排水することができる。第１〜第６の溝部５１〜５６の端部６３又は端部６４が閉じていると、第１の方向６１に流れる洗浄液によって第１〜第７の線状部位４１〜４７を剥がそうとする力がはたらくが、本実施形態のように端部６３及び端部６４を開放することにより、当該力を弱めることができる。
図１に示すように、洗浄後にハードマスクを除去して接着層１４、相変化層１２、金属層１３、絶縁層１１上にシリコン酸化膜の上層１６を積層する。
図６は、第２の実施形態の相変化層１１０の平面図である。相変化層１１０は、第１の実施形態の相変化層１２に更にパッド７０を備えている。
本実施形態の第４の線状部位４４は、第１の方向６１の他方の端部６４側で他の線状部位よりも長く突き出るように延びており、本実施形態では０．５μｍ〜５μｍ程度長く形成されている。第４の線状部位４４の第２の方向６２に沿った幅は、第１の側面４８及び第２の側面４９によって規定されている。本実施形態では、第１の側面４８及び第２の側面４９は、積層方向と第４の線状部位４４の長手方向及び積層方向に沿って設けられている。なお、図６のＶＩＩ−ＶＩＩ断面で相変化メモリ１を切断した図７の部分断面図に示すように第１〜第７の線状部位４１〜４７は、積層方向に沿って絶縁層１１側で幅広く金属層１３側で狭くなるように、各側面が絶縁層１１対して傾斜したものであってもよい。なお、金属層１３及び接着層１４の各側面も第１〜第７の線状部位４１〜４７の各側面と同一面を構成するように傾斜させるとよい。
パッド７０は、積層方向上方からみたとき接続部７１において第４の線状部位４４の一方の端部に接続されており、第１の方向６１及び第２の方向６２に沿った外周縁部をもつ正方形状に形成されている。本実施形態のパッド７０の外周縁部は、絶縁層１１に対して垂直に設けられている。更に、パッド７０は、第４の線状部位４４を仮想的に延長した領域によって、第１の領域７２と第２の領域７３に区画されている。なお、図７に示すようにパッド７０の外周縁部は、絶縁層１１に対して鈍角をなすように傾斜し、絶縁層１１側に向いた下面が金属層１３側に向いた上面より小さくなるように配設されたものであってもよい。なお、面状部位としてのパッド７０は、線状部位と他の配線層とのコンタクトを取るために線状部位に接続されて線状部位よりも幅広に形成されているが、配線層間を電気的に接続する独立した島状の部位など、他の機能や形状をもつものであってもよい。
第１の領域７２は、第２の方向６２に最も突出した第１の端部７４を外周縁部に有し、更に、外周縁部に沿って第１の側面４８と第１の端部７４の間をつなぐ第３の側面７６を有する。第２の領域７３は、第２の方向６２に最も突出した第２の端部７５を外周縁部に有し、更に、外周縁部に沿って第２の側面４９と第２の端部７５の間をつなぐ第４の側面７７を有する。第３の側面７６と第４の側面７７は、第４の線状部位４４を仮想的に延長した領域を中心として互いに鏡像となる形状を有している。さらに、本実施形態では第１の領域７２と第２の領域７３は、第４の線状部位４４を仮想的に延長した領域を中心として互いに鏡像となる形状を有している。
パッド７０の第３の側面７６と第４の側面７７が同じ大きさをもつため、洗浄時に第１〜第６の溝部５１〜５６に沿って流れる洗浄液によって第３の側面７６及び第４の側面７７に加えられる力を均等にすることができる。第３の側面７６が第４の側面７７と異なる大きさをもっていると、第３の側面７６に加わる力が第４の側面７７に加わる力と異なるためパッド７０が剥がれやすくなるが、本実施形態では第３の側面７６に加わる力が第４の側面７７に加わる力と同じとなるためパッド７０の剥がれを防止することができる。
図８は、第３の実施形態の相変化層１１１の平面図である。相変化層１１１は、第２の実施形態の相変化層１１０において、第１〜第７の線状部位４１〜４７を第２の方向６２に沿って直線状に並んだ分流溝によって分断する第１の分流溝群８１及び第２の分流溝群８２を有する。第１〜第７の線状部位４１〜４７は、第１の分流溝群８１及び第２の分流溝群８２によって第１の方向６１に３つに等分されている。
第１の分流溝群８１及び第２の分流溝群８２を設けることにより、洗浄時に第１〜第６の溝部５１〜５６を第１の方向６１に沿って流れる洗浄液を、第２の方向６２にも分散することができ、パッド７０の第３の側面７６及び第４の側面７７に加えられる圧力を低減することができる。
第１の分流溝群８１及び第２の分流溝群８２は、全ての線状部位を分断するものであることが好ましいが、一部の線状部位のみを分断するものであってもよい。第１の分流溝群８１及び第２の分流溝群８２は、それぞれ、直線状に第１〜第７の線状部位４１〜４７を分断していることが好ましいが、他の形状であってもよい。本実施形態では、分断された第１〜第７の線状部位４１〜４７の各部位は、２００μｍ以上であることが好ましい。
図９は、第４の実施形態の相変化層１１２の平面図である。相変化層１１２は、第１の実施形態のパッド７０と形状の異なるパッド９０を有している。パッド９０は、積層方向上方からみたとき接続部９１において第４の線状部位４４の一方の端部に接続されており、第４の線状部位４４を仮想的に延長した領域によって、第１の領域９２と第２の領域９３に区画されている。
第１の領域９２は、第２の方向６２に最も突出した第１の端部９４を外周縁部に有し、更に、外周縁部に沿って第１の側面４８と第１の端部９４の間をつなぐ第３の側面９６を有する。第２の領域９３は、第２の方向６２に最も突出した第２の端部９５を外周縁部に有し、更に、外周縁部に沿って第２の側面４９と第２の端部９５の間をつなぐ第４の側面９７を有する。パッド９０の外側において第３の側面９６が第１の側面４８に対してなす各の角度９８は、鈍角である。パッド９０の外側において第４の側面９７が第２の側面４９に対してなす角の角度９９は、鈍角である。第３の側面９６と第４の側面９７は、第４の線状部位４４を仮想的に延長した領域を中心として互いに鏡像となる形状を有している。さらに、本実施形態では第１の領域９２と第２の領域９３は、第４の線状部位４４を仮想的に延長した領域を中心として互いに鏡像となる形状を有している。
角度９８及び角度９９を鈍角とすることにより、洗浄時に第１〜第６の溝部５１〜５６を第１の方向６１に沿って流れる洗浄液によりパッド９０の第３の側面７６及び第４の側面７７に加えられる圧力を低減することができる。
なお、相変化層１１１は、パッド９０の変わりに図１０に示すように、第１〜第６の溝部５１〜５６から流れてくる洗浄液を受ける第１の縁部１０６及び第２の縁部１０７が丸みを帯びているパッド１００を備えたものであってもよい。
図１１は、第５の実施形態の相変化層１１３の平面図である。相変化層１１２は、第１の実施形態の相変化層１２において、パッド７０の第３の側面７６の第２の方向に沿った幅が、第３の溝部５３の第２の方向６２における幅よりも短く、第４の側面７７の第２の方向に沿った幅が、第４の溝部５４の第２の方向６２における幅よりも短く形成されている。第３の側面７６の長さは、第４の側面７７の長さに等しい。第３の側面７６及び第４の側面７７の第２の方向に沿った幅が、第３の溝部５３及び第４の溝部５４の幅よりも短いため、洗浄時に第３の溝部５３及び第４の溝部５４からパッド７０に向けて流れる洗浄液の一部をパッド７０に当てずに排水することができるため、洗浄液によるパッド７０を剥がそうとする力を小さくすることができる。
なお、以上の実施形態において相変化層に含まれる線状部位の数は、２以上であれば他の数であってもよい。相変化層は、情報を記憶するメモリセルに用いられるものであってもよいし、メモリセル周辺の周辺回路領域に配設されたものであってもよく、ＴＥＧとして使用されるものであってもよい。
以上、本願発明を実施例に基づき具体的に説明したが、本願発明はこれら実施例に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更して実施することが可能である。
１ 相変化メモリ
１０ 下層
１１ 絶縁層
１２ 相変化層
１３ 金属層
１４ 接着層
１５ ヒータ電極
１６ 上層
２０ シリコン基板
２１ 不純物拡散領域
２２ 素子分離領域
２３ 絶縁膜
２４ ゲート電極
２５ ソース／ドレイン領域
２６ 第１の層間絶縁膜
２７ 第１のコンタクトプラグ
２８ 配線層
２９ 第２の層間絶縁膜
３０ 第２のコンタクトプラグ
４０ 線状部位群
４１〜４７ 第１〜第７の線状部位
４８、４９ 第１、第２の側面
５１〜５６ 第１〜第６の溝部
６１、６２ 第１、第２の方向
６３、６４ 端部
７０ パッド
７１ 接続部
７２、７３ 第１、第２の領域
７４、７５ 第１、第２の端部
７６、７７ 第３、第４の側面
８１、８２ 第１、第２の分流溝群
９０ パッド
９１ 接続部
９２、９３ 第１、第２の領域
９４、９５ 第１、第２の端部
９６、９７ 第３、第４の側面
９８、９９ 角度
１００ パッド
１０６、１０７ 第３、第４の側面
１１０〜１１３ 相変化層
１０ 下層
１１ 絶縁層
１２ 相変化層
１３ 金属層
１４ 接着層
１５ ヒータ電極
１６ 上層
２０ シリコン基板
２１ 不純物拡散領域
２２ 素子分離領域
２３ 絶縁膜
２４ ゲート電極
２５ ソース／ドレイン領域
２６ 第１の層間絶縁膜
２７ 第１のコンタクトプラグ
２８ 配線層
２９ 第２の層間絶縁膜
３０ 第２のコンタクトプラグ
４０ 線状部位群
４１〜４７ 第１〜第７の線状部位
４８、４９ 第１、第２の側面
５１〜５６ 第１〜第６の溝部
６１、６２ 第１、第２の方向
６３、６４ 端部
７０ パッド
７１ 接続部
７２、７３ 第１、第２の領域
７４、７５ 第１、第２の端部
７６、７７ 第３、第４の側面
８１、８２ 第１、第２の分流溝群
９０ パッド
９１ 接続部
９２、９３ 第１、第２の領域
９４、９５ 第１、第２の端部
９６、９７ 第３、第４の側面
９８、９９ 角度
１００ パッド
１０６、１０７ 第３、第４の側面
１１０〜１１３ 相変化層
Claims (8)
- 絶縁層と、
前記絶縁層上に相変化材料を積層した相変化層と、を備え、
前記相変化層は、第１の線状部位と第２の線状部位とを含む複数の線状部位と、第１の溝部を含む１以上の溝部と、前記第１の線状部位と他の配線層とのコンタクトを取るための面状部位とを有し、前記第１の溝部は、前記第１の線状部位と前記第２の線状部位との間に規定されて所定方向に延在すると共に、前記所定方向の両端が前記所定方向に開放されており、
前記第１の線状部位は、所定の積層面に沿って長手方向及び幅方向が規定されており、前記長手方向のいずれか一方の端においてのみ前記面状部位と接続されると共に前記幅方向を規定する第１の側面及び第２の側面をもち、
前記面状部位は、第１の部位と第２の部位とをもち、前記第１の部位は、前記第１の側面から延在する第３の側面をもち、前記第２の部位は、前記第２の側面から延在する第４の側面をもち、前記第３の側面及び前記第４の側面は、前記第１の線状部位を仮想的に延長した領域を中心として互いに鏡像となる形状を有している、
相変化メモリ。 - 前記第１の部位と前記第２の部位とは、前記第１の線状部位を仮想的に延長した前記領域を中心として互いに鏡像となる形状を有している、
請求項１に記載の相変化メモリ。 - 前記第３の側面は、前記第１の側面に対して鈍角をなし、
前記第４の側面は、前記第２の側面に対して鈍角をなしている、
請求項１又は請求項２に記載の相変化メモリ。 - 前記第１の側面を仮想的に延長した面と前記第１の部位で前記幅方向に最も突出した部分との距離は、前記溝部の前記幅方向における幅よりも小さい、
請求項１から請求項３のいずれか１項に記載の相変化メモリ。 - 前記絶縁層と前記相変化層との間に接着層を更に備える、
請求項１から請求項４のいずれか１項に記載の相変化メモリ。 - 前記相変化層上に金属層を更に備える、
請求項１から請求項５のいずれか１項に記載の相変化メモリ。 - 絶縁層と、
前記絶縁層上に相変化材料を積層した相変化層と、を備え、
前記相変化層は、第１の線状部位と第２の線状部位とを含む複数の線状部位と、第１の溝部を含む１以上の溝部とを有し、前記第１の溝部は、前記第１の線状部位と前記第２の線状部位との間に規定されて所定方向に延在すると共に、前記所定方向の両端が前記所定方向に開放されており、
前記相変化層は、前記第１の線状部位と他の配線層とのコンタクトを取るための面状部位を更に有し、
前記第１の線状部位は、所定の積層面に沿って長手方向及び幅方向が規定されており、前記長手方向一端で前記面状領域に接続されると共に前記幅方向を規定する第１の側面及び第２の側面をもち、
前記面状部位は、第１の部位と第２の部位とをもち、前記第１の部位は、前記第１の側面から延在する第３の側面をもち、前記第２の部位は、前記第２の側面から延在する第４の側面をもち、前記第３の側面及び前記第４の側面は、前記第１の線状部位を仮想的に延長した領域を中心として互いに鏡像となる形状を有しており、
前記第１の側面を仮想的に延長した面と前記第１の領域で前記幅方向に最も突出した部位との距離は、前記溝部の前記幅方向における幅よりも小さい、
相変化メモリ。 - 半導体基板上の絶縁層上に相変化材料を積層し、
前記相変化材料をパターニングして、第１の線状部位と第２の線状部位とを含む複数の線状部位と、前記第１の線状部位と前記第２の線状部位との間に規定されて所定方向に延在すると共に前記所定方向の両端を前記所定方向に開放した第１の溝部を含む１以上の溝部と、前記第１の線状部位の前記所定方向の一方の端部にのみ接続され、前記所定方向と直交する幅方向において前記第１の線状部位の幅よりも前記幅方向における幅が広く、前記第１の線状部位を仮想的に延長した領域を中心として互いに鏡像の形状となる前記第１の線状部位と他の配線層とのコンタクトを取るための面状部位とを有する相変化層を形成し、
前記絶縁層上に前記相変化層を形成した前記半導体基板をウェット洗浄する工程を有する、
相変化メモリの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006254476A JP4497326B2 (ja) | 2006-09-20 | 2006-09-20 | 相変化メモリ及び相変化メモリの製造方法 |
| US11/857,719 US20080067488A1 (en) | 2006-09-20 | 2007-09-19 | Phase change memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006254476A JP4497326B2 (ja) | 2006-09-20 | 2006-09-20 | 相変化メモリ及び相変化メモリの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008078306A JP2008078306A (ja) | 2008-04-03 |
| JP4497326B2 true JP4497326B2 (ja) | 2010-07-07 |
Family
ID=39187632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006254476A Expired - Fee Related JP4497326B2 (ja) | 2006-09-20 | 2006-09-20 | 相変化メモリ及び相変化メモリの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080067488A1 (ja) |
| JP (1) | JP4497326B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015526A (ja) * | 1999-06-28 | 2001-01-19 | Nec Kansai Ltd | 電界効果トランジスタ |
| JP2002222812A (ja) * | 2001-01-29 | 2002-08-09 | Sony Corp | 半導体装置 |
| JP2003197610A (ja) * | 2001-01-31 | 2003-07-11 | Furukawa Electric Co Ltd:The | マスク体 |
| JP2004349504A (ja) * | 2003-05-22 | 2004-12-09 | Hitachi Ltd | 半導体集積回路装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150243A (ja) * | 2003-11-12 | 2005-06-09 | Toshiba Corp | 相転移メモリ |
| KR100733147B1 (ko) * | 2004-02-25 | 2007-06-27 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 제조 방법 |
| JP4890016B2 (ja) * | 2005-03-16 | 2012-03-07 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
| US7642539B2 (en) * | 2005-12-13 | 2010-01-05 | Macronix International Co., Ltd. | Thin film fuse phase change cell with thermal isolation pad and manufacturing method |
-
2006
- 2006-09-20 JP JP2006254476A patent/JP4497326B2/ja not_active Expired - Fee Related
-
2007
- 2007-09-19 US US11/857,719 patent/US20080067488A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015526A (ja) * | 1999-06-28 | 2001-01-19 | Nec Kansai Ltd | 電界効果トランジスタ |
| JP2002222812A (ja) * | 2001-01-29 | 2002-08-09 | Sony Corp | 半導体装置 |
| JP2003197610A (ja) * | 2001-01-31 | 2003-07-11 | Furukawa Electric Co Ltd:The | マスク体 |
| JP2004349504A (ja) * | 2003-05-22 | 2004-12-09 | Hitachi Ltd | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008078306A (ja) | 2008-04-03 |
| US20080067488A1 (en) | 2008-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11387411B2 (en) | Logic compatible RRAM structure and process | |
| JP5469814B2 (ja) | 相転移メモリ素子及びその製造方法 | |
| KR100745761B1 (ko) | 다이오드겸용 저항소자를 구비하는 상변화 램과 그 제조 및동작 방법 | |
| US9054304B2 (en) | Resistive memory device capable of preventing disturbance and method for manufacturing the same | |
| US8513638B2 (en) | Semiconductor device including a phase-change memory element | |
| JP4865433B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008536300A (ja) | 導電性フィーチャへの接点を作る際の誘電体オーバーエッチングを低減するための方法 | |
| JP4437297B2 (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
| JP3880954B2 (ja) | 半導体記憶装置 | |
| JP4497326B2 (ja) | 相変化メモリ及び相変化メモリの製造方法 | |
| JP4257354B2 (ja) | 相変化メモリ | |
| KR101421394B1 (ko) | Ｒu/Ｓi 다이오드를 이용하는 교차-점 메모리 | |
| JP4439341B2 (ja) | 半導体装置の製造方法 | |
| KR20100000927A (ko) | 상변화 메모리 장치의 제조 방법 | |
| CN108550696B (zh) | 相变化记忆体 | |
| CN105405971B (zh) | 相变化记忆体及其制造方法 | |
| TWI849684B (zh) | 半導體記憶體裝置及製造的方法 | |
| TWI850641B (zh) | 半導體結構及其形成方法 | |
| EP4283681A1 (en) | Semiconductor memory device and method of manufacture | |
| KR20220152925A (ko) | 이중 게이트 라인 구성의 액세스 트랜지스터 및 이의 형성 방법 | |
| CN117715440A (zh) | 一种半导体结构及其制备方法 | |
| KR100325300B1 (ko) | 퓨즈 및 그의 제조 방법 | |
| JP2012119499A (ja) | 半導体装置の製造方法及び半導体装置 | |
| CN105702858A (zh) | 相变化记忆体及其制造方法 | |
| JP2010021195A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100406 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |