JP2009004795A - 強誘電体コンデンサ装置におけるコンタクトプラグの酸化防止装置 - Google Patents
強誘電体コンデンサ装置におけるコンタクトプラグの酸化防止装置 Download PDFInfo
- Publication number
- JP2009004795A JP2009004795A JP2008182052A JP2008182052A JP2009004795A JP 2009004795 A JP2009004795 A JP 2009004795A JP 2008182052 A JP2008182052 A JP 2008182052A JP 2008182052 A JP2008182052 A JP 2008182052A JP 2009004795 A JP2009004795 A JP 2009004795A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- plug
- layer
- contact
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title abstract description 32
- 230000003647 oxidation Effects 0.000 title abstract description 15
- 238000007254 oxidation reaction Methods 0.000 title abstract description 15
- 230000002401 inhibitory effect Effects 0.000 title abstract 2
- 239000010410 layer Substances 0.000 claims abstract description 71
- 239000011229 interlayer Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002775 capsule Substances 0.000 claims description 11
- 239000011247 coating layer Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 6
- 238000010292 electrical insulation Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 45
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 239000010408 film Substances 0.000 description 17
- 238000001020 plasma etching Methods 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】キャパシタの製造時にプラグ酸化を防止する方法を提供する。
【解決手段】強誘電体コンデンサ装置は、基板５と、上記基板を貫通するプラグ４と、上記基板上に形成された電気絶縁層６と、上記電気絶縁層上に形成された第１の電極８と、上記第１の電極上に形成された誘電体層１０と、上記誘電体層上に形成された第２の電極１２とを備え、上記第１の電極は、上記電気絶縁層を貫通して、プラグに電気接続されており、上記電気接続部分の上に層間絶縁膜３４が形成されている。
【選択図】図３
【解決手段】強誘電体コンデンサ装置は、基板５と、上記基板を貫通するプラグ４と、上記基板上に形成された電気絶縁層６と、上記電気絶縁層上に形成された第１の電極８と、上記第１の電極上に形成された誘電体層１０と、上記誘電体層上に形成された第２の電極１２とを備え、上記第１の電極は、上記電気絶縁層を貫通して、プラグに電気接続されており、上記電気接続部分の上に層間絶縁膜３４が形成されている。
【選択図】図３
Description
〔技術分野〕
本発明は、たとえば強誘電体コンデンサ装置における、コンタクトプラグの酸化防止装置に関するものである。
本発明は、たとえば強誘電体コンデンサ装置における、コンタクトプラグの酸化防止装置に関するものである。
〔従来技術〕
従来のキャパシタオンプラグ（ＣＯＰ）型装置においては、多層にわたる金属配線を垂直方向に接続するために、コンタクトプラグが使用されることが多い。酸化反応性イオンエッチング（ＲＩＥ）により、コンタクトウィンドウ（ＣＷ）開口部を加工するとき、キャパシタを覆うテトラエチルオルトシリケート（ＴＥＯＳ）ハードマスクに、酸化が生じる。この酸素がプラグに拡散する場合に起きる損傷から防ぐために、底部電極（ＢＥ）とＴＥＯＳ基板との間に、イリジウム（Ｉｒ）を主成分とする障壁が配置されることが多い。しかしながら、ＲＩＥ処理による底部電極の加工時に、エッチング処理の結果残ったＴＥＯＳ（フェンス）が形成される。ＲＩＥ処理によるコンタクトウィンドウ開口部の加工時には、これらのフェンスにより、ＴＥＯＳハードマスクからプラグに酸素が拡散してしまう。この酸素は、たとえばポリシリコンまたはタングステンなどの、プラグの材質と反応し、その結果、プラグ構造の機能を損ない、特に接点の劣化をまねいてしまう。
従来のキャパシタオンプラグ（ＣＯＰ）型装置においては、多層にわたる金属配線を垂直方向に接続するために、コンタクトプラグが使用されることが多い。酸化反応性イオンエッチング（ＲＩＥ）により、コンタクトウィンドウ（ＣＷ）開口部を加工するとき、キャパシタを覆うテトラエチルオルトシリケート（ＴＥＯＳ）ハードマスクに、酸化が生じる。この酸素がプラグに拡散する場合に起きる損傷から防ぐために、底部電極（ＢＥ）とＴＥＯＳ基板との間に、イリジウム（Ｉｒ）を主成分とする障壁が配置されることが多い。しかしながら、ＲＩＥ処理による底部電極の加工時に、エッチング処理の結果残ったＴＥＯＳ（フェンス）が形成される。ＲＩＥ処理によるコンタクトウィンドウ開口部の加工時には、これらのフェンスにより、ＴＥＯＳハードマスクからプラグに酸素が拡散してしまう。この酸素は、たとえばポリシリコンまたはタングステンなどの、プラグの材質と反応し、その結果、プラグ構造の機能を損ない、特に接点の劣化をまねいてしまう。
このようなプラグ酸化の問題を回避する方法として、酸素を拡散させてしまうフェンスを形成しないように、ＲＩＥ処理による底部電極の加工を行う方法が挙げられる。しかしながら、ＲＩＥ処理による底部電極の加工時に底部電極を覆うハードマスクは、広いテーパー角を有することが多い。このような処理において、上記の方法は非常に難しい。
上記のプラグ酸化問題を回避する別の方法としては、ＴＥＯＳを成分とするフェンスが形成された後にこれを除去する方法が挙げられる。しかしながら、この方法は複雑であり、困難である。
従来の加工処理および装置にかかる上記の問題に鑑み、キャパシタの製造時にプラグ酸化を防止する方法が求められている。
〔発明の概要〕
大まかには、本発明は、例えば強磁性体コンデンサといった装置の製造方法を提案するものである。この方法では、プラグとの接点は、装置形成後に形成される。これにより、処理中の酸化からのプラグ損傷を回避する、あるいは低減するという利点がある。また、この点から見て、基板と底部電極との間に、単層または多層の酸素障壁薄膜を設ける必要がなくなる。大まかには、本発明は、酸素拡散に対しプラグを保護するのに十分な抵抗性がある電気絶縁層が基板と底部電極との間に配置されたことを提案するものである。この層は電気的に絶縁したものであるため、この層を貫通するようにホール（穴）を開口し、底部電極とプラグとの間に電気接点を形成する。この絶縁層は、下部電極側の少なくともいくつかの酸素拡散進路をブロックする。
大まかには、本発明は、例えば強磁性体コンデンサといった装置の製造方法を提案するものである。この方法では、プラグとの接点は、装置形成後に形成される。これにより、処理中の酸化からのプラグ損傷を回避する、あるいは低減するという利点がある。また、この点から見て、基板と底部電極との間に、単層または多層の酸素障壁薄膜を設ける必要がなくなる。大まかには、本発明は、酸素拡散に対しプラグを保護するのに十分な抵抗性がある電気絶縁層が基板と底部電極との間に配置されたことを提案するものである。この層は電気的に絶縁したものであるため、この層を貫通するようにホール（穴）を開口し、底部電極とプラグとの間に電気接点を形成する。この絶縁層は、下部電極側の少なくともいくつかの酸素拡散進路をブロックする。
本発明の参考となる第１の特徴によれば、装置を製造する方法であって、
基板を形成する工程と、
上記基板を貫通するようにコンタクトプラグを形成する工程と、
上記基板上に電気絶縁層を形成する工程と、
上記電気絶縁層に第１の電極を形成する工程と、
上記第１の電極上に、誘電体層を形成する工程と、
上記誘電体層上に第２の電極を形成する工程と、
上記電気絶縁層を貫通させて、コンタクトプラグに第１の電極を電気接続する工程とを含む、方法が提示されている。
基板を形成する工程と、
上記基板を貫通するようにコンタクトプラグを形成する工程と、
上記基板上に電気絶縁層を形成する工程と、
上記電気絶縁層に第１の電極を形成する工程と、
上記第１の電極上に、誘電体層を形成する工程と、
上記誘電体層上に第２の電極を形成する工程と、
上記電気絶縁層を貫通させて、コンタクトプラグに第１の電極を電気接続する工程とを含む、方法が提示されている。
本発明の参考となる第２の特徴によれば、上述の方法により形成された、装置が提示されている。
本発明の参考となる第３の特徴によれば、上述の方法により形成された、強誘電体コンデンサ装置が提示されている。
本発明の参考となる第４の特徴によれば、上述の方法により形成された装置を１つまたはそれ以上備えた、揮発性メモリ装置が提示されている。
本発明の主たる第５の特徴によれば、
基板と、
上記基板を貫通するプラグと、
上記基板上に形成された電気絶縁層と、
上記電気絶縁層上に形成された第１の電極と、
上記第１の電極上に形成された誘電体層と、
上記誘電体層上に形成された第２の電極とを備え、
上記第１の電極は、上記電気絶縁層を貫通して、プラグに電気接続されている、装置が提示されている。
基板と、
上記基板を貫通するプラグと、
上記基板上に形成された電気絶縁層と、
上記電気絶縁層上に形成された第１の電極と、
上記第１の電極上に形成された誘電体層と、
上記誘電体層上に形成された第２の電極とを備え、
上記第１の電極は、上記電気絶縁層を貫通して、プラグに電気接続されている、装置が提示されている。
〔図面の簡単な説明〕
本発明の好ましい特徴を、以下の図面により説明する。
本発明の好ましい特徴を、以下の図面により説明する。
図１Ａは、本発明の実施形態を示すものであり、形成第１段階におけるコンデンサの概略断面図である。
図１Ｂは、本発明の実施形態を示すものであり、形成第２段階におけるコンデンサの概略断面図である。
図１Ｃは、本発明の実施形態を示すものであり、形成第三段階におけるコンデンサの概略断面図である。
図２Ａは、本発明の実施形態を示すものであり、底部電極への接点を形成する第１段階におけるコンデンサの概略断面図である。
図２Ｂは、本発明の実施形態を示すものであり、底部電極への接点を形成する第２段階におけるコンデンサの概略断面図である。
図３は、本発明の実施形態における上記のカプセル充填および被覆工程を示すものであり、製造最終段階におけるコンデンサの概略断面図である。
〔好ましい実施形態の詳細な説明〕
従来の強誘電体コンデンサは、ＰＺＴなどを原料とする強誘電体層で構成され、この層の上下に電極を備えている。これらの電極のパターン形成時には、さまざまなハードマスク層（例えばＴＥＯＳ）が使用される。パターン形成後のコンデンサには、それぞれ複数のカプセル充填層や被覆層が塗布され、コンデンサを保護する。
従来の強誘電体コンデンサは、ＰＺＴなどを原料とする強誘電体層で構成され、この層の上下に電極を備えている。これらの電極のパターン形成時には、さまざまなハードマスク層（例えばＴＥＯＳ）が使用される。パターン形成後のコンデンサには、それぞれ複数のカプセル充填層や被覆層が塗布され、コンデンサを保護する。
本発明の好ましい実施形態における、強誘電体コンデンサなどの装置のさまざまな工程段階について、図面により示す。図３は、最終的に処理された装置を示す。
プラグ４の酸化を防止するための装置２について、製造工程の第１段階を、図１Ａに示す。この段階では、プラグ４が基板５を貫通するように形成される。基板５の表面には、電気絶縁材からなる層６が堆積され、層６の上には底部電極材８が堆積されている。さらに、電極材８の上には、誘電体層１０が塗布される。誘電体層１０は、たとえばＰＺＴなどの強誘電体材からなる。そして、この誘電体層１０の上には上部電極１２が堆積される。絶縁層６は、基板５への酸素浸透を防ぐために、酸素拡散に対し抵抗性があることが好ましい。
製造工程の次の段階を、図１Ｂに示す。この段階では、上部電極１２および強誘電体材からなる層１０の反応性イオンエッチング（ＲＩＥ）が行われる。ＲＩＥ処理は、たとえば、上部電極１２にハードマスク（不図示）を層として塗布することによって行われる。また、このＲＩＥ処理により、上記強誘電体材はコンデンサ１４および１６に分けられる。コンデンサ１４および１６では、底部電極８が共通している。また、層１８は、たとえば２層からなり、保護用に塗布されるカプセル充填層である。
製造工程におけるさらに次の段階を、図１Ｃに示す。この段階では、底部電極８に対し、複数のカプセル充填層１８の上に、ハードマスク２０が塗布される。底部電極８は、ハードマスク２０に基づいてエッチングされる。また、何層もの被覆層２２（たとえば２層）が、コンデンサ１４および１６上に堆積される。
底部電極８とプラグ４との接点を形成する第１段階を、図２Ａに示す。この段階では、層間絶縁膜２４の堆積、層間絶縁膜２４の平坦化、そして、コンタクトウィンドウ２６の開口形成を行う。コンタクトウィンドウ２６は、コンデンサ１４および１６との間において、層間絶縁膜２４の上端からプラグ４に向かって延びる。
プラグ４と底部電極８との接点形成の最終段階を、図２Ｂに示す。この段階では、コンタクト線２８が、コンタクトウィンドウ２６内に堆積され、コンタクトウィンドウ２６を規定する周壁を覆う。その後、コンタクトウィンドウ２６には、コンタクトメタル３０が充填され、底部電極８とプラグ４との接点が形成される。その後、コンタクトウィンドウ２６内に挿入されたコンタクトメタル３０と、コンタクト線２８とはバックエッチされ、底部電極８とプラグ４との間に、金属接点のみが残るようになる。
装置２の最終製造段階を、図３に示す。まず、コンデンサ１４および１６それぞれに、さらなる被覆層３２が堆積される。上記さらなる被覆層３２は、基板５の表面上に堆積された絶縁層６から、上部電極１２を覆う第１の被覆層３２に向かって延びている。上記さらなる被覆層３２上には、さらなる層間絶縁膜３４が堆積され、この層間絶縁膜３４は、たとえばＣＭＰ（化学機械研磨）によって平坦化される。そして、コンデンサ１４および１６それぞれに対し、コンタクトウィンドウ３６が、層間絶縁膜３４、被覆層３２および２２、ハードマスク２０、カプセル充填層１８、上部電極１２にまで貫通するように形成される。
上記の記載から、底部電極８に接続されたプラグ４は、ＲＩＥ処理中に保護されることがわかる。コンタクトウィンドウ３６が上部電極１２に向かって延びるように形成される場合、プラグ４が酸化による損傷を受けないように、底部電極８からプラグ４への接続は、被覆層３２および層間絶縁膜３４により保護される。底部電極８がエッチングされるとき、コンデンサ１４および１６上には１層以上のカプセル充填層１８があるため、プラグ４を酸化からさらに保護する。また、コンタクトウィンドウ３６が上部電極１２に向かって形成されるとき、底部電極８およびその接点部は層間絶縁膜に覆われているため、プラグ４を酸化からさらに保護する。
本発明にかかるシステムおよび方法は、たとえば強誘電体ランダムアクセスメモリとして使用される装置の製造において、とりわけ有用となりうる。
なお、本明細書において、「酸化（oxidation）」および「酸化（oxidization）」は、いずれも互換的に使用されている。
なお、本発明には、以下の発明が含まれていてもよい。
（１）
装置を製造する方法であって、
基板を形成する工程と、
上記基板を貫通するようにコンタクトプラグを形成する工程と、
上記基板上に電気絶縁層を形成する工程と、
上記電気絶縁層に第１の電極を形成する工程と、
上記第１の電極上に、誘電体層を形成する工程と、
上記誘電体層上に第２の電極を形成する工程と、
上記電気絶縁層を貫通させて、コンタクトプラグに第１の電極を電気接続する工程と、
上記電気接続した部分をエッチングする工程と、
上記電気接続した部分の上に層間絶縁膜を形成する工程とを含む、方法。
装置を製造する方法であって、
基板を形成する工程と、
上記基板を貫通するようにコンタクトプラグを形成する工程と、
上記基板上に電気絶縁層を形成する工程と、
上記電気絶縁層に第１の電極を形成する工程と、
上記第１の電極上に、誘電体層を形成する工程と、
上記誘電体層上に第２の電極を形成する工程と、
上記電気絶縁層を貫通させて、コンタクトプラグに第１の電極を電気接続する工程と、
上記電気接続した部分をエッチングする工程と、
上記電気接続した部分の上に層間絶縁膜を形成する工程とを含む、方法。
（２）
電気絶縁層を形成する工程では、酸素拡散に対し抵抗性がある電気絶縁層を形成する、（１）に記載の方法。
電気絶縁層を形成する工程では、酸素拡散に対し抵抗性がある電気絶縁層を形成する、（１）に記載の方法。
（３）
コンタクトプラグに第１の電極を電気接続する工程の前に、
第２の電極及び誘電体層をエッチングし、上記装置を、第１の電極が共通した複数の装置に分割する工程を含む（１）に記載の方法。
コンタクトプラグに第１の電極を電気接続する工程の前に、
第２の電極及び誘電体層をエッチングし、上記装置を、第１の電極が共通した複数の装置に分割する工程を含む（１）に記載の方法。
（４）
第２の電極及び誘電体層をエッチングする工程後に、
第２の電極及び誘電体層上に、１つまたはそれ以上のカプセル充填層を形成する工程を含む、（３）に記載の方法。
第２の電極及び誘電体層をエッチングする工程後に、
第２の電極及び誘電体層上に、１つまたはそれ以上のカプセル充填層を形成する工程を含む、（３）に記載の方法。
（５）
１つまたはそれ以上のカプセル充填層上に、第１の電極を規定するハードマスクを形成する工程を含む、（４）に記載の方法。
１つまたはそれ以上のカプセル充填層上に、第１の電極を規定するハードマスクを形成する工程を含む、（４）に記載の方法。
（６）
ハードマスクを形成する工程後に、
上記ハードマスクに基づいて第１の電極をエッチングする工程を含む、（５）に記載の方法。
ハードマスクを形成する工程後に、
上記ハードマスクに基づいて第１の電極をエッチングする工程を含む、（５）に記載の方法。
（７）
第１の電極をエッチングする工程後に、
上記ハードマスク上に、１つまたはそれ以上の被覆層を上記電気絶縁層へ延びるように形成する工程を含む、（６）に記載の方法。
第１の電極をエッチングする工程後に、
上記ハードマスク上に、１つまたはそれ以上の被覆層を上記電気絶縁層へ延びるように形成する工程を含む、（６）に記載の方法。
（８）
１つまたはそれ以上の被覆層上に、他の層間絶縁膜を形成する工程を含む、（７）に記載の方法。
１つまたはそれ以上の被覆層上に、他の層間絶縁膜を形成する工程を含む、（７）に記載の方法。
（９）
上記他の層間絶縁膜を平坦化する工程を含む、（８）に記載の方法。
上記他の層間絶縁膜を平坦化する工程を含む、（８）に記載の方法。
（１０）
上記他の層間絶縁膜を平坦化する工程後に、
上記第１の電極にコンタクトウィンドを形成する工程を含む、（９）に記載の方法。
上記他の層間絶縁膜を平坦化する工程後に、
上記第１の電極にコンタクトウィンドを形成する工程を含む、（９）に記載の方法。
（１１）
上記コンタクトウィンドに、コンタクト線を堆積する工程を含む、（１０）に記載の方法。
上記コンタクトウィンドに、コンタクト線を堆積する工程を含む、（１０）に記載の方法。
（１２）
コンタクトウィンドに、コンタクト線を堆積する工程後に、
コンタクトウィンドに金属挿入物を堆積し、上記第１の電極と上記プラグとの間を電気接続する工程を含む、（１１）に記載の方法。
コンタクトウィンドに、コンタクト線を堆積する工程後に、
コンタクトウィンドに金属挿入物を堆積し、上記第１の電極と上記プラグとの間を電気接続する工程を含む、（１１）に記載の方法。
（１３）
上記電気接続した部分をエッチングする工程では、コンタクト線及び金属挿入物を、上記層間絶縁膜から上記第１の電極へエッチングする、（１２）に記載の方法。
上記電気接続した部分をエッチングする工程では、コンタクト線及び金属挿入物を、上記層間絶縁膜から上記第１の電極へエッチングする、（１２）に記載の方法。
（１４）
コンタクト線及び金属挿入物をエッチングする工程後に、
上記コンタクトウィンドと上記金属挿入物の面との間の線上に、さらに被覆層を堆積する、工程を含む、（１３）に記載の方法。
コンタクト線及び金属挿入物をエッチングする工程後に、
上記コンタクトウィンドと上記金属挿入物の面との間の線上に、さらに被覆層を堆積する、工程を含む、（１３）に記載の方法。
（１５）
上記電気接続した部分の上に層間絶縁膜を形成する工程では、さらに被覆層を堆積する工程後に、その被覆層上に上記層間絶縁膜を塗布する、（１４）に記載の方法。
上記電気接続した部分の上に層間絶縁膜を形成する工程では、さらに被覆層を堆積する工程後に、その被覆層上に上記層間絶縁膜を塗布する、（１４）に記載の方法。
（１６）
上記層間絶縁膜を平坦化する工程を含む、（１５）に記載の方法。
上記層間絶縁膜を平坦化する工程を含む、（１５）に記載の方法。
（１７）
層間絶縁膜を平坦化する工程後に、
第２の電極に、１つまたはそれ以上のコンタクトウィンドを形成する工程を含む、（１６）に記載の方法。
層間絶縁膜を平坦化する工程後に、
第２の電極に、１つまたはそれ以上のコンタクトウィンドを形成する工程を含む、（１６）に記載の方法。
（１８）
上記第１の電極上に、誘電体層を形成する工程では、第１の電極に強誘電体層を形成する、（１）に記載の方法。
上記第１の電極上に、誘電体層を形成する工程では、第１の電極に強誘電体層を形成する、（１）に記載の方法。
（１９）
（１）に記載の方法により形成された装置。
（１）に記載の方法により形成された装置。
（２０）
（１）に記載の方法により形成された、強誘電体コンデンサ装置。
（１）に記載の方法により形成された、強誘電体コンデンサ装置。
（２１）
（１）に記載の方法により形成された装置を１つまたはそれ以上備えた、揮発性メモリ装置。
（１）に記載の方法により形成された装置を１つまたはそれ以上備えた、揮発性メモリ装置。
上記の本発明の実施形態は、さまざまに変形可能なものである。たとえば、上記に加え、他の材質や方法工程の追加あるいは置き換えがなされてもよい。本発明は、具体的な実施形態において上記のように説明されたが、あくまでも本発明の技術内容を明らかにするものであって、本発明の精神と次に記載する特許請求の範囲内で、いろいろと変更して実施することができるものである。
本発明の好ましい特徴を、以下の図面により説明する。
本発明の実施形態を示すものであり、形成第１段階におけるコンデンサの概略断面図である。
本発明の実施形態を示すものであり、形成第２段階におけるコンデンサの概略断面図である。
本発明の実施形態を示すものであり、形成第三段階におけるコンデンサの概略断面図である。
本発明の実施形態を示すものであり、底部電極への接点を形成する第１段階におけるコンデンサの概略断面図である。
本発明の実施形態を示すものであり、底部電極への接点を形成する第２段階におけるコンデンサの概略断面図である。
本発明の実施形態における上記のカプセル充填および被覆工程を示すものであり、製造最終段階におけるコンデンサの概略断面図である。
Claims (11)
- 基板と、
上記基板を貫通するプラグと、
上記基板上に形成された電気絶縁層と、
上記電気絶縁層上に形成された第１の電極と、
上記第１の電極上に形成された誘電体層と、
上記誘電体層上に形成された第２の電極とを備え、
上記第１の電極は、上記電気絶縁層を貫通して、プラグに電気接続されており、
上記電気接続部分の上に層間絶縁膜が形成されている、装置。 - 上記第２の電極上に、１つまたはそれ以上のカプセル充填層が形成された、請求項１に記載の装置。
- １つまたはそれ以上のカプセル充填層上に、ハードマスクが形成された、請求項２に記載の装置。
- 上記ハードマスク上に、１つまたはそれ以上の第１の被覆層が形成された、請求項３に記載の装置。
- 上記１つまたはそれ以上の第１の被覆層上に、層間絶縁膜が形成された、請求項４に記載の装置。
- さらに、上記第１の電極から上記プラグへ延びるコンタクト線を備えた、請求項４に記載の装置。
- さらに、上記コンタクト線に形成された金属挿入物を備え、上記電気絶縁層に対し、上記第１の電極から上記プラグへの電気接続を構築するようになっている、請求項６に記載の装置。
- 上記１つまたはそれ以上の第１の被覆層上に、１つまたはそれ以上の第２の被覆層が形成され、
上記１つまたはそれ以上の第２の被覆層は、上記金属挿入物へ延びるようになっている、請求項７に記載の装置。 - 上記１つまたはそれ以上の第２の被覆層上に、第２の層間絶縁膜が形成された、請求項８に記載の装置。
- 上記第２の層間絶縁膜から上記第２の電極へ延びた、１つまたはそれ以上のコンタクトウィンドを備えた、請求項９に記載の装置。
- 上記誘電体層は、強誘電体材料からなっている、請求項１０に記載の装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/702,074 US6984555B2 (en) | 2003-11-03 | 2003-11-03 | Device and method for inhibiting oxidation of contact plugs in ferroelectric capacitor devices |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006539441A Division JP4191224B2 (ja) | 2003-11-03 | 2004-09-09 | 強誘電体コンデンサ装置におけるコンタクトプラグの酸化防止装置およびその方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009004795A true JP2009004795A (ja) | 2009-01-08 |
Family
ID=34551586
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006539441A Expired - Fee Related JP4191224B2 (ja) | 2003-11-03 | 2004-09-09 | 強誘電体コンデンサ装置におけるコンタクトプラグの酸化防止装置およびその方法 |
| JP2008182052A Pending JP2009004795A (ja) | 2003-11-03 | 2008-07-11 | 強誘電体コンデンサ装置におけるコンタクトプラグの酸化防止装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006539441A Expired - Fee Related JP4191224B2 (ja) | 2003-11-03 | 2004-09-09 | 強誘電体コンデンサ装置におけるコンタクトプラグの酸化防止装置およびその方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6984555B2 (ja) |
| EP (1) | EP1680807B1 (ja) |
| JP (2) | JP4191224B2 (ja) |
| KR (1) | KR100792543B1 (ja) |
| CN (1) | CN100419956C (ja) |
| WO (1) | WO2005043606A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10510423B2 (en) * | 2017-08-04 | 2019-12-17 | Micron Technology, Inc. | Mitigating disturbances of memory cells |
| WO2020093199A1 (zh) * | 2018-11-05 | 2020-05-14 | 深圳市汇顶科技股份有限公司 | 忆容器、忆容器的编程方法和容变式存储器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001298161A (ja) * | 2000-04-12 | 2001-10-26 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2002094014A (ja) * | 2000-09-18 | 2002-03-29 | Toshiba Corp | 半導体記憶素子およびその製造方法 |
| JP2002353414A (ja) * | 2001-05-22 | 2002-12-06 | Oki Electric Ind Co Ltd | 誘電体キャパシタおよびその製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5597756A (en) * | 1995-06-21 | 1997-01-28 | Micron Technology, Inc. | Process for fabricating a cup-shaped DRAM capacitor using a multi-layer partly-sacrificial stack |
| KR0147655B1 (ko) * | 1995-07-13 | 1998-08-01 | 김광호 | 반도체 장치의 캐패시터 제조방법 |
| US5793076A (en) * | 1995-09-21 | 1998-08-11 | Micron Technology, Inc. | Scalable high dielectric constant capacitor |
| US5990507A (en) | 1996-07-09 | 1999-11-23 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor structures |
| DE19640246A1 (de) * | 1996-09-30 | 1998-04-02 | Siemens Ag | Halbleiteranordnung mit geschützter Barriere für eine Stapelzelle |
| KR100247934B1 (ko) * | 1997-10-07 | 2000-03-15 | 윤종용 | 강유전체 램 장치 및 그 제조방법 |
| KR100304285B1 (ko) * | 1998-08-27 | 2001-11-02 | 박종섭 | 확산장벽이 구비된 적층 캐패시터 |
| US6124164A (en) | 1998-09-17 | 2000-09-26 | Micron Technology, Inc. | Method of making integrated capacitor incorporating high K dielectric |
| JP2001060670A (ja) * | 1999-06-16 | 2001-03-06 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
| JP4357076B2 (ja) | 2000-03-27 | 2009-11-04 | 株式会社東芝 | 強誘電体メモリ及びその製造方法 |
| KR100390952B1 (ko) | 2000-06-28 | 2003-07-10 | 주식회사 하이닉스반도체 | 커패시터 제조 방법 |
| JP2002151657A (ja) * | 2000-11-08 | 2002-05-24 | Sanyo Electric Co Ltd | 誘電体素子およびその製造方法 |
| KR20020058570A (ko) * | 2000-12-30 | 2002-07-12 | 박종섭 | 반도체장치 및 그 제조 방법 |
| DE10131626B4 (de) | 2001-06-29 | 2006-07-27 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleiterspeichereinrichtung |
| DE10131627B4 (de) | 2001-06-29 | 2006-08-10 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleiterspeichereinrichtung |
| US6858442B2 (en) * | 2003-02-25 | 2005-02-22 | Infineon Technologies Aktiengesellschaft | Ferroelectric memory integrated circuit with improved reliability |
-
2003
- 2003-11-03 US US10/702,074 patent/US6984555B2/en not_active Expired - Fee Related
-
2004
- 2004-09-09 EP EP04775612.7A patent/EP1680807B1/en not_active Expired - Lifetime
- 2004-09-09 CN CNB200480032560XA patent/CN100419956C/zh not_active Expired - Fee Related
- 2004-09-09 JP JP2006539441A patent/JP4191224B2/ja not_active Expired - Fee Related
- 2004-09-09 WO PCT/SG2004/000290 patent/WO2005043606A1/en active Application Filing
- 2004-09-09 KR KR1020067008609A patent/KR100792543B1/ko not_active IP Right Cessation
-
2008
- 2008-07-11 JP JP2008182052A patent/JP2009004795A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001298161A (ja) * | 2000-04-12 | 2001-10-26 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2002094014A (ja) * | 2000-09-18 | 2002-03-29 | Toshiba Corp | 半導体記憶素子およびその製造方法 |
| JP2002353414A (ja) * | 2001-05-22 | 2002-12-06 | Oki Electric Ind Co Ltd | 誘電体キャパシタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100792543B1 (ko) | 2008-01-09 |
| EP1680807A1 (en) | 2006-07-19 |
| US20050093040A1 (en) | 2005-05-05 |
| KR20060085923A (ko) | 2006-07-28 |
| WO2005043606A1 (en) | 2005-05-12 |
| JP2007512686A (ja) | 2007-05-17 |
| CN1875459A (zh) | 2006-12-06 |
| JP4191224B2 (ja) | 2008-12-03 |
| EP1680807B1 (en) | 2014-03-05 |
| CN100419956C (zh) | 2008-09-17 |
| US6984555B2 (en) | 2006-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6001660A (en) | Methods of forming integrated circuit capacitors using metal reflow techniques | |
| JP2005354080A (ja) | Ｍｉｍキャパシタ及びその製造方法 | |
| KR20020085979A (ko) | 집적회로소자의 캐패시터 및 그 제조방법 | |
| JP2009076653A (ja) | 半導体装置及びその製造方法 | |
| JP2005026641A (ja) | 半導体装置およびその製造方法 | |
| US8324671B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR20140082281A (ko) | 에어 스페이서를 포함하는 반도체 소자 및 그 제조 방법 | |
| JP2000036568A (ja) | 半導体記憶装置及びその製造方法 | |
| KR20030014343A (ko) | 반도체 장치 | |
| JP2009004795A (ja) | 強誘電体コンデンサ装置におけるコンタクトプラグの酸化防止装置 | |
| JP2004134692A (ja) | 半導体メモリ装置およびその製造方法 | |
| JP2005332865A (ja) | 半導体装置 | |
| KR100867376B1 (ko) | 디바이스, ＦｅＲＡＭ 디바이스, 강유전성 커패시터 디바이스 형성 방법 및 강유전성 커패시터 디바이스 | |
| US7372157B2 (en) | Semiconductor device including titanium wires and manufacturing method therefor | |
| JP2006303544A (ja) | 半導体メモリ装置およびその製造方法 | |
| JP5022679B2 (ja) | 強誘電体メモリ装置の製造方法 | |
| JP2006253194A (ja) | 半導体装置およびその製造方法 | |
| US20040135185A1 (en) | Semiconductor device and method of manufacturing the same | |
| US7001781B2 (en) | Method for producing a ferroelectric capacitor that includes etching with hardmasks | |
| JP2011124478A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2006066796A (ja) | 強誘電体メモリ及びその製造方法 | |
| KR100733463B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2006066797A (ja) | 強誘電体メモリ及びその製造方法 | |
| JP2003224209A (ja) | 半導体装置及びその製造方法 | |
| JP2007266354A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120612 |