DE102010003452A1 - Halbleiterbauelement mit einem Kondensator, der in der Kontaktebene ausgebildet ist - Google Patents

Halbleiterbauelement mit einem Kondensator, der in der Kontaktebene ausgebildet ist Download PDF

Info

Publication number
DE102010003452A1
DE102010003452A1 DE102010003452A DE102010003452A DE102010003452A1 DE 102010003452 A1 DE102010003452 A1 DE 102010003452A1 DE 102010003452 A DE102010003452 A DE 102010003452A DE 102010003452 A DE102010003452 A DE 102010003452A DE 102010003452 A1 DE102010003452 A1 DE 102010003452A1
Authority
DE
Germany
Prior art keywords
opening
forming
capacitor
transistor
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102010003452A
Other languages
English (en)
Other versions
DE102010003452B4 (de
Inventor
Dmytro Chumakov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102010003452.5A priority Critical patent/DE102010003452B4/de
Priority to US12/942,378 priority patent/US8420479B2/en
Publication of DE102010003452A1 publication Critical patent/DE102010003452A1/de
Application granted granted Critical
Publication of DE102010003452B4 publication Critical patent/DE102010003452B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865Selective removal of parts of the layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine Kontaktebene in dem Halbleiterbauelement wird verwendet, um einen Kondensatorbereich bereitzustellen, der direkt mit einem Transistor in Verbindung steht, wodurch eine sehr platzsparende Kondensator/Transistoranordnung geschaffen wird. Beispielsweise können verbesserte dynamische RAM-Arrays auf der Grundlage der hierin offenbarten Kondensator/Transistoranordnung hergestellt werden.

Description

  • Gebiet der vorliegenden Erfindung
  • Die vorliegende Erfindung betrifft allgemein das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Kondensatoren in Metallisierungssystem, etwa von Kondensatoren für dynamische Speicher mit wahlfreiem Zugriff (DRAM), für Entkopplungskondensatoren und dergleichen.
  • Beschreibung des Stands der Technik
  • In modernen integrierten Schaltungen wird eine sehr große Anzahl einzelner Schaltungselemente, etwa Feldeffekttransistoren von CMOS-, NMOS-, PMOS-Elementen, in Form von Widerständen, Kondensatoren und dergleichen auf einer einzelnen Chipfläche hergestellt. Typischerweise werden die Strukturgrößen dieser Schaltungselemente mit der Einfuhr jeder neuen Schaltungsgeneration verringert, so dass aktuell verfügbare integrierte Schaltungen mit hohem Leistungsvermögen in Hinblick auf Geschwindigkeit und/oder Leistungsaufnahme bereitstehen. Eine Verringerung der Größe von Transistoren ist ein wichtiger Aspekt beim stetigen Verbessern des Bauteilverhaltens komplexer integrierter Schaltungen, etwa von CPU's. Die Verringerung der Größe bringt für gewöhnlich eine größere Schaltgeschwindigkeit mit sich, wodurch das Signalverarbeitungsverhalten verbessert wird, wobei jedoch die dynamische Leistungsaufnahme der einzelnen Transistoren zunimmt. D. h., auf Grund der geringeren Schaltzeiten werden die Übergangsströme beim Schalten eines MOS-Transistors vom logisch tiefpegeligen Zustand in den logischen hochpegeligen Zustand deutlich höher.
  • Zusätzlich zu der großen Anzahl an Transistoren muss eine Vielzahl an passiven Schaltungselementen, etwa Kondensatoren, typischerweise in integrierten Schaltungen aufgebaut werden, wobei diese für eine Vielzahl an Zwecken verwendet werden, etwa die Ladungsspeicherung für Informationsspeicherung für das Entkoppeln, und dergleichen. Das Entkoppeln in integrierten Schaltungen ist ein wichtiger Aspekt zum Verringern des Schaltungrauschens der schnell schaltenden Transistoren, da der Entkopplungskondensator Energie an einer speziellen Stelle der Schaltung bereitstellt, beispielsweise in der Nähe eines schnell schaltenden Transistors, so dass Spannungsschwankungen verringert werden, die durch die hohen Übergangsströme hervorgerufen werden, die ansonsten in unerwünschter Weise den Logikzustand, den durch den Transistor repräsentiert ist, beeinflussen könnten.
  • Auf Grund der geringeren Abmessungen von Schaltungselementen wird nicht nur das Leistungsverhalten der einzelnen Transistoren verbessert, sondern es nimmt auch ihre Packungsdichte zu, wodurch die Möglichkeit geschaffen wird, immer mehr Funktionen in die gegebene Chipfläche zu integrieren. Aus diesem Grunde wurden komplexe Schaltungen entwickelt, die unterschiedliche Schaltungsarten enthalten können, etwa Analogschaltungen, Digitalschaltungen, und dergleichen, wodurch vollständige Systeme auf einem einzelnen Chip (SoC) bereitgestellt werden. In komplexen Mikrosteuerungsbauelementen wird zudem eine immer größer werdende Menge an Speicherplatz chipintern in CPU-Kern vorgesehen, wodurch ebenfalls das Gesamtverhalten moderner Computerbauelemente verbessert wird. Beispielsweise werden in typischen Mikrosteuerungsaufbauten unterschiedliche Arten an Speicherbauelementen eingebaut, um damit einen akzeptablen Kompromiss zwischen dem Chipflächenverbrauch und der Informationsspeicherdichte über der Arbeitsgeschwindigkeit zu erreichen. Beispielsweise werden schnelle oder temporäre Speicher, sogenannte Cache-Speicher, in der Nähe des CPU-Kerns vorgesehen, wobei die entsprechenden Cache-Speicher so gespeichert sind, dass sie eine geringere Zugriffszeit im Vergleich zu externen Speicherbauelementen besitzen. Da eine geringere Zugriffszeit für einen Cache-Speicher typischerweise mit einer geringeren Speicherdichte verknüpft ist, werden die Cache-Speicher gemäß einer spezifizierten Speicherhierarchie vorgesehen, wobei ein Cache-Speicher der Ebene 1 den Speicher repräsentiert, der gemäß der schnellsten verfügbaren Speichertechnologie aufgebaut ist. Beispielsweise werden statische RAM-Speicher auf der Grundlage von Registern hergestellt, wodurch Zugriffszeiten möglich sind, die durch die Schaltgeschwindigkeit der jeweiligen Transistoren in den Registern bestimmt sind. Typischerweise sind mehrere Transistoren erforderlich, um eine entsprechende statische RAM-Zelle einzurichten, wodurch die Informationsspeicherdichte deutlich verringert wird im Vergleich zu beispielsweise dynamischen RAM-(DRAM)Speicher, die einen Speicherkondensator in Verbindung mit einem Durchlasstransistor enthalten. Somit kann eine höhere Informationsspeicherdichte des DRAM's erreicht werden, obwohl dies zu Lasten einer größeren Zugriffszeit im Vergleich zu statischen RAM's geht, wobei dennoch dynamische RAM's attraktiv sind für spezielle weniger zeitkritische Anwendungen in komplexen Halbleiterbauelementen. Beispielsweise können typische Cache-Speicher der Ebene 3 in Form dynamischer RAM-Speicher bereitgestellt, um damit die Informationsdichte innerhalb der CPU zu erhöhen, ohne dass das Leistungsverhalten wesentlich beeinträchtigt wird.
  • Häufig werden die Speicherskondensatoren in der Transistorebene hergestellt, wobei eine vertikale oder planare Konfiguration eingesetzt wird. Während die ebene Architektur einen wesentlichen Verbrauch an Siliziumfläche mit sich bringt, um die erforderlichen Kapazitätswerte zu erzeugen, erfordert der vertikale Aufbau komplexe Strukturierungsschemata zur Herstellung der Gräben für die Kondensatoren.
  • Aus diesen Gründen werden in anderen Vorgehensweisen Kondensatoren auch in dem Metallisierungssystem des Halbleiterbauelements vorgesehen, d. h. in den Metallisierungsschichten, die Metallleitungen und Kontaktdurchführungen aufweisen, wobei auch typischerweise Modifizierungen an dem Gesamtprozessablauf erforderlich sind, um die Metallkondensatoren in das Metallisierungssystem einzubinden und um die entsprechende Verbindungsstruktur zum Anschluss an der Metallkondensatoren an die Schaltungselemente in der Bauteilebene, etwa die Transistoren und dergleichen, bereitzustellen. Folglich müssen auch in diesem Falle zusätzliche Prozessmodule in den Gesamtprozessablauf integriert werden, was somit zu einer zusätzlichen Prozesskomplexität führt.
  • In vielen Fällen sind kapazitive Strukturen in unmittelbarer Nähe von Schaltungselementen, etwa Transistoren, erforderlich, was bewerkstelligt werden kann in einigen konventionellen Vorgehensweisen, etwa im Hinblick auf das Vorsehen einer hohen Bitdichte in dynamischen RAM-Bereichen, durch Vorsehen von Kondensatoren mit tiefen Gräben in dem Halbleitersubstrat und durch Bereitstellen entsprechender Transistoren in und um die Kondensatoren mit tiefen Gräben. Wie zuvor dargelegt ist, sind, obwohl eine raumeffiziente Anordnung erreicht wird, dennoch extrem komplizierte Prozesse insbesondere zum Strukturen der tiefen Gräben für die Kondensatoren in dem Halbleitersubstrat erforderlich, wobei dies auch noch unterschiedlich ist für Vollsubstratbauelemente und SOI-Bauelemente, so dass insgesamt signifikante prozessabhängige Schwankungen in komplexen Halbleiterbauelementen auftreten können. Andererseits führt das Vorsehen der Kondensatoren im Metallisierungssystem zu zusätzlichen Verbindungsstrukturen mit höherer Komplexität in Verbindung mit aufwendigen Prozessmodulen zur Herstellung der Kondensatoren unabhängig von den regulären Metallverbindungsstrukturen.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Fertigungstechniken und andere Bauelemente, in den kapazitive Störungen in platzsparender Weise hergestellt werden, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
  • Überblick über die Erfindung
  • Die vorliegende Erfindung stellt allgemein Halbleiterbauelemente und Fertigungstechniken bereit, in denen kapazitive Strukturen effizient in der Kontaktebene des Halbleiterbauelements vorgesehen werden, d. h. in der Bauteilebene, die eine Schnittstelle zwischen den halbleiterbasierten Schaltungselementen, etwa den Transistoren, und dem eigentlichen Metallisierungssystem darstellt. Des weiteren werden die Kondensatoren so vorgesehen, dass eine sehr effiziente elektrische Verbindung zu den halbleiterbasierten Schaltungselementen, etwa den Transistoren, erreicht wird, d. h. eine der Kondensatorelektroden ist in direktem Kontakt mit einem Kontaktgebiet des Transistors, einem Draingebiet oder einem Sourcegebiet, während gleichzeitig ein hoher Grad an Kompatibilität zu konventionellen Kontaktschemata beibehalten wird. In einigen anschaulichen hierin offenbarten Ausführungsformen werden die kapazitiven Strukturen oder Kondensatoren als „Kontaktelemente” vorgesehen, wovon ein Teil zusammen mit anderen regulären Kontaktelementen hergestellt wird, wodurch ein effizienter Gesamtfertigungsablauf in Verbindung mit einer platzsparenden Anordnung erreicht wird, während gleichzeitig die Komplexität und der Kontaktwiderstand des Kondensators und des Schaltungselements, etwa des Transistors, verringert werden.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden einer ersten Öffnung in einem dielektrischen Material einer Kontaktebene des Halbleiterbauelements, wobei die erste Kontaktöffnung mit einem ersten Kontaktgebiet eines Transistors verbunden ist. Das Verfahren umfasst ferner das Bilden eines leitenden Materials und eines Kondensatordielektrikumsmaterials an inneren Oberflächenbereichen der ersten Öffnung und das Bilden einer zweiten Öffnung in dem dielektrischen Material derart, dass diese mit einem zweiten Kontaktgebiet des Transistors verbunden ist. Des weiteren umfasst das Verfahren das Bilden eines leitenden Materials in der ersten und der zweiten Öffnung.
  • Ein weiteres anschauliches hierin offenbartes Verfahren betrifft das Herstellen einer kapazitiven Struktur eines Halbleiterbauelements. Das Verfahren umfasst das Bilden einer Öffnung in einer dielektrischen Schicht, so dass diese mit einem Draingebiet oder einem Sourcegebiet eines Transistors verbunden ist. Das Verfahren umfasst ferner das Bilden eines Kondensators in der Öffnung, wobei der Kondensator eine erste Elektrode, die mit dem Draingebiet und dem Sourcegebiet verbunden ist, aufweist.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst einen Transistor, der in und über einem Halbleitergebiet ausgebildet ist, wobei der Transistor ein erstes Kontaktgebiet und ein zweites Kontaktgebiet aufweist, die in dem Halbleitergebiet gebildet sind. Das Halbleiterbauelement umfasst ferner eine Kontaktebene mit einem dielektrischen Material und einem Kontaktelement, das mit einem dielektrischen Material ausgebildet ist und mit dem ersten Kontaktgebiet verbunden ist. Das Halbleiterbauelement umfasst ferner einen Kondensator, der in dem dielektrischen Material abgebildet ist und eine erste Elektrode aufweist, die mit dem zweiten Kontaktgebiet verbunden ist.
  • Detaillierte Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1g schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, um einen Kondensator in der Kontaktebene des Halbleiterbauelements so herzustellen, dass dieser mit einem Transistor gemäß anschaulicher Ausführungsformen in Kontakt ist;
  • 1h schematisch ein Schaltbild der Transistor/Kondensatoranordnung zeigt, wie sie in 1g dargestellt ist;
  • 1i schematisch einen Speicherbereich mit mehreren Transistor/Kondensatoranordnungen in Form eines Schaltbildes gemäß anschaulicher Ausführungsformen zeigt;
  • 1j bis 1o schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen gemäß anschaulicher Ausführungsformen zeigen, in denen die Kontaktöffnungen für „reguläre” Kontaktelemente und „Kondensatorkontaktelemente” in einer gemeinsamen Strukturierungssequenz hergestellt werden;
  • 2a bis 2d schematisch Querschnittsansichten eines Halbleiterauelements während diverser Fertigungsphasen zeigen, in denen der Kondensator in der Kontaktebene unter Anwendung eines Austauschgateverfahrens gemäß noch weiterer anschaulicher Ausführungsformen hergestellt wird.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Die vorliegende Erfindung stellt allgemein Halbleiterbauelement und Fertigungstechniken bereit, in denen Kondensatoren oder kapazitive Strukturen in der Kontaktebene des Halbleiterbauelements so hergestellt werden, dass diese direkt mit dem Kontaktgebiet eines Schaltungselements, etwa eines Transistors, in Verbindung stehen, wodurch eine sehr platzsparende Anordnung erreicht wird, und wodurch die Komplexität einer Verbindungsstruktur verringert wird, um einen Transistor und einen Kondensator miteinander zu verbinden. In dieser Weise kann die Kondensator/Transistorkonfiguration in Speicherbereichen verwendet werden, die einen Speichertransistor erfordern, etwa in dynamischen RAM-Arrays und dergleichen, wobei eine hohe Bitdichte auf der Grundlage einer geringeren Prozesskomplexität zum Bereitstellen der Speicherkondensatoren erreicht wird. In anderen Fällen wird die Kondensator/Transistorkonfiguration auch in anderen Situationen eingesetzt, in denen eine erhöhte Kapazität an oder in der Nähe des Transistorelements erforderlich ist, etwa gewisse kapazitive Schaltungsbereiche und dergleichen.
  • In einigen anschaulichen Ausführungsformen wird der Kondensator auf Grundlage eines Strukturierungsschemas eingerichtet, in welchem die Öffnung eines Kontaktelements, das die kapazitive Struktur erhalten soll, unabhängig zu anderen Kontaktöffnungen strukturiert wird, die für „reguläre” Kontaktelemente verwendet werden, wobei lediglich ein einzelner zusätzlicher Lithographieprozess erforderlich ist. Dazu wird die kapazitive Struktur vor dem eigentlichen Strukturieren der Kontaktöffnungen für die regulären Kontaktelemente fertig gestellt, während in anderen Ausführungsformen mehrere Prozessschritte gemeinsam für die kapazitive Struktur und die regulären Kontaktelemente durchgeführt werden, etwa das Füllen der Kontaktelemente mit einem geeigneten leitenden Material und dergleichen.
  • In anderen anschaulichen Ausführungsformen werden die Kondensatoröffnung und die Kontaktöffnungen in einer gemeinsamen Prozesssequenz strukturiert und die Kondensatorelektrode, die in direkten Kontakt mit den Transistorkontakt gebiet ist, und das Kondensatordielektrikums können auf der Grundlage eines zusätzlichen Lithographieprozesses hergestellt werden, der jedoch weniger kritisch ist im Hinblick auf die Justiergenauigkeit und dergleichen. Dazu werden geeignete Opfermaterialien effizient eingesetzt, um die kapazitive Struktur und die Kontaktelemente in einer gemeinsamen Prozesssequenz herzustellen, ohne dass eine gewünschte Prozesskomplexität eingeführt wird.
  • In noch anderen anschaulichen Ausführungsformen werden die grundlegenden Strukturierungsschemata, wie sie zuvor beschrieben sind, auch auf komplexe Austauschgateverfahren verwendet, wobei zumindest einige Prozessschritte gemeinsam für die komplexe Metallgateelektrodenstruktur mit großem ε und den Kondensator ausgeführt werden, der in der Kontaktebene herzustellen ist.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem Substrat 101, über welchem eine Halbleiterschicht 102, etwa eine Siliziumschicht, eine Silizium/Germanium-Schicht und dergleichen vorgesehen ist. Die Halbleiterschicht 102 besitzt einen beliebigen geeigneten Materialaufbau und eine Dicke, so dass Schaltungselemente, etwa Transistoren darin und darüber hergestellt werden. In einigen anschaulichen Ausführungsformen ist eine vergrabene isolierende Schicht (nicht gezeigt) unter der Halbleiterschicht 102 vorgesehen, wodurch eine SOI-(Silizium-auf-Isolator-)Konfiguration geschaffen wird. In anderen Fällen ist die Halbleiterschicht 102 ein Teil eines kristallinen Halbleitermaterials des Substrats 101, wodurch eine Vollsubstratkonfiguration geschaffen wird. Die Halbleiterschicht 102 umfasst geeignete Isolationsstrukturen 102b, etwa in Form von flachen Grabenisolationen und dergleichen, die Halbleitergebiete oder aktive Gebiete lateral begrenzt, wobei der Einfachheit halber ein Halbleitergebiet 102a in 1a gezeigt ist. Ein aktives Gebiet ist als ein Halbleitergebiet zu verstehen, in welchem pn-Übergänge für einen oder mehrere Transistoren ausgebildet sind oder herzustellen sind. Des weiteren ist in der gezeigten Fertigungsphase ein Transistor 150 in und über dem aktiven Gebiet 102a gebildet und umfasst eine Gateelektrodenstruktur 160, die einen geeigneten Aufbau im Hinblick auf laterale Abmessungen, Höhe, Materialzusammensetzung und dergleichen besitzt, so dass die Steuerung eines Stromflusses zwischen einem Sourcegebiet 151s und einem Draingebiet 151b gewährleistet ist, die in dem aktiven Gebiet 102a ausgebildet sind. Es sollte beachtet werden, dass der Transistor 150 ein ebener Transistor in Form eines Feldeffekttransistors sein kann, während in anderen Fallen andere Transistorarchitekturen eingesetzt werden, solange entsprechende Kontaktgebiete 152s, 152d durch Kontaktelemente zu kontaktieren sind und wobei mindestens eine Komponente, etwa das Draingebiet 151d und/oder das Sourcegebiet 151s eine elektrische Verbindung zu einer kapazitiven Struktur erfordern. In der gezeigten Ausführungsform sind die Kontaktgebiete 152s, 152d auf der Grundlage eines Metallsilizids verwirklicht, wenn die Drain- und Sourcegebiete 151s, 151d eine ausgeprägte Menge an Siliziummaterial aufweisen. Der Transistor 150 ist ggf. auch ein komplexer planarer Transistor mit lateralen Abmessungen von beispielsweise 50 nm und weniger, etwa in der Gateelektrodenstruktur 160. Ferner umfasst das Halbleiterbauelement 100 eine Kontaktebene oder Schicht 120, die als eine Kontaktebene zu verstehen ist, die den Transistor 150 passiviert, während gleichzeitig elektrische Kontakte zu einem Metallisierungssystem geschaffen werden (nicht gezeigt), das über der Kontaktebene 120 einzurichten ist. Beispielsweise umfasst die Kontaktebene 120 ein oder mehrere geeignete dielektrische Materialien, etwa ein dielektrisches Material 122, etwa in Form von Siliziumnitrid und dergleichen, in Verbindung mit einem weiteren dielektrischen Material 121, etwa Siliziumdioxid und dergleichen. Zu beachten ist, dass andere geeignete Materialien in der Kontaktebene 120 verwendet werden können, solange die erforderliche elektrische Isolierung, Passivierung und mechanische Integrität des Transistors 150 sichergestellt ist. In der gezeigten Fertigungsphase ist eine Ätzmaske 103 über der Kontaktebene 120 vorgesehen und diese enthält ein geeignetes Material oder Materialsystem, um das Strukturieren des dielektrischen Materials oder der Materialien 121, 122 der Kontaktebene 120 zu ermöglichen. Beispielsweise umfasst die Ätzmaske 103 Lackmaterial, ein Hartmaskenmaterial, ein antireflektierendes Beschichtungsmaterial (ARC), und dergleichen, wie dies für die weitere Bearbeitung des Bauelements 100 erforderlich ist. Eine Maskenöffnung 103a entspricht der lateralen Größe und Lage einer „Kondensatoröffnung”, die in den dielektrischen Materialien 121, 122 so zu bilden ist, dass sie mit dem Kontaktgebiet 152s in Verbindung steht, wenn ein entsprechender Kondensator herzustellen ist, der mit dem Sourcegebiet 151s in Kontakt ist. Wie zuvor angegeben ist, kann auch eine entsprechende Öffnung zu dem Kontaktgebiet 152d hergestellt werden, wobei dies von den gesamten Schaltungsaufbau abhängt, während in anderen Fällen beide Kontaktgebiete 152s, 152d bei Bedarf eine kapazitive Struktur erhalten. In anderen anschaulichen Ausführungsformen, wie dies nachfolgend detaillierter beschrieben ist, enthält die Ätzmaske 103 geeignete Maskenöffnung für andere reguläre Kontaktöffnungen, die so herzustellen sind, dass sie mit dem Transistor 150 eine Verbindung herstellen.
  • Das Halbleiterbauelement 100, wie es in 1 gezeigt ist, kann auf der Grundlage der folgenden Prozesstechniken hergestellt werden. Das aktive Gebiet 102a wird durch Vorsehen der Isolationsstruktur 102b erzeugt, wobei dies gut etablierte Prozessstrategien unter Anwendung komplexer Lithographie-, Ätz-, Abscheide-, Einebnungstechniken und dergleichen beinhaltet. Vor oder nach dem Bereitstellen der Isolationsstruktur 102b werden geeignete Dotierstoffsorten in das aktive Gebiet 102a eingebaut, woran sich das Herstellen der Gateelektrodenstruktur 100 anschließt, was mittels einer beliebigen geeigneten Prozessstrategie bewerkstelligt werden kann. Als nächstes werden die Drain- und Sourcegebiete 151d, 151s hergestellt, beispielsweise durch Ionenimplantation und dergleichen in Verbindung mit geeigneten Ausheizprozessen, um das gewünschte endgültige Dotierstoffprofil in dem aktiven Gebiet 102a festzulegen. Bei Bedarf werden andere Mechanismen implementiert, um das Leistungsverhalten des Transistors 150 weiter zu verbessern, falls dies erforderlich ist. Beispielsweise kann eine Verformung zumindest in einem Teil des aktiven Gebiets 102a erzeugt werden, um damit die Ladungsträgerbeweglichkeit zu modifizieren, was zu einem besseren Leistungsverhalten des Transistors 150 führt. Danach wird ein Metallsilizid in den Drain- und Sourcegebieten 151d, 151s hergestellt, falls dies erforderlich ist, und möglicherweise auch in der Gateelektrodenstruktur 160 (nicht gezeigt), wobei dies von dem gesamten Aufbau der Gateelektrodenstruktur 160 abhängt. Daraufhin wir die Kontaktebene 120 durch Abscheiden eines oder mehrerer Materialien nach Bedarf hergestellt, beispielsweise in Form der Materialschichten 122 und 121. Falls erforderlich, können weitere Einebnungsprozesse ausgeführt werden, um eine im Wesentlichen ebene Oberflächentopographie für die Herstellung der Ätzmaske 103 auf der Grundlage geeigneter Lithographiemasken zu schaffen, um damit die Lage und die Position der Maskenöffnung 103a und somit einer Kondensatoröffnung zu definieren, die in der Kontaktebene 120 zu bilden ist. Wie zuvor angegeben ist, kann die Ätzmaske 103 auf der Grundlage eines Lackmaterials, auf der Grundlage von Hartmaskenmaterial und dergleichen hergestellt werden. Als nächstes wird eine Ätzsequenz auf der Grundlage der Ätzmaske 103 unter Anwendung gut etablierter plasmaunterstützter Ätzrezepte ausgeführt, um die Maskenöffnung 103a in das dielektrische Material 121 zu über ertragen. Falls vorgesehen wird das Material 122 als ein Ätzstoppmaterial verwendet, das nachfolgend auf der Grundlage eines geeigneten Ätzprozesses geöffnet wird, wobei gut etablierte Rezepte eingesetzt werden können. Beispielsweise kann ein geeignetes Strukturierungsschema angewendet werden, wie es auch in konventionellen Strategien für die Herstellung von Kontaktdurchführungen eines Halbleiterbauelements angewendet werden.
  • 1b zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Öffnung 120c so vorgesehen, dass diese sich durch die Kontaktebene 120 erstreckt und mit dem Kontaktgebiet 152s in Verbindung steht, während ein leitendes Elektrodenmaterial 111 über der Kontaktebene 120 und in der Öffnung 120c ausgebildet ist. Das leitende Material 111 kann in Form eines geeigneten leitenden Materials vorgesehen werden, etwa als ein stark dotiertes Halbleitermaterial, ein metallenthaltendes Material in Form von Nitriden, etwa Titannitrid, Tantalnitrid und dergleichen, während in anderen Fällen ein Metallmaterial vorgesehen wird, beispielsweise in Form von Wolfram, Aluminium, und dergleichen. Folglich ist das Elektrodenmaterial 111 in direktem Kontakt mit dem Kontaktgebiet 152s und repräsentiert eine erste Elektrode eines Kondensators, der in der Öffnung 120c zu bilden ist. Das Material 111 kann auf der Grundlage einer beliebigen geeigneten Abscheidetechnik aufgebracht werden, etwa durch CVD (chemische Dampfabscheidung), physikalische Dampfabscheidung, etwa Sputter-Abscheidung, durch elektrochemische Abscheidung und dergleichen, wobei dies von den gesamten Prozesserfordernissen und der Materialzusammensetzung der Schicht 111 abhängt. Somit ist eine Vielzahl an gut etablierten Prozesstechniken und Rezepten verfügbar, um das Material 111 herzustellen.
  • Nach dem Abscheiden des Materials 111 geht die weitere Bearbeitung weiter, indem das Material 111 zumindest außerhalb der Öffnung 120c entfernt wird, was bewerkstelligt werden kann, indem beispielsweise eine Ätzmaske so vorgesehen wird, dass diese die Öffnung 120c abdeckt, und indem freiliegende Bereiche des Materials 111 entfernt werden. In anderen anschaulichen Ausführungsformen wird ein Opferfüllmaterial vorgesehen, etwa in Form eines Polymermaterials, das in einem Zustand geringer Viskosität aufgebracht werden kann und somit die Öffnung 120 auffüllt. Daraufhin wird ein geeigneter Abtragungsprozess ausgeführt, etwa ein Ätzprozess, ein CMP-(chemisch-mechanischer Polier-)Prozess, und dergleichen. In diesem Falle bewahrt das Füllmaterial in der Öffnung 120c die Integrität des Materials 111, während andere Bereiche von der Kontaktebene 120 entfernt werden.
  • 1c zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der ein Opferfüllmaterial 104 noch in der Öffnung 120c vorhanden ist, wodurch das Material 111 abgedeckt ist, das außerhalb der Öffnung 120c entfernt wird, beispielsweise auf der Grundlage einer oder mehrerer zuvor beschriebener Prozessstrategien. In dieser Fertigungsphase wird das Bauelement 100 einer reaktiven Prozessumgebung 104 unterworfen, die in geeigneter Weise gestaltet ist, das Opferfüllmaterial 104 zu entfernen, ohne dass andere Materialien des Bauelements 100 unnötig beeinflusst werden. Beispielsweise ist eine Vielzahl an plasmaunterstützten Prozessen zum Entfernen von Polymermaterial, etwa Sauerstoffplasmaprozesse und dergleichen, oder es sind nasschemische Ätzprozesse verfügbar, und diese können so eingesetzt werden, dass das Füllmaterial selektiv in Bezug auf das dielektrische Material der Kontaktebene 120 und in Bezug auf das Elektrodenmaterial 111 entfernt wird. Bei Bedarf können weitere nasschemische Reinigungsprozesse ausgeführt werden, um Reste des Opferfüllmaterials 104 zu entfernen.
  • 1d zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der ein dielektrisches Material 112 auf der Kontaktebene 120 und in der Öffnung 120c ausgebildet ist, wobei dieses Material eine beliebige geeignete Materialzusammensetzung und Dicke aufweist, so dass es als ein Kondensatordielektrikumsmaterial nach der Fertigstellung der kapazitiven Struktur 120c dient. Beispielsweise enthält das Material 112 Silziumdioxid, Siliziumnitrid, stickstoffangereichertes Siliziumkarbid, dielektrische Materialien mit großem ε, wenn die Dielektrizitätskonstante verträglich ist mit der weiteren Bearbeitung des Bauelements 100, und dergleichen. Die Schicht 112 kann mit einer geeigneten Dicke bei einer gegebenen Materialzusammensetzung hergestellt werden, beispielsweise von 1 bis mehrere Nanometer, wodurch die wirksame Kapazität eines Kondensators eingestellt wird, der noch in der Öffnung 120c hergestellt wird. Zu beachten ist, dass die Kapazität eines Kondensators durch die effektive Elektrodenfläche, den Abstand zwischen den Elektroden und die dielektrischen Eigenschaften des dazwischen ausgebildeten dielektrischen Materials bestimmt ist. Folglich kann die wirksame Kapazität eines Kondensators, der in der Öffnung 120 zu bilden ist, auf der Grundlage der Größe und der Form der Öffnung 120c eingestellt werden, die in Form eines Grabens oder einer anderen Öffnung mit ähnlichen Abmessungen in ähnlicher lateraler Richtung bereitgestellt werden kann, beispielsweise in Form einer quadratischförmigen Öffnung und dergleichen, was vorteilhaft sein kann für die Vergrößerung der Gesamtfläche jeglicher innerer Oberflächenbereiche der Öffnung 120. Beispielsweise kann eine Vielzahl an Öffnungen, etwa die Öffnung 120c, entlang einer Transistorbreitenrichtung vorgesehen werden, d. h. einer Richtung senkrecht zur Zeichenebene aus 1d, was insgesamt zu einer größeren Oberfläche im Vergleich zu einer einzelnen grabenartigen Öffnung führt, die sich entlang der Transistorbreitenrichtung erstreckt. Ferner ermöglichen bei einer vorgegebenen Konfiguration der Öffnung 120c auch die Dielektrizitätskonstante des Materials 112 und dessen Dicke ein effizientes Einstellen der schließlich erreichten Kapazität. Folglich wird ein hohes Maß an Flexibilität für die Einstellung des Kapazitätswerts der kapazitiven Struktur erreicht, indem die lateralen Abmessungen 120c bei vorgegebener Höhe der Kontaktebene 120 definiert und indem die Dicke und die Materialzusammensetzung der dielektrischen Schicht 112 entsprechend gewählt werden. In der gezeigten Ausführungsform wird das dielektrische Material 112 teilweise auf der Kontaktebene 120 während der weiteren Bearbeitung bewahrt, während in anderen anschaulichen Ausführungsformen, wie dies nachfolgend detaillierter beschrieben ist, das Material 112 aus der Kontaktebene 120 entfernt wird, wodurch das Aufbringen von dielektrischem Materialien mit großem ε möglich ist, d. h. von dielektrischem Materialien mit einer Dielektrizitätskonstante von 10,0 und höher, ohne dass die gesamte Kapazität der Kontaktebene 120 deutlich beeinflusst wird. Nach der Herstellung der Schicht 112 geht in einigen anschaulichen Ausführungsformen die Bearbeitung weiter, indem ein weiteres Opferfüllmaterial vorgesehen wird, um damit die Öffnung 120c zu füllen und um eine bessere Oberflächentopographie vor nachfolgenden Lithographieprozessen zu schaffen.
  • 1e zeigt schematisch das Halbeleiterbauelement 100 mit einem Opferfüllmaterial 106, das in der Öffnung 120c vorgesehen ist, während eine weitere Ätzmaske 105 der Kontaktebene 120 ausgebildet ist und Maskenöffnungen 150g, 150d aufweist, die somit die laterale Größe und die Position „regulärer” Kontaktöffnungen definiert, um in der Kontaktebene 120l Kontaktöffnungen zu erzeugen, die mit dem Transistor 150 verbunden sind. Im Hinblick auf die Ätzmaske 105 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu der Ätzmaske 103 (siehe 1a) erläutert sind. Als nächstes wird eine geeignete Ätzsequenz angewendet, um durch die Kontaktebene 120 zu ätzen, die die Schicht 112 aufweist, was bewerkstelligt werden kann unter Anwendung einer geeigneten Prozessstrategie, etwa konventionelle Strukturierungsschemata, und dergleichen.
  • 1f zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, d. h. nach dem Ausführen des zuvor beschriebenen Ätzprozesses, wodurch Kontaktöffnungen 120g, 120d hergestellt werden, und wobei die Ätzmaske 105 aus 1e entfernt ist. Ferner ist das Opfermaterial 106 (siehe 1e) aus der Öffnung 120c abgetragen. Folglich erstreckt sich die Kontaktöffnung 120g zu der Gateelektrode 160, während die Kontaktöffnung 120e zu dem Kontaktgebiet 152d eine Verbindung herstellt und somit eine Öffnung für die Herstellung von „regulären” Kontaktelementen repräsentiert. Andererseits umfasst die Öffnung 120c das Elektrodenmaterial 111 und das dielektrische Material 112, wovon ein Teil weiterhin Endflächen 111f des Elektrodenmaterials 111 bedeckt, wenn ein gewisser Materialverbrauch beim vorhergehenden Strukturierungsprozess aufgetreten ist. D. h., die anfängliche Dicke der Schicht 112 kann über horizontalen Bereichen der Kontaktebene 120 reduziert sein, während die anfängliche Dicke des Materials 112 innerhalb der Öffnung 120c im Wesentlichen während der vorhergehenden Bearbeitung beibehalten wurde.
  • 1g zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst das Bauelement 100 ein Kontaktelement 123g, das auf der Grundlage der Kontaktöffnung 120g hergestellt ist, und das ein geeignetes Material oder ein Materialsystem 124 aufweist, wie dies mit den Bauteilerfordernissen verträglich ist. Beispielsweise enthält das Material 124 Wolfram, Aluminium, Kupfer und dergleichen, möglicherweise in Verbindung mit geeigneten Barrieren- und/oder Saatmaterialien (nicht gezeigt), wobei dies von den gesamten Prozess- und Bauteilerfordernissen abhängt. In ähnlicher Weise ist eine Kontaktöffnung 123d auf der Grundlage der Kontaktöffnung 120d vorgesehen und stellt eine Verbindung zu dem Kontaktgebiet 152d her. Des weiteren ist ein Kondensator oder eine kapazitive Struktur 110 in der Öffnung 120c vorgesehen und umfasst ein Material oder ein Materialsystem 124 als Kondensatorelektrode, die von dem Material 111, das als weitere Kondensatorelektrode dient, durch das dielektrische Material 112 getrennt ist. Ferner ist ein verbleibender Bereich des Materials 112 auf horizontalen Bereichen der Bauteilebene 120 ausgebildet und schließt weiterhin zuverlässig die Endfläche 112f des Elekrodenmaterials 111 ein.
  • Das in 1g gezeigte Halbeleiterbauelement 100 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, um das Material des Materialsystems 134 bereitzustellen, beispielsweise auf der Grundlage von CVD für wolframbasierte Materialien, auf der Grundlage elektrochemischer Abscheidung, möglicherweise in Verbindung mit CVD-Techniken, um eine Saatschicht bereitzustellen, und dergleichen. Nach dem Füllen der Öffnungen 120c, 120g, 120d mit dem Material oder dem Materialsystem 124 wird überschüssiges Material abgetragen, beispielsweise durch Elektro-Ätzung, durch Elektro-CMP, durch CMP und dergleichen, wobei das Material 112, das noch weiterhin auf der Kontaktebene 120 vorgesehen ist, als ein effizientes Stoppmaterial dienen. Folglich können die Kontaktelemente 123g und 123d und eine Elektrode des Kondensators 110 in einer gemeinsamen Prozesssequenz bereitgestellt werden, wodurch unnötige Prozesskomplexität vermieden wird. Daraufhin wird die Bearbeitung fortgesetzt, indem ein Metallisierungssystem über der Kontaktebene hergestellt wird, wobei die „regulären” Kontaktelemente 123g und 123d in Verbindung sind mit geeigneten Metallleitungen der ersten Metallisierungsschicht des entsprechenden Metallisierungssystems, wobei auch eine Elektrode 113, die durch das Material 124 des Kondensators 110 gebildet ist, ebenfalls als ein Kontaktelement dient, um damit direkt mit einer geeigneten Metallleitung der ersten Metallisierungsschicht in Verbindung zu stehen, die über der Kontaktebene 120 zu bilden ist. Andererseits steht die Elektrode 111, die zuverlässig von dem dielektrischen Material 112 eingeschlossen ist, direkt mit dem Kontaktgebiet 152s in Verbindung, wodurch eine sehr platzsparende und niederohmige Verbindung zum Anschluss des Kondensators 110 und des Transistors 150 geschaffen wird.
  • 1h zeigt schematisch ein Schaltbild der Kondensator/Transistoranordnung, wie sie in 1g gezeigt ist. Wie dargestellt, umfasst der Transistor 150 die Gateelektrodenstruktur 160, die mit anderen Schaltungselementen über das Kontaktelement 123g und entsprechende Metallstrukturelemente in dem Metallisierungssystem (nicht gezeigt) verbunden ist. In ähnlicher Weise ist das Draingebiet 151d über das Kontaktelement 123d angeschlossen gemäß einem beliebigen geeigneten Schaltungsaufbau. Andererseits ist der Kondensator 110 direkt mit dem Sourcegebiet 151s über die Elektrode 111 verbunden, während die andere Kondensatorelektrode 113 von dem Metallisierungssystem kontaktiert wird, da die Elektrode 113 als ein Kontaktelement dient, wie dies auch zuvor mit Bezug zu 1g erläutert ist. Es sollte beachtet werden, dass ein anderer Schaltungsaufbau realisiert werden kann, wobei beispielsweise der Kondensator 110 mit dem Draingebiet 151d verbunden ist, falls dies erforderlich ist, oder wobei zwei oder mehr Kondensatoren mit dem Transistor 150 verbunden sind, beispielsweise indem ein weiterer Kondensator zwischen der Gateelektrodenstruktur 160 und einer oder beiden Transistorgebieten 151s, 151d vorgesehen wird. Somit können beliebige geeignete Kondensator/Transistorkonfigurationen verwendet werden, um komplexere Schaltungsbereiche abhängig von den gesamten Erfordernissen aufzubauen. In einigen anschaulichen Ausführungsformen wird die in 1h gezeigte Kondensator/Transistoranordnung effizient in einem Speicherarray verwendet, das somit in einer sehr platzsparenden Weise auf der Grundlage einer sehr effizienten Gesamtfertigungsstrategie bereitgestellt werden kann, wie dies auch zuvor beschrieben ist.
  • 1i zeigt schematisch das Halbleiterbauelement 100, das ein Speicherarray 120 aufweist, etwa ein dynamisches RAM-Array, in welchem mehrere Kondensator/Transistor-Anordnungen in geeigneter Weise verbunden sind, um damit das Speicherarray 130 zu bilden. Wie gezeigt, sind mehrere Transistoren 150a, ..., 150c vorgesehen, die einen geeigneten Aufbau besitzen, wie dies beispielsweise zuvor mit Bezug zu 1g beschrieben ist. Ferner ist ein entsprechender Kondensator 110a, ..., 110c mit dem entsprechenden Transistor 150a, ..., 150c verbunden, wie dies auch zuvor beschrieben ist. Beispielsweise repräsentieren die Transistoren 150a, 150b in Verbindung mit den Kondensatoren 110b, 110b entsprechende Zeilen von Speicherzellen, die mit einer Wortleitung 131a verbunden sind, was durch die Kontaktelemente 123g bewerkstelligt werden kann, wodurch die Kontaktelemente, die mit den Gateelektrodenstrukturen der Transistoren 150a, 150b verbunden sind (siehe 1g und 1h). In ähnlicher Weise bilden die Transistoren 150c, 150d in Verbindung mit den Kondensatoren 110c, 110d eine weitere Zeile des Arrays 130 und sind mit einer entsprechenden Wortleitung 131d verbunden. Die Transistoren 150a, 150c in Verbindung mit den Transistoren 110a, 110c bilden eine Spalte des Arrays 130 und die entsprechenden Draingebiete sind über die Kontaktelemente 123d (siehe 1g, 1h) angeschlossen. Somit ist eine Bitleitung 131 mit den Transistoren 150a, 150b verbunden, wobei die Transistoren 150b, 150d eine weitere Spalte des Arrays 130 bilden und durch eine Bitleitung 130b verbunden sind. Ferner können die Kondensatoren 110a, ..., 110b mit einem gemeinsamen Referenzpotential mit den jeweiligen Elektroden 113 verbunden sein, was über Metallleitungen 132a, 132b gelingt. Es sollte beachtet werden, dass die Wortleitungen 131a, 131b, die Bitleitungen 133a, 133b die Leitungen 132a, 132b beispielsweise in dem Metallisierungssystem (nicht gezeigt) des Halbleiterbauelements 100 über die Kontaktelemente und die Kondensatorelektroden eingerichtet werden können.
  • Folglich wird eine hohe Bitdichte in dem Speicherarray 130 auf Grund der platzeffizienten Gestaltung der Kondensatoren 110a, ..., 110b und auf Grund der sehr effizienten Verbindungsstruktur zwischen den Kondensatoren und den Transistoren geschaffen.
  • Mit Bezug zu den 1j bis 1o werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen die Strukturierung von Kontaktöffnungen und einer Kondensatoröffnung in einer gemeinsamen Prozesssequenz bewerkstelligt wird.
  • 1j zeigt schematisch das Halbleiterbauelement 100 in einer Fertigungsphase, in der die Öffnungen 120c, 120g und 120d in der Kontaktebene 120 so hergestellt werden, dass diese mit den Kontaktgebieten 152s, 152d und der Gateelektrodenstruktur 160 verbunden sind. Dazu wird ein geeignetes Strukturierungsschema angewendet auf der Grundlage einer geeigneten Ätzmaske, die die entsprechenden Maskenöffnungen aufweist, so dass die laterale Größe und die Position der Öffnung 120c, 120g und 120d festgelegt werden. Im Hinblick auf geeignete Ätztechniken und Maskenmaterialien sei auf die zuvor beschriebenen Ausführungsformen beschrieben. Folglich werden eine entsprechende Lithographiemaske und ein Strukturierungsschema mit einem hohen Grad an Kompatibilität zu konventionellen Kontaktschemata angewendet. Nach dem Strukturieren der Kontaktebene 120 und nach dem Entfernen der Ätzmaske wird die Bearbeitung fortgesetzt, indem das „Elektrodenmaterial” 111 hergestellt wird, das in Form eines beliebigen geeigneten Materials vorgesehen werden kann, etwa als gut leitendes metallenthaltendes Material und dergleichen. Wie gezeigt, kann das Material 111 in jeder der Öffnungen 120c und 120d gebildet werden. Als nächstes wird ein Opferfüllmaterial, etwa das Füllmaterial 104, so aufgebracht, dass es die Öffnungen 120c, 120g und 120d füllt, wodurch das Material 111 in diesem Öffnungen zuverlässig abgedeckt wird.
  • 1k zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, wird ein Materialabtragungsprozess 104b so angewendet, dass das leitende Material 111 von horizontalen Bereichen der Kontaktebene 120 und, abhängig von der Prozessstrategie, auch innerhalb eines oberen Bereichs der Öffnungen 120c, 120g und 120g entfernt wird. Beispielsweise können CMP-Techniken in Verbindung mit Ätzprozessen angewendet werden, um freiliegende Bereiche des Materials 111 zu entfernen. Z. B. wird ein CMP-Prozess angewendet und bei Bedarf wird die Absenkung der Endflächen 112f bewerkstelligt, indem ein Ätzprozess ausgeführt wird, während in anderen Fallen ein einfacher Ätzprozess angewendet wird, um jegliche unerwünschte Bereiche des Materials 111 abzutragen. Die Absenkung der Endflächen 111f kann für einen besseren Einschluss des Materials 111 in der Öffnung 120c während der weiteren Bearbeitung sorgen. In anderen Fällen ist eine entsprechende Absenkung nicht erforderlich.
  • 1l zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, wird bei Bedarf ein weiteres Opfermaterial oder ein Einebnungsmaterial 104c vorgesehen, so dass eine bessere Oberflächentopographie zur Herstellung einer Ätzmaske 104 geschaffen wird, die in Form eines Lackmaterials und dergleichen vorgesehen werden kann. Das Füllmaterial 104c wird in einigen anschaulichen Ausführungsformen in Form eines Polymermaterials und dergleichen bereitgestellt, das geeignete Materialeigenschaften so besitzt, dass es der Abscheidung eines Kondensatordielektrikumsmaterials in einer späteren Fertigungsphase widersteht. Dazu kann eine geeignete Materialbehandlung ausgeführt werden, um dem Füllmaterial 104c die gewünschten Materialeigenschaften zu verleihen. Die Ätzmaske 106 kann auf Grundlage eines Lithographieprozesses vorgesehen werden, der jedoch unter weniger kritischen Prozessbedingungen im Hinblick auf die Justiergenauigkeit ausgeführt wird, da lediglich eine zuverlässige Freilegung der Öffnung 210c mit einer zuverlässigen Abdeckung der verbleibenden Kontaktöffnung erforderlich ist. Es sollte beachtet werden, dass die Ätzmaske 106 auf der Grundlage eines anderen geeigneten Materials hergestellt werden kann, wenn der Ätzwiderstand des Maskenmaterials weniger ausgeprägt ist im Vergleich zu den Opferfüllmaterialien 104c und 104. Als nächstes wird ein Ätzprozess, etwa ein Sauerstoffplasmaprozess und dergleichen, angewendet, wenn die Ätzmaske in Form eines entsprechenden Materials vorgesehen ist, oder es wird ein anderer nasschemischer plasmaunterstützter Ätzprozess angewendet, um die Füllmaterialien 104c, 104 aus der Öffnung 120c zu entfernen. Beispielsweise wird die Ätzmaske 106 in Form eines amorphen Kohlenstoffmaterials bereitgestellt, das einen hohen Ätzwiderstand im Hinblick auf eine Vielzahl nasschemischer Ätzrezepte besitzt. Daraufhin wird die Ätzmaske 106 entfernt unter Anwendung der Materialien 111 und 104c als geeignete Ätzstoppmaterialien.
  • 1m zeigt schematisch das Bauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der das dielektrische Material 112, beispielsweise in Form eines dielektrischen Materials mit großem ε, oder in Form eines anderen geeigneten dielektrischen Materials in der Öffnung 120c mit einer gewünschten Dicke hergestellt wird, wie dies auch zuvor erläutert ist, wobei ein ausgeprägteres Eindringen in die Öffnung 120b, 120d auf Grund der Anwesenheit der Opferfüllmaterialien 104c, 104 unterdrückt wird. Das dielektrische Material 112 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, in der die gewünschte Materialzusammensetzung und Schichtdicke der Öffnung 120c erhalten werden, ohne dass die Füllmaterialien 104c beeinträchtigt werden, so dass das Abscheiden jeglichen dielektrischen Materials in den Öffnungen 120g, 120d im Wesentlichen vollständig vermieden wird. Beispielsweise sind dielektrische Materialien mit großem ε etablierte Materialsysteme in komplexen Halbleiterbauelementen und entsprechende Abscheidetechniken sind gut etabliert. In anderen Fällen können andere CVD-Techniken effizient auf der Grundlage von Abscheidetemperaturen eingesetzt werden, die mit der Fertigungsphase des Halbleiterbauelements 100 kompatibel sind.
  • 1n zeigt schematisch das Halbleiterbauelement 100 in einer Fertigungsphase, in der ein weiteres Opferfüllmaterial 104d in der Öffnung 120c vorgesehen ist, was auf der Grundlage einer beliebigen geeigneten Abscheidetechnik bewerkstelligt werden kann, etwa durch Aufschleuderverfahren unter Anwendung geeigneter Polymermaterialien und dergleichen. Auf der Grundlage des Füllmaterials 104d werden die freiliegenden Bereiche der dielektrischen Schicht 112 beispielsweise durch CMP, durch Ätzprozesse und dergleichen, abgetragen, wobei die Integrität des Materials 112 in der Öffnung 120c durch das Füllmaterial 104d bewahrt wird.
  • 1o zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. D. h., zum Entfernen des freigelegten Bereichs des Materials 112 (siehe 1n) wir das Bauelement 100 einem Abtragungsprozess 107 unterzogen, etwa einem plasmaunterstützten Ätzprozess, einem nasschemischen Ätzprozess, in welchem die Opferfüllmaterialien in den Öffnungen 120c, 120g und 120d entfernt werden, wodurch das dielektrische Material 112 in der Öffnung 120d freigelegt wird. Der Prozess 107 kann weitere Reinigungsprozesse bei Bedarf beinhalten, um damit unerwünschte Reste der Opferfüllmaterialien zu entfernen. Daraufhin wird die Bearbeitung fortgesetzt, indem ein geeignetes leitendes Material in den Öffnungen 120a, 120g und 120d in einer gemeinsamen Prozesssequenz unter Anwendung eines geeigneten Abscheideregimes hergestellt wird, wodurch Kontaktelemente in den Öffnungen 120d, 120g geschaffen werden, wie dies zuvor beschrieben ist, während eine weitere Elektrode in der Öffnung 120c erzeugt wird, wodurch ein entsprechender Kondensator fertig gestellt wird, wie dies auch zuvor erläutert ist. Andererseits bleibt die Elektrode 111 zuverlässig von dem dielektrischen Material 112 eingeschlossen, das in Form eines beliebigen geeigneten Materials vorgesehen ist, etwa als dielektrisches Material mit großem ε, da das Material 112 auf die Öffnung 120c beschränkt ist, so dass negative Einflüsse auf die endgültige Gesamtpermittivität der Kontaktebene 120 verringert werden. Somit wird ein sehr effizienter Fertigungsablauf mit einem hohen Grad an Kompatibilität zu konventionellen Kontaktschemata erreicht, wobei ein einzelner zusätzlicher nicht-kritischer Lithographieprozess angewendet wird, um die kapazitive Struktur in der Öffnung 120c zu bilden.
  • In Bezug zu den 2a bis 2d werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen komplexe Gateelektrodenstrukturen auf der Grundlage eines Austauschgateverfahrens in Verbindung mit einer kapazitiven Struktur verwendet werden, die in einer Kontaktebene des Halbleiterbauelements hergestellt wird.
  • 2a zeigt schematisch ein Halbleiterbauelement 200 mit einem Substrat 201, einer Halbleiterschicht 202 mit einem Halbleitergebiet 202a und einer Isolationsstruktur 202, wobei ein Transistor 250 in und über dem Halbleitergebiet 202a ausgebildet ist. Der Transistor 250 umfasst Kontaktgebiete 252s, 252d, wobei eines oder beide eine kapazitive Struktur erhalten, die direkt damit verbunden ist. Der Transistor umfasst ferner eine Gateelektrodenstruktur 260. Im Hinblick auf die bislang beschriebenen Komponenten gelten auch die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert sind. Somit wird eine detaillierte Beschreibung dieser Komponenten und entsprechende Fertigungstechniken hier weggelassen. Die Gateelektrodenstruktur 260 umfasst ein dielektrisches Material 262 und ein Platzhaltermaterial 261, etwa ein Polysiliziummaterial und dergleichen. Ferner ist eine Abstandshalterstruktur 263 an Seitenwänden der Gateelektrodenstruktur 260 ausgebildet. Das Bauelement 200 umfasst ferner eine Kontaktebene 220 mit einem beliebigen geeigneten Aufbau im Hinblick auf die dielektrischen Materialien und dergleichen, wie dies auch zuvor erläutert ist.
  • In der gezeigten Fertigungsphase ist eine Öffnung 220c in der Kontaktebene 220 so ausgebildet, dass diese mit dem Kontaktgebiet 252s in Verbindung steht. Ferner ist ein Elektrodenmaterial 211 auf der Kontaktebene 220 und in der Kontaktebene 220 und in der Öffnung 220c ausgebildet, während ein Opferfüllmaterial 204 die Integrität des Materials 211 in der Öffnung 220c sicherstellt.
  • Das in 2a gezeigte Halbeleiterbauelement 200 kann auf der Grundlage einer beliebigen Prozesstechnik, wie sie zuvor beschrieben ist, hergestellt werden. Es sollte jedoch beachtet werden, dass die Gateelektrodenstruktur 260 eine Platzhalterstruktur repräsentiert, von der zuminderst ein Teil entfernt wird und durch geeignete Materialien ersetzt wird, etwa durch gut leitende Elektrodenmaterialien, etwa in Verbindung mit einem dielektrischen Material mit großem ε, und dergleichen.
  • 2b zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der ein Materialabtragungsprozess oder eine Prozesssequenz 208 so angewendet werden, dass freiliegende Bereiche des Materials 210 (siehe 2a) abgetragen werden und auch überschüssiges Material der Kontaktebene 220 entfernt wird, um damit eine obere Fläche 261s des Platzhaltermaterials 261 freizulegen, wobei dieses Material später ersetzt wird. Beispielsweise umfasst der Abtragungsprozess oder die Prozesssequenz 208 einen CMP-Prozess, Ätzprozess und dergleichen, wobei das Füllmaterial 204 im Wesentlichen eine unerwünschte Beeinträchtigung des Materials 211 innerhalb der Öffnung 220c verhindert, während in anderen Fällen entsprechende Vertiefung des Materials 204 und des Materials 211 bewusst hervorgerufen wird, um damit einen besseren Einschluss in das Material 211 während der weiteren Bearbeitung zu ermöglichen.
  • 2c zeigt schematisch das Halbleiterbauelement 200 gemäß anschaulicher Ausführungsformen, in denen eine gewünschte Absenkung von Endflächen 211f des Materials 211 auf der Grundlage eines geeigneten Ätzprozesses erreicht wird, etwa durch einen nasschemischen Ätzprozess, um damit die Höhe des Materials 211 in der Öffnung 220c einzustellen. Als nächstes wird das Material 261 entfernt, was auf der Grundlage sehr selektiver plasmaunterstützter oder nasschemischer Ätzrezepte gelingt, beispielsweise unter Anwendung von TMAH (Tetramethylammoniumhydroxid), das effizient Siliziummaterial selektiv in Bezug auf Siliziumdioxid, Siliziumnitrid und dergleichen äzt. Zu beachten ist, dass während des entsprechenden Ätzprozesses auch das Opferfüllmaterial 204 entfernt wird oder verringert wird, wobei jedoch das Material 211 als effizientes Ätzstoppmaterial dient. Beispielsweise wird das Material 211 in Form von Titannitrid und dergleichen vorgesehen, das einen hohen Ätzwiderstand im Hinblick auf eine Vielzahl nasschemischer Ätzrezepte besitzt. In anderen Fällen wird ein separater Reinigungsprozess oder Abtragungsprozess angewendet, um das Opferfüllmaterial 204 vor oder nach dem Entfernen des Gateelektrodenmaterials 261 zu entfernen. Folglich wird die weitere Bearbeitung fortgesetzt, indem ein geeignetes Materialsystem in der Öffnung 220c und in der Gateelektrodenstruktur 260 vorgesehen wird. Beispielsweise wird in einigen Austauschgateverfahren ein dielektrisches Material mit großem ε hergestellt, woran sich ein oder mehrere Elektrodenmaterialien anschließen, wobei das dielektrische Material mit großem ε in der Öffnung 220c als Kondensatordielektrikum verwendet werde kann. In anderen anschaulichen Ausführungsformen kann, wenn ein dielektrisches Material mit großem ε bereits in der Gateelektrodenstruktur 260 vorhanden ist, kann ein geeignetes dielektrisches Material nach dem Abscheiden des Materials 211 und vor dem Erzeugen des Opferfüllmaterials 204 aufgebracht werden. In diesem Falle wird die Bearbeitung fortgesetzt, indem ein oder mehrere geeignete Elektrodenmaterialien der Öffnung 220c und in der Gateelektrodenstruktur 260 abgeschieden werden, nachdem das Platzhaltermaterial 261 entfernt wurde.
  • 2d zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase gemäß anschaulicher Ausführungsformen, in denen ein dielektrisches Material mit großem ε möglicherweise in Verbindung mit einem konventionellen dielektrischen Material 212 in der Öffnung 220c und in der Gateelektrodenstruktur 260 hergestellt wird, woran sich ein Elektrodenmaterial 213a anschließt, das auch zum Einstellen einer geeigneten Austrittsarbeit für die Gateelektrodenstruktur 260 geeignet ist. Ferner wird ein gut leitendes Füllmaterial 213b, etwa Aluminium, in der Öffnung 202c und in der Gateelektrodenstruktur 260 vorgesehen.
  • Die Materialien 212, 213a, 213b können auf der Grundlage einer beliebigen geeigneten Prozessstrategie gemäß etablierter Austauschgateverfahren bereitgestellt werden, wodurch eine komplexe Gateelektrodenstruktur 260 geschaffen wird, während gleichzeitig eine zusätzliche Elektrode für einen Kondensator in der Öffnung 220c mittels der Materialien 213a, 213b geschaffen wird. Daraufhin kann die Bearbeitung fortgesetzt werden, indem überschüssiges Material von CMP-Techniken und dergleichen entfernt wird, wodurch ebenfalls das dielektrische Material mit großem ε 212 bei Bedarf abgetragen wird, wobei, wie zuvor erläutert ist, das Material 211 zuverlässig durch das Material 212 abgedeckt bleibt, wenn eine abgesenkte Konfiguration vorgesehen wird, wie dies beispielsweise in 2c gezeigt ist.
  • Daraufhin geht die weitere Bearbeitung weiter, indem „reguläre” Kontaktelemente gemäß entsprechenden Austauschgateverfahren hergestellt werden.
  • Es gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen eine kapazitive Struktur in sehr platzsparender Weise hergestellt wird, so dass diese mit einem Kontaktgebiet eines Transistors in Verbindung steht, indem eine kapazitive Struktur in der Kontaktebene des Halbleiterbauelements hergestellt wird. Dazu wird lediglich ein zusätzlicher Lithographieprozess angewendet, wodurch ein sehr effizienter Gesamtprozessablauf mit einem hohen Grad an Kompatibilität zu entsprechenden konventionellen Kontaktebenenstrukturierungsschemata erreicht wird. In einigen anschaulichen Ausführungsformen wird die kapazitive Struktur auf der Grundalge einer Prozessstrategie hergestellt, die mit komplexen Austauschgateverfahren kompatibel ist.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher dient diese Beschreibung lediglich anschaulichen Zwecken und soll dem Fachmann die allgemeine Art und Weise des Ausführens der hierin offenbarten Ausführungsformen vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (20)

  1. Verfahren: Bilden einer ersten Öffnung in einem dielektrischen Material einer Kontaktebene eines Halbleiterbauelements, wobei die erste Öffnung mit einem ersten Kontaktgebiet eines Transistors in Verbindung steht; Bilden eines leitenden Materials und eines Kondensatordielektrikumsmaterials auf inneren Oberflächenbereichen der ersten Öffnung; Bilden einer zweiten Öffnung in dem dielektrischen Material derart, dass diese mit einem zweiten Kontaktgebiet eines Transistors in Verbindung steht; und Bilden eines leitenden Materials in der ersten und der zweiten Öffnung.
  2. Verfahren nach Anspruch 1, wobei Bilden des leitenden Materials und des Kondensatordielektrikumsmaterials umfasst: Bilden einer Schicht des leitenden Materials über dem dielektrischen Material und in der Öffnung und Entfernen des leitenden Materials von dem dielektrischen Material außerhalb der ersten Öffnung vor dem Bilden des Kondensatordielektrikumsmaterials.
  3. Verfahren nach Anspruch 2, wobei Entfernen des leitenden Materials von dem dielektrischen Material außerhalb der ersten Öffnung umfasst: Füllen der ersten Öffnung zumindest teilweise mit einem Opferfüllmaterial und Ausführen eines Abtragungsprozesses in Anwesenheit des Opferfüllmaterials.
  4. Verfahren nach Anspruch 1, wobei Bilden des Kondensatordielektrikumsmaterials umfasst: Abscheiden eines dielektrischen Materials mit großem ε.
  5. Verfahren nach Anspruch 1, wobei das erste Kontaktgebiet ein Draingebiet oder ein Sourcegebiet des Transistors ist.
  6. Verfahren nach Anspruch 5, das ferner umfasst: Bilden einer dritten Öffnung in dem dielektrischen Material derart, dass diese mit einer Gateelektrode das Transistors in Verbindung steht.
  7. Verfahren nach Anspruch 1, wobei Bilden des Materials in der ersten und der zweiten Öffnung umfasst: Ausführen eines Abscheideprozesses derart, dass die erste Öffnung und die zweite Öffnung gemeinsam gefüllt werden.
  8. Verfahren zur Herstellung einer kapazitiven Struktur eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer Öffnung in einer dielektrischen Schicht derart, dass die Öffnung mit einem Draingebiet oder einem Sourcegebiet des Transistors in Verbindung steht; und Bilden eines Kondensators in der Öffnung, der eine erste Elektrode besitzt, die mit dem Draingebiet oder dem Sourcegebiet in Verbindung steht.
  9. Verfahren nach Anspruch 8, wobei Bilden des Kondensators in der Öffnung umfasst: Bilden eines ersten leitenden Materials zumindest auf einem Teil innerer Oberflächenbereiche der Öffnung.
  10. Verfahren nach Anspruch 9, wobei Bilden des ersten leitenden Materials umfasst: Abscheiden einer Schicht des leitenden Materials über dem dielektrischen Material und in der Öffnung, Füllen der Öffnung zumindest teilweise mit einem Opferfüllmaterial und Entfernen eines Teils der Schicht aus leitendem Material, der nicht von dem Opferfüllmaterial abgedeckt ist.
  11. Verfahren nach Anspruch 10, wobei Bilden des Kondensators ferner umfasst: Bilden eines Kondensatordielektrikumsmaterials auf dem ersten leitenden Material nach dem Entfernen des Teils der Schicht aus leitendem Material.
  12. Verfahren nach Anspruch 8, wobei Bilden des Kondensators in der Öffnung ferner umfasst: Bilden eines zweiten leitenden Materials in der Öffnung und zumindest in einer weiteren Öffnung, die in dem dielektrischen Material ausgebildet ist in einer gemeinsamen Prozesssequenz, wobei die mindestens eine weitere Öffnung in Verbindung steht mit dem anderen Gebiet aus dem Draingebiet oder dem Sourcegebiet des Transistors.
  13. Verfahren nach Anspruch 12, wobei die mindestens eine weitere Öffnung nach dem Bilden der Öffnung hergestellt wird.
  14. Verfahren nach Anspruch 8, das ferner umfasst: Entfernen des Materials einer Gateelektrodenstruktur des Transistors und Bilden mindestens eines metallenthaltenden Materials in der Gateelektroenstruktur und in der Öffnung durch Ausführen eines gemeinsamen Abscheideprozesses.
  15. Verfahren nach Anspruch 8, das ferner umfasst: Bilden mehrerer Kondensatoren einschließlich des Kondensators, wobei jeder der mehreren Kondensatoren mit einem Draingebiet oder einem Sourcegebiet eines zugehörigen Transistors der mittleren Transistoren, die den Transistor mit einschließen, in Verbindung stehen.
  16. Verfahren nach Anspruch 15, das ferner umfasst: Verbinden der mehreren Kondensatoren und Transistoren derart, dass diese ein Speicherarray bilden.
  17. Halbleiterbauelement mit: einem Transistor, der in und über einem Halbleitergebiet ausgebildet ist und ein erstes Kontaktgebiet und ein zweites Kontaktgebiet, die in dem Halbleiterbauelement ausgebildet sind, aufweist; einer Kontaktebene mit einem dielektrischen Material und einem darin ausgebildeten Kontaktelement, das mit dem ersten Kontaktgebiet in Verbindung steht; einem Kondensator, der in dem dielektrischen Material ausgebildet ist und eine erste Elektrode aufweist, die mit dem zweiten Kontaktgebiet in Verbindung steht.
  18. Halbleiterbauelement nach Anspruch 17, wobei der Kondensator eine zweite Elektrode aufweist, die aus einem leitenden Material aufgebaut ist, das den gleichen Materialaufbau wie ein leitendes Material des Kontaktelements besitzt.
  19. Halbleiterbauelement nach Anspruch 17, das ferner mehrere Transistoren und mehrer Kondensatoren, die in der Kontaktebene ausgebildet sind, aufweist, wobei der Transistor und die mehreren Transistoren und der Kondensator und die mehreren Kondensatoren so angeschlossen sind, dass ein Speicherarray gebildet ist.
  20. Halbleiterbauelement nach Anspruch 17, wobei der Kondensator ein dielektrisches Material mit großem ε aufweist.
DE102010003452.5A 2010-03-30 2010-03-30 Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kondensator, der in der Kontaktebene ausgebildet ist Expired - Fee Related DE102010003452B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102010003452.5A DE102010003452B4 (de) 2010-03-30 2010-03-30 Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kondensator, der in der Kontaktebene ausgebildet ist
US12/942,378 US8420479B2 (en) 2010-03-30 2010-11-09 Semiconductor device comprising a capacitor formed in the contact level

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010003452.5A DE102010003452B4 (de) 2010-03-30 2010-03-30 Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kondensator, der in der Kontaktebene ausgebildet ist

Publications (2)

Publication Number Publication Date
DE102010003452A1 true DE102010003452A1 (de) 2011-10-06
DE102010003452B4 DE102010003452B4 (de) 2018-12-13

Family

ID=44649895

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010003452.5A Expired - Fee Related DE102010003452B4 (de) 2010-03-30 2010-03-30 Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kondensator, der in der Kontaktebene ausgebildet ist

Country Status (2)

Country Link
US (1) US8420479B2 (de)
DE (1) DE102010003452B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8785271B2 (en) * 2011-01-31 2014-07-22 GlobalFoundries, Inc. DRAM cell based on conductive nanochannel plate
DE102011004323B4 (de) * 2011-02-17 2016-02-25 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement mit selbstjustierten Kontaktelementen und Verfahren zu seiner Herstellung
US8765588B2 (en) * 2011-09-28 2014-07-01 United Microelectronics Corp. Semiconductor process
US9012966B2 (en) * 2012-11-21 2015-04-21 Qualcomm Incorporated Capacitor using middle of line (MOL) conductive layers
US9230966B2 (en) * 2014-04-09 2016-01-05 Nanya Technology Corp. Capacitor and method of manufacturing the same
US9502303B2 (en) * 2015-04-09 2016-11-22 United Microelectronics Corp. Method for manufacturing semiconductor device with a barrier layer having overhung portions
CN108075038A (zh) * 2016-11-11 2018-05-25 中芯国际集成电路制造(上海)有限公司 动态随机存储器及其形成方法
US9929148B1 (en) * 2017-02-22 2018-03-27 Globalfoundries Inc. Semiconductor device including buried capacitive structures and a method of forming the same
US10347322B1 (en) * 2018-02-20 2019-07-09 Micron Technology, Inc. Apparatuses having memory strings compared to one another through a sense amplifier
US11587935B2 (en) * 2020-04-03 2023-02-21 Nanya Technology Corporation Semiconductor device with embedded storage structure and method for fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2331839A (en) * 1997-07-19 1999-06-02 United Microelectronics Corp Process for making an integrated circuit device with embedded DRAM
DE102004004584A1 (de) * 2004-01-29 2005-08-25 Infineon Technologies Ag Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2337160B (en) 1998-02-13 2000-03-29 United Intgrated Circuits Corp Method of fabricating embedded dynamic random access memory
US20020132413A1 (en) * 2001-03-13 2002-09-19 Ting-Chang Chang Method of fabricating a MOS transistor
JP4533919B2 (ja) 2007-09-18 2010-09-01 株式会社東芝 不揮発性半導体メモリの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2331839A (en) * 1997-07-19 1999-06-02 United Microelectronics Corp Process for making an integrated circuit device with embedded DRAM
DE102004004584A1 (de) * 2004-01-29 2005-08-25 Infineon Technologies Ag Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren

Also Published As

Publication number Publication date
US8420479B2 (en) 2013-04-16
US20110241166A1 (en) 2011-10-06
DE102010003452B4 (de) 2018-12-13

Similar Documents

Publication Publication Date Title
DE102010003452B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kondensator, der in der Kontaktebene ausgebildet ist
DE102005030585B4 (de) Halbleiterbauelement mit einem vertikalen Entkopplungskondensator und Verfahren zu seiner Herstellung
DE102008006962B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einem Kondensator im Metallisierungssystem
DE10324491B4 (de) Herstellungsverfahren für Dual-Workfunction-Logikbauelemente in vertikalen DRAM-Prozessen
DE102008007002B4 (de) Verfahren zum Bilden von Substratkontakten für moderne SOI-Bauelemente auf der Grundlage einer tiefen Grabenkondensatorkonfiguration
DE10021385B4 (de) Verfahren zur Herstellung eines Kondensators mit Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht
DE102010003555B4 (de) Aluminiumsicherungen in einem Halbleiterbauelement, das Metallgateelektrodenstrukturen aufweist
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102010002411B4 (de) Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE102011004322A1 (de) Halbleiterbauelement mit selbstjustierten Kontaktelementen und einer Austauschgateelektrodenstruktur
DE102010029525B4 (de) Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102018201717B4 (de) Halbleiterbauelement mit vergrabenen kapazitiven strukturen und verfahren zur herstellung desselben
DE112012002648B4 (de) Lokale Zwischenverbindung mit einem niedrigen Profil und Verfahren zum Herstellen derselben
DE10212932B4 (de) Trenchzelle für ein DRAM-Zellenfeld
DE102011080439B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE19740950A1 (de) Halbleiterspeicher und Verfahren zum Herstellen desselben
DE102010003560B4 (de) Halbleiterbauelement mit einem Kondensator in einem Metallisierungssystem, der durch ein Hartmaskenstrukturierungsschema hergestellt ist
DE10358556B4 (de) Ausbildung selbstjustierender Kontakte unter Verwendung von Doppelten-SiN-Abstandschichten
DE102004004584A1 (de) Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren
DE102006048392B4 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes
DE102005024944B3 (de) Kontaktstruktur für einen Stack-DRAM-Speicherkondensator

Legal Events

Date Code Title Description
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee