DE10004599C2 - Vorrichtung zum Entwerfen von integrierten Halbleiterschaltungen und Verdrahtungssteuerungsverfahren für dieselbe - Google Patents

Vorrichtung zum Entwerfen von integrierten Halbleiterschaltungen und Verdrahtungssteuerungsverfahren für dieselbe

Info

Publication number
DE10004599C2
DE10004599C2 DE10004599A DE10004599A DE10004599C2 DE 10004599 C2 DE10004599 C2 DE 10004599C2 DE 10004599 A DE10004599 A DE 10004599A DE 10004599 A DE10004599 A DE 10004599A DE 10004599 C2 DE10004599 C2 DE 10004599C2
Authority
DE
Germany
Prior art keywords
wiring
wire connection
dimensional area
capacity
total
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10004599A
Other languages
English (en)
Other versions
DE10004599A1 (de
Inventor
Kazuo Asao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE10004599A1 publication Critical patent/DE10004599A1/de
Application granted granted Critical
Publication of DE10004599C2 publication Critical patent/DE10004599C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

HINTERGRÜNDE DER ERFINDUNG GEBIET DER ERFINDUNG
Die vorliegende Erfindung betrifft eine Vorrichtung zum Entwerfen integrierter Halbleiterschaltungen und betrifft insbesondere eine Vorrichtung zum Entwerfen integrierter Halbleiterschaltungen, die die Verdrahtungskapazität beliebig einstellen kann, die in einer integrierten Halbleiterschaltung enthalten ist, und ein Verdrahtungssteuerungsverfahren für dieselbe.
BESCHREIBUNG DES ZUGEHÖRIGEN STANDES DER TECHNIK
Für den Transistorlayout- und -verdrahtungsprozeß beim Entwerfen einer integrierten Halbleiterschaltung werden die Daten, die die Transistorabmessungen, die Verdrahtungsbreite, die Kontaktgröße und andere Faktoren eines gemäß dem Entwurfsstandard der zu entwerfenden integrierten Halbleiterschaltung bestimmten Layouts darstellen (die hierin nachfolgend Layout- Daten genannt werden), zuerst zum Entwerfen einer Struktur der Transistorschaltung verwendet, und dann zum Ausführen eines Verdrahtens (von Drahtverbindungen) entsprechend den anwendbaren Transistoren. Auf ein Beenden einer Verdrahtung hin wird die Verdrahtungslast, die an der Ausgangsseite jedes Transistors angeschlossen ist, bestimmt. Die Verdrahtungslast kann, wie es beispielsweise im japanischen Patentblatt Nr. 2800881 oder der entsprechenden DE 196 30 927 A1, auf welcher der Oberbegriff der Ansprüche 1 und 3 basiert, offenbart ist, durch Behandeln des Bereichs für ein Transistorlayout und eine Transistorverdrahtung in der integrierten Halbleiterschaltung (der hierin nachfolgend Layoutbereich genannt wird) als dreidimensionaler Bereich genau bestimmt werden.
Ein nächster Prozeß besteht im Prüfen, ob die Verdrahtungskapazität der Betriebs-Verzögerungszeit genügt, die für die Transistoren gemäß der bestimmten Verdrahtungslast gewünscht ist. Wenn bei diesem Prüfprozeß gefunden wird, daß die Verdrahtungskapazität der gewünschten Betriebs- Verzögerungszeit genügt, sind die anwendbaren Layout- und Verdrahtungsprozesse beendet.
Wenn andererseits gefunden wird, daß die Verdrahtungskapazität für die gewünschte Betriebs-Verzögerungszeit unzureichend ist, wird das Verfahren ab dem Transistorlayout oder ab der Verdrahtung nach einem Transistorlayout erneut begonnen. Es ist nötig, das Layout und die Verdrahtung zu wiederholen, bis die Verdrahtungskapazität der gewünschten Betriebs-Verzögerungszeit genügt.
Die für die gewünschte Betriebs-Verzögerungszeit zufriedenstellende Verdrahtungskapazität kann vielleicht nicht erhalten werden, wenn die Verdrahtungskapazität zu klein oder zu groß ist. Bei den gegenwärtig bemerkenswert feinen Prozessen nach einer Einführung der tiefen Submikron- Technologie ist eine parasitäre Verdrahtungskapazität zwischen Verdrahtungsverbindungen stark gestiegen. Aus diesem Grund wird in den meisten Fällen, in welchen die für die gewünschte Betriebs-Verzögerungszeit zufriedenstellende Verdrahtungskapazität nicht erhalten werden kann, dies durch eine zu große Verdrahtungskapazität verursacht.
Ein Wiederholen von Layout- und Verdrahtungsprozessen, wie es oben beschrieben ist, führt zu einer längeren Entwicklungsperiode und ist für die integrierte Halbleiterschaltung nicht günstig, und zwar insbesondere für die ASIC, die einen auf einer Zelle basierenden IC enthält, für welche eine Entwicklungsperiodenverkürzung erforderlich ist.
Ebenso kann bei der integrierten Halbleiterschaltung im allgemeinen irgendein Signalverdrahtungs-Schräglauf im Transistor oder ein Takttreibersignalverdrahtungs-Schräglauf im besonderen einen signifikanten Defekt in bezug auf die Betriebs-Verzögerungszeit verursachen. Es ist jedoch sehr schwierig, einen solchen Signalverdrahtungs-Schräglauf bei den Layout- und Verdrahtungsprozessen gemäß den herkömmlichen Transistorlayout/-ver­ drahtungs-Verfahren für die integrierte Halbleiterschaltung zu eliminieren.
Wie es oben beschrieben ist, ist es dann, wenn die Betriebszeit der Transistoren, die durch ein solches Verfahren in bezug auf die Struktur entworfen und verdrahtet sind, der gewünschten Betriebs-Verzögerungszeit nicht genügt, gemäß dem herkömmlichen Transistorlayout/-verdrahtungs-Verfahren für die integrierte Halbleiterschaltung nötig, zu dem Transistorlayout- oder -verdrahtungsprozeß zurückzugehen und das Verfahren zu wiederholen, bis der gewünschten Betriebs-Verzögerungszeit genügt wird. Dies verlängert die Zeit, die für Layout- und Verdrahtungsprozesse erforderlich ist, und resultiert in einer längeren Entwicklungs- oder Entwurfsperiode für die integrierte Halbleiterschaltung.
Wenn die Verdrahtungskapazität, die der Betriebs-Verzögerungszeit genügt, durch das herkömmliche Layout/Verdrahtungs-Verfahren nicht erhalten werden kann, kann irgendein Signalverzögerungs-Schräglauf im Transistor oder insbesondere ein Takttreibersignalverzögerungs-Schräglauf in einem signifikanten Defekt in bezug auf die Betriebs-Verzögerungszeit für die integrierte Halbleiterschaltung resultieren.
Weiterhin ist es bei den wiederholten Layout- und Verdrahtungsprozessen gemäß dem herkömmlichen Layout/Verdrahtungs- Verfahren schwierig, eine Verdrahtung mit einem Separieren anderer Signaldrähte in der Nähe zur Reduzierung der Verdrahtungskapazität nur aus den Drahtverbindungen auszuführen, bei denen die Verdrahtungskapazität für die gewünschte Betriebs-Verzögerungszeit ungenügend ist. Aufgrund einer immer höheren Integration bei der integrierten Halbleiterschaltung in letzter Zeit kann der Entwurfsentwickler bzw. Designer in Abhängigkeit von dem Layoutzustand von Transistoren, Signaldrähten, Leistungsversorgungsleitungen und Erdungsleitungen, die andere als die anwendbare Signal-Drahtverbindung sind keinen Raum garantieren, wo die in Frage stehende Drahtverbindung erreicht werden kann.
Ergänzend wird noch auf die Druckschriften US-A-5,452,224, US-A- 5,761,076 und DE 199 00 980 C1 (Stand der Technik gemäß § 3, Absatz 2, Nr. 1) verwiesen, die grundsätzlich ähnliche Verfahren bzw. Vorrichtungen zum Entwerfen integrierter Halbleiterschaltungen, wie oben beschrieben, offenbaren.
ZUSAMMENFASSUNG DER ERFINDUNG
Es ist eine Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Entwerfen einer integrierten Halbleiterschaltung zu schaffen, die die obigen herkömmlichen Nachteile durch Implementieren der Drahtverbindungen mit einem Berechnen und einem Prüfen der gesamten Verdrahtungskapazität löst, so daß sie die Gesamtverdrahtungskapazität erreichen kann, die nicht über die beliebig bestimmte Gesamtverdrahtungskapazität hinausgeht, und ein Verdrahtungssteuerungsverfahren für dieselbe zu schaffen, sowie ein Speichermedium zu schaffen, das das Verdrahtungssteuerungsprogramm speichert.
Gemäß dem ersten Aspekt der Erfindung weist eine Vorrichtung zum Entwerfen einer integrierten Halbleiterschaltung, die Transistorlayout- und -verdrahtungsprozesse in der Entwurfsphase der integrierten Halbleiterschaltung ausführt, folgendes auf:
eine Einstelleinrichtung für einen dreidimensionalen Bereich zum derartigen Einstellen eines dreidimensionalen Bereichs für jede Drahtverbindung, daß die Drahtverbindung in der zu entwerfenden integrierten Halbleiterschaltung implementiert ist,
eine Prioritäts-Bestimmungseinrichtung zum beliebigen Bestimmen der Priorität eines Verdrahtungsprozesses für die Drahtverbindung,
eine Gesamtverdrahtungskapazitäts-Bestimmungseinrichtung zum beliebigen Bestimmen der Gesamtverdrahtungskapazität für die Drahtverbindung,
eine Verdrahtungs-Implementierungseinrichtung zum Ausführen des Verdrahtungsprozesses für jeden der durch die Einstelleinrichtung für einen dreidimensionalen Bereich eingestellten dreidimensionalen Bereiche gemäß der durch die Prioritäts-Bestimmungseinrichtung bestimmten Priorität, und
eine Verdrahtungs-Bewertungseinrichtung, die jedesmal dann, wenn die Verdrahtungs-Implementierungseinrichtung den Verdrahtungsprozeß für einen der dreidimensionalen Bereiche beendet, das Ergebnis der Verdrahtung bewertet,
wobei gemäß der vorliegenden Erfindung die Einstelleinrichtung für einen dreidimensionalen Bereich den dreidimensionalen Bereich für eine Drahtverbindung so einstellt, daß die Drahtverbindung wenigstens in der vorbestimmten zweidimensionalen Richtung im dreidimensionalen Bereich in der Mitte positioniert ist, und
die Verdrahtungs-Bewertungseinrichtung beurteilt, ob die Drahtverbindungen mit höheren Prioritäten als die Drahtverbindung des Verdrahtungsprozesses bereits im dreidimensionalen Bereich implementiert worden sind, wo der Verdrahtungsprozeß ausgeführt worden ist, die Gesamtverdrahtungskapazität aller Drahtverbindungen berechnet, die im dreidimensionalen Bereich existieren, wo der Verdrahtungsprozeß ausgeführt worden ist, wenn die Drahtverbindungen mit höheren Prioritäten gefunden werden, jede Drahtverbindung prüft, ob sie gemäß den Berechnungsergebnissen eine Verdrahtungskapazität haben würde, die die durch die Gesamtverdrahtungskapazitäts-Bestimmungseinrichtung bestimmte Gesamtverdrahtungskapazität übersteigt, wenn der Verdrahtungsprozeß weiter fortgeführt wird, und eine Verdrahtung für den Abschnitt ohne Verdrahtung in allen dreidimensionalen Bereichen, die die Drahtverbindung enthalten, in einem Fall verbietet, in welchem eine solche Drahtverbindung gefunden wird.
Bei einem bevorzugten Aufbau bestimmen die Prioritäts- Bestimmungseinrichtung und die Gesamtverdrahtungskapazitäts- Bestimmungseinrichtung die Priorität und die Gesamtverdrahtungskapazität für alle Drahtverbindungen oder insbesondere für bestimmte Drahtverbindungen mit einer beschränkten Gesamtverdrahtungskapazität in der zu entwerfenden integrierten Halbleiterschaltung.
Gemäß dem zweiten Aspekt der Erfindung weist ein Verdrahtungssteuerungsverfahren durch die Vorrichtung zum Entwerfen einer integrierten Halbleiterschaltung für Transistorlayout- und -verdrahtungsprozesse in der Entwurfsphase der integrierten Halbleiterschaltung die folgenden Schritte auf:
ein Schritt zum Einstellen eines dreidimensionalen Bereichs für die Drahtverbindung in der zu entwerfenden integrierten Halbleiterschaltung für jede Drahtverbindung,
einen Schritt zum beliebigen Bestimmen der Priorität eines Verdrahtungsprozesses für die Drahtverbindung,
einen Schritt zum beliebigen Bestimmen der Gesamtverdrahtungskapazität für die Drahtverbindung,
einen Schritt zum Ausführen des Verdrahtungsprozesses für jeden der durch den Schritt zum Einstellen eines dreidimensionalen Bereichs eingestellten dreidimensionalen Bereiche gemäß der durch den Prioritäts-Bestimmungsschritt bestimmten Priorität, und
einen Schritt zum Bewerten des Ergebnisses der Verdrahtung jedesmal dann, wenn der Verdrahtungs-Implementierungsschritt den Verdrahtungsprozeß für einen der dreidimensionalen Bereiche beendet,
wobei gemäß der vorliegenden Erfindung der Schritt zum Einstellen eines dreidimensionalen Bereichs den dreidimensionalen Bereich für eine Drahtverbindung so einstellt, daß die Drahtverbindung wenigstens in der vorbestimmten zweidimensionalen Richtung im dreidimensionalen Bereich in der Mitte positioniert wird, und
der Bewertungsschritt weiterhin folgendes enthält:
einen Schritt zum Beurteilen, ob die Drahtverbindungen mit höheren Prioritäten als die Drahtverbindung des Verdrahtungsprozesses bereits im dreidimensionalen Bereich implementiert worden sind, wo der Verdrahtungsprozeß ausgeführt worden ist,
einen Schritt zum Berechnen der Gesamtverdrahtungskapazität aller Drahtverbindungen, die im dreidimensionalen Bereich existieren, wo der Verdrahtungsprozeß ausgeführt worden ist, in einem Fall, in welchem die Drahtverbindungen mit höheren Prioritäten gefunden werden,
einen Schritt zum Prüfen jeder Drahtverbindung, ob sie gemäß dem Berechnungsergebnis eine Verdrahtungskapazität haben würde, die die durch die Gesamtverdrahtungskapazitäts-Bestimmungseinrichtung bestimmte Gesamtverdrahtungskapazität übersteigt, wenn der Verdrahtungsprozeß weiter fortgeführt wird, und
einen Schritt zum Verbieten einer Verdrahtung für den Abschnitt ohne Verdrahtung in allen dreidimensionalen Bereichen, die die Drahtverbindung enthalten, in einen Fall, in welchem eine solche Drahtverbindung gefunden wird.
Bei einem bevorzugten Aufbau bestimmen der Prioritäts- Bestimmungsschritt und der Gesamtverdrahtungskapazitäts-Bestimmungsschritt die Priorität und die Gesamtverdrahtungskapazität für alle Drahtverbindungen oder insbesondere für bestimmte Drahtverbindungen mit einer beschränkten Gesamtverdrahtungskapazität in der zu entwerfenden integrierten Halbleiterschaltung.
Weitere Merkmale und Vorteile der vorliegenden Erfindung werden aus der detaillierten Beschreibung klar, die hierin nachfolgend angegeben ist.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die vorliegende Erfindung wird vollständiger aus der detaillierten Beschreibung verstanden, die hierin nachfolgend angegeben ist, und aus den beigefügten Zeichnungen des bevorzugten Ausführungsbeispiels der Erfindung, die jedoch nicht als beschränkend für die Erfindung angenommen werden sollten, sondern nur zur Erklärung und zum Verstehen dienen.
Bei den Zeichnungen ist:
Fig. 1 ein Blockdiagramm zum Darstellen der Konfiguration einer Vorrichtung zum Entwerfen einer integrierten Halbleiterschaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 2 ein Ablaufdiagramm, das die Operation dieses Ausführungsbeispiels darstellt;
Fig. 3 ein Konzeptdiagramm, das das Verfahren zum Erzeugen der Verdrahtungs-Verbietungsinformationen gemäß diesem Ausführungsbeispiel darstellt, und ein Diagramm, das einen dreidimensionalen Bereich zeigt, der Verdrahtungsgitter enthält;
Fig. 4 ein Diagramm, das den Zustand darstellt, wo die Verdrahtungsverbindung mit der höchsten Priorität im dreidimensionalen Bereich der Fig. 3 implementiert ist; und
Fig. 5 ein Diagramm, das den Zustand darstellt, wo weiterhin eine andere Drahtverbindung im dreidimensionalen Bereich der Fig. 4 implementiert ist.
BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS
Hierin nachfolgend wird das bevorzugte Ausführungsbeispiel der vorliegenden Erfindung detailliert unter Bezugnahme auf die beigefügten Zeichnungen diskutiert. In der folgenden Beschreibung sind zahlreiche spezifische Details vorgestellt, um ein genaues Verstehen der vorliegenden Erfindung zu unterstützen. Fachleuten auf dem Gebiet wird jedoch klar werden, daß die vorliegende Erfindung ohne diese spezifischen Details ausgeführt werden kann. Andererseits sind wohlbekannte Strukturen nicht detailliert gezeigt, damit die vorliegende Erfindung nicht unnötig unklar wird.
Fig. 1 ist ein Blockdiagramm, das den Aufbau einer Vorrichtung zum Entwerfen einer integrierten Halbleiterschaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung darstellt. In der Figur weist eine Vorrichtung 10 zum Entwerfen einer integrierten Halbleiterschaltung gemäß diesem Ausführungsbeispiel einen ersten Layoutdaten-Speicherabschnitt 11 zum Speichern der Layoutdaten einer zu entwerfenden integrierten Halbleiterschaltung auf, für welche das Transistorlayout fertiggestellt worden ist, einen Einstellabschnitt 12 für einen dreidimensionalen Bereich, um die Bedingungen für eine Verdrahtung für die zu entwerfende integrierte Halbleiterschaltung zu bestimmen, einen Prioritäts-Bestimmungsabschnitt 13 und einen Gesamtverdrahtungskapazitäts- Bestimmungsabschnitt 14, einen Layout-Implementierungsabschnitt 15 zum Implementieren des Verdrahtungsprozesses gemäß den vorbestimmten Verdrahtungsbedingungen, einen Layout-Bewertungsabschnitt 16 zum Bewerten des Ergebnisses einer Verdrahtung durch den Layout-Implementierungsabschnitt 15 und einen zweiten Layoutdaten-Speicherabschnitt 17 zum Speichern der Layoutdaten, wenn die Verdrahtungsprozesse beendet sind. Es ist zu beachten, daß Fig. 1 nur die bei diesem Ausführungsbeispiel charakteristische Konfiguration zeigt und andere allgemeine Konfigurationen wegläßt.
Die Vorrichtung 10 zum Entwerfen einer integrierten Halbleiterschaltung gemäß diesem Ausführungsbeispiel wird beispielsweise mit einem Personalcomputer, einer Workstation oder anderen Computersystemen realisiert, und der Einstellabschnitt 12 für einen dreidimensionalen Bereich, der Prioritäts-Be­ stimmungsabschnitt 13, der Gesamtverdrahtungskapazitäts-Bestimmungsabschnitt 14, der Layout-Implementierungsabschnitt 15 und der Layout-Bewertungsabschnitt 16 werden durch eine CPU, einen RAM und/oder andere interne Speicher erreicht, die durch das Computerprogramm gesteuert werden. Der erste und der zweite Layoutdaten-Speicherabschnitt 11 und 17 werden durch einen RAM oder andere interne Speicher und eine Magnetplattenvorrichtung oder andere externe Speicherebenen bzw. -schichten realisiert. Das Computerprogramm zum Steuern der CPU ist zuvor in einer Magnetplatte, einer magnetooptischen Platte, einem Halbleiterspeicher oder einem anderen allgemeinen Speichermedium 30 gespeichert, so daß es zum internen Speicher des Computersystems geladen wird, um die CPU zu steuern und dadurch die Funktionen der Einzelelemente auszuführen.
Der erste Layoutdaten-Speicherabschnitt 11 speichert die Layoutdaten, wobei das Transistorlayout für die zu entwerfende integrierte Halbleiterschaltung bereits fertiggestellt worden ist. Solche Layoutdaten können durch verschiedene herkömmlich verwendete Verfahren vorbereitet werden.
Der Einstellabschnitt 12 für einen dreidimensionalen Bereich stellt dreidimensionale Bereiche für eine Verdrahtung in der zu entwerfenden integrierten Halbleiterschaltung ein. Der anwendbare dreidimensionale Bereich ist für jede Drahtverbindung in der integrierten Halbleiterschaltung so angeordnet, daß die anwendbare Drahtverbindung wenigstens in der vorbestimmten zweidimensionalen Richtung im dreidimensionalen Bereich in der Mitte positioniert ist.
Der Prioritäts-Bestimmungsabschnitt 13 bestimmt die Priorität jeder Drahtverbindung im Verdrahtungsprozeß. Somit werden die Verdrahtungsprozesse in einer Reihenfolge gemäß der durch den Prioritäts-Bestimmungsabschnitt 13 bestimmten Priorität ausgeführt. Die Priorität kann durch den Anwender beliebig bestimmt werden.
Der Gesamtverdrahtungskapazitäts-Bestimmungsabschnitt 14 bestimmt die Gesamtverdrahtungskapazität für jede Drahtverbindung. Die Gesamtverdrahtungskapazität pro Verdrahtung kann durch den Anwender beliebig bestimmt werden. Die Gesamtverdrahtungskapazität jeder Drahtverbindung kann mit einem einzelnen Wert pro Draht oder mit mehreren Werten, die einen bestimmten Bereich (einen geeigneten Bereich) abdecken, eingestellt werden.
Die Verdrahtungspriorität und die Gesamtverdrahtungskapazität können für alle Drahtverbindungen in der zu entwerfenden integrierten Halbleiterschaltung bestimmt werden, oder können für bestimmte Drahtverbindungen bestimmt werden, für die die Gesamtverdrahtungskapazität besonders beschränkt ist.
Der Layout-Implementierungsabschnitt 15 führt Verdrahtungsprozesse für die zu entwerfende integrierte Halbleiterschaltung gemäß den durch den Prioritäts-Bestimmungsabschnitt 13 bestimmten Prioritäten aus. Der Verdrahtungsprozeß wird für jeden durch den Einstellabschnitt 12 für einen dreidimensionalen Bereich auf der integrierten Halbleiterschaltung eingestellten dreidimensionalen Bereich ausgeführt. Der Layout-Implementierungsabschnitt 15 führt zuerst den Verdrahtungsprozeß für die Drahtverbindung mit der höchsten Priorität aus. Dann führt er den Verdrahtungsprozeß von derjenigen mit der höchsten Priorität unter den übrigen Drahtverbindungen aus. Jedesmal dann, wenn der Verdrahtungsprozeß für einen dreidimensionalen Bereich beendet wird, geht das Verfahren zu einer Bewertung durch den Layout-Bewertungsabschnitt 16.
Der Layout-Bewertungsabschnitt 16 bewertet die Eignung des Verdrahtungsprozesses für den dreidimensionalen Bereich durch den Layout- Implementierungsabschnitt 15. Insbesondere prüft er zuerst, ob die Verdrahtungsverbindungen mit höheren Prioritäten als die anwendbare Drahtverbindung für den dreidimensionalen Bereich bereits fertiggestellt worden sind, wo der Verdrahtungsprozeß ausgeführt worden ist.
Wenn irgendeine Drahtverbindung mit einer höheren Priorität als die anwendbare Drahtverbindung im dreidimensionalen Bereich existiert, wird die Gesamtverdrahtungskapazität für jede aller Drahtverbindungen berechnet, die im anwendbaren dreidimensionalen Bereich existieren, d. h. für die anwendbare Drahtverbindung und jede aller Drahtverbindungen mit höheren Prioritäten als der anwendbaren Drahtverbindung, die bereits im anwendbaren dreidimensionalen Bereich existiert. Dann prüft der Layout-Bewertungsabschnitt 16 für jede Drahtverbindung, die die Gesamtverdrahtungskapazität haben würde, die die durch den Gesamtverdrahtungskapazitäts-Bestimmungsabschnitt 14 bestimmte Größe übersteigt, ob der Verdrahtungsprozeß weiter fortgeführt wird, gemäß den Berechnungsergebnissen der Gesamtverdrahtungskapazität für jede Drahtverbindung. Wenn eine solche Drahtverbindung gefunden wird, wird eine Verdrahtung für den Abschnitt verboten, wo noch keine Verdrahtung im dreidimensionalen Bereich implementiert worden ist, der die anwendbare Drahtverbindung enthält, und die Verarbeitung wird zum Layout- Implementierungsabschnitt 15 zurückgebracht.
Somit werden dann, wenn der Layout-Implementierungsabschnitt 15 die Verdrahtungsprozesse für alle Drahtverbindungen in der integrierten Halbleiterschaltung mit einer Bewertung durch den Layout-Bewertungsabschnitt 16 beendet, alle Drahtverbindungen so angeordnet, daß sie die durch den Gesamtverdrahtungskapazitäts-Bestimmungsabschnitt 14 bestimmte Gesamtver­ drahtungskapazität nicht übersteigen.
Der zweite Layoutdaten-Speicherabschnitt 17 speichert die Layoutdaten, wobei alle Drahtverbindungen fertiggestellt sind, wie es oben beschrieben ist.
Als nächstes wird nachfolgend unter Bezugnahme auf das Ablaufdiagramm der Fig. 2 die Operationsfolge dieses Ausführungsbeispiels beschrieben. Als Anfangszustand speichert der erste Layoutdaten- Speicherabschnitt 11 bereits die Layoutdaten der integrierten Halbleiterschaltung, wobei das Transistorlayout fertiggestellt worden ist.
Gemäß Fig. 2 stellt der Einstellabschnitt 12 für einen dreidimensionalen Bereich zuallererst den dreidimensionalen Bereich für eine Verdrahtung ein (Schritt 201), bestimmt der Prioritäts-Bestimmungsabschnitt 13 die Prioritäten der Drahtverbindungen (Schritt 202) und bestimmt der Gesamtverdrahtungskapazitäts- Bestimmungsabschnitt 14 die Gesamtverdrahtungskapazität für jede Drahtverbindung (Schritt 203). Die Operationsfolgen vom Schritt 201 bis zum Schritt 203 können einzeln durchgeführt werden und sie werden nicht notwendigerweise in der obigen Reihenfolge ausgeführt.
Dann liest der Layout-Implementierungsabschnitt 15 die Layoutdaten aus dem ersten Layoutdaten-Speicherabschnitt 11 aus und führt für die Drahtverbindung mit der höchsten Priorität, wie sie durch den Prioritäts- Bestimmungsabschnitt 13 bestimmt ist, den Verdrahtungsprozeß für jeden dreidimensionalen Bereich aus, wie er durch den Einstellabschnitt 12 für einen dreidimensionalen Bereich bestimmt ist (Schritt 204). An dieser Stelle ist jedoch nur die anwendbare Drahtverbindung mit der höchsten Priorität implementiert worden, und keine weiteren Drahtverbindungen sind bereits im vorbestimmten dreidimensionalen Bereich implementiert worden. Daher werden alle Verdrahtungsprozesse für die anwendbare Drahtverbindung ohne irgendeine Bewertung durch den Layout-Bewertungsabschnitt 16 beendet.
Dann führt der Layout-Implementierungsabschnitt 15 den Verdrahtungsprozeß für die Drahtverbindung mit der höchsten Priorität unter allen Drahtverbindungen, die nicht fertiggestellt worden sind, nur in einem dreidimensionalen Bereich aus (Schritt 205). Dem folgt eine Bewertung des Verdrahtungsergebnisses durch den Layout-Bewertungsabschnitt 16.
Der Layout-Bewertungsabschnitt 16 prüft den dreidimensionalen Bereich, wo der Verdrahtungsprozeß gerade fertiggestellt worden ist, um zu sehen, ob bereits Drahtverbindungen mit höheren Prioritäten als die anwendbare Drahtverbindung implementiert worden sind (Schritt 206). Wenn er beurteilt, daß es keine Drahtverbindung mit einer höheren Priorität als die anwendbare Drahtverbindung gibt, geht die Verarbeitung zurück zum Schritt 205, so daß der Layout-Implementierungsabschnitt 15 den Verdrahtungsprozeß für den nächsten dreidimensionalen Bereich ausführt.
Wenn der Layout-Bewertungsabschnitt 16 andererseits beurteilt, daß es eine Drahtverbindung mit einer höheren Priorität als die anwendbare Drahtverbindung im anwendbaren dreidimensionalen Bereich gibt, dann berechnet er die Gesamtverdrahtungskapazität für jede aller Drahtverbindungen, die im anwendbaren dreidimensionalen Bereich existieren, d. h. für die anwendbare Drahtverbindung und jede aller Drahtverbindungen mit höheren Prioritäten als die anwendbare Drahtverbindung, die bereits im anwendbaren dreidimensionalen Bereich existiert (Schritt 207).
Dann prüft der Layout-Bewertungsabschnitt 16 gemäß den Berechnungsergebnissen der Gesamtverdrahtungskapazität für die Drahtverbindungen für jede Drahtverbindung, die eine Gesamtverdrahtungskapazität über der durch den Gesamtverdrahtungskapazitäts- Bestimmungsabschnitt 14 bestimmten Gesamtverdrahtungskapazität haben würde, ob der Verdrahtungsprozeß weiter fortgeführt wird (Schritt 208). Wenn keine solche Drahtverbindung gefunden wird, wird die Verarbeitung ohne irgendein Ausführen zum Layout-Implementierungsabschnitt 15 zurückgebracht.
Gegensätzlich dazu verbietet der Layout-Bewertungsabschnitt 16 dann, wenn gefunden wird, daß eine Drahtverbindung die bestimmte Gesamtverdrahtungskapazität nach einem fortgeführten Verdrahtungsprozeß übersteigt, eine Verdrahtung für den Abschnitt, wo eine Drahtverbindung noch nicht in allen dreidimensionalen Bereichen durchgeführt worden ist, die die anwendbare Drahtverbindung enthalten, und dann wird die Verarbeitung zum Layout- Implementierungsabschnitt 15 zurückgebracht (Schritt 209).
Dann prüft der Layout-Implementierungsabschnitt 15, ob die Verdrahtungsprozesse für alle Drahtverbindungen beendet worden sind, und dann, wenn es eine Drahtverbindung gibt, für welche ein Verdrahtungsprozeß nicht beendet worden ist, geht er zurück zum Schritt 205, so daß der Verdrahtungsprozeß für jeden der dreidimensionalen Bereiche in der Reihenfolge der Priorität für die anwendbaren Drahtverbindungen ausgeführt wird, die noch nicht beendet sind (Schritt 210).
Auf eine Beendigung von Verdrahtungsprozessen für alle Drahtverbindungen hin werden die anwendbaren Layoutdaten mit fertiggestellten Drahtverbindungen zum zweiten Layoutdaten-Speicherabschnitt 17 gespeichert, und die Verarbeitung wird beendet (Schritt 211).
Dann wird nachfolgend unter Bezugnahme auf die Fig. 3, 4 und 5 ein Verfahren zum Erzeugen der Verdrahtungs-Verbietungsinformationen gemäß diesem Ausführungsbeispiel (siehe Fig. 2 und Schritt 211) detailliert beschrieben.
Ein dreidimensionaler Bereich 101, wie er in den Fig. 3 bis 5 gezeigt ist, ist einer der dreidimensionalen Bereiche, die durch den Einstellabschnitt 12 für einen dreidimensionalen Bereich eingestellt sind. Wie es in der Figur gezeigt ist, enthält der dreidimensionale Bereich 101 gitterbildende Gitterlinien, die aus Linien bestehen, die von vorne nach hinten gezeichnet sind, und aus denjenigen, die von links nach rechts gezogen sind, und zwar mit minimalen Verdrahtungsintervallen, wie es in Fig. 3 gezeigt ist (die hierin nachfolgend Verdrahtungsgitter genannt werden). Es soll angenommen werden, daß die Drahtverbindungen, die im dreidimensionalen Bereich 101 existieren können, auf dem Verdrahtungsgitter positioniert sind. Beim Beispiel der Fig. 3 enthält der dreidimensionale Bereich 101 zwei Ebenen von Verdrahtungsgittern.
In Fig. 4 sind den Verdrahtungsgittern in der Richtung von vorne nach hinten der Fig. 3 unter den im dreidimensionalen Bereich 101 enthaltenen Verdrahtungsgittern Zahlen zugeteilt. Unter solchen mit Zahlen versehenen Verdrahtungsgittern ist ein Verdrahtungsgitter Nr. 3 mit der Drahtverbindung W1 versehen. Es soll hier angenommen werden, daß die Drahtverbindung W1 diejenige mit der höchsten Priorität unter den Drahtverbindungen in der zu entwerfenden integrierten Halbleiterschaltung ist.
Fig. 5 ist ein Diagramm, das den Zustand zeigt, wo die Drahtverbindung W2 mit der zweiten oder nachfolgenden Priorität am Verdrahtungsgitter Nr. 7 der Fig. 4 implementiert ist. In Fig. 5 ist die Gesamtverdrahtungskapazität der Drahtverbindung W1 deshalb, weil die Drahtverbindung W2 mit einer niedrigeren Priorität als die Drahtverbindung W1 im dreidimensionalen Bereich 101 implementiert ist, wo die Drahtverbindung W1 angeordnet ist, gegenüber derjenigen derselben Drahtverbindung W1 in Fig. 4 erhöht.
Es soll angenommen werden, daß die Gesamtverdrahtungskapazität für die Drahtverbindung W1, wie sie durch den Gesamtverdrahtungskapazitäts- Bestimmungsabschnitt 14 bestimmt ist, überschritten wird, wenn die Drahtverbindung W2 oder irgendeine andere Drahtverbindung in dem Bereich implementiert ist, der im dreidimensionalen Bereich 101 noch ohne irgendeine Verdrahtung ist. In diesem Fall wird eine Verdrahtung für die Verdrahtungsgitter Nr. 1, 2, 4, 5, 6, 8, 9 und 10 und alle Verdrahtungsgitter in der Richtung von links nach rechts der Figur vollständig verboten. Somit kann der Bereich ohne Verdrahtung im dreidimensionalen Bereich 101 vor einer Verdrahtung geschützt werden.
Wie es oben beschrieben ist, werden gemäß der Vorrichtung zum Entwerfen einer integrierten Halbleiterschaltung und gemäß dem Verdrahtungssteuerungsverfahren für dieselbe sowie gemäß dem Speichermedium, das das Verdrahtungssteuerungsprogramm speichert, gemäß der vorliegenden Erfindung, die Gesamtverdrahtungskapazität und die Priorität des Verdrahtungsprozesses für die gewünschte Drahtverbindung im voraus beliebig bestimmt, und irgendwelche beliebigen dreidimensionalen Bereiche werden auf der zu entwerfenden integrierten Halbleiterschaltung eingestellt. Durch Implementieren der Drahtverbindungen aus denjenigen mit höheren Prioritäten für jeden der dreidimensionalen Bereiche, durch Bewerten der Gesamtverdrahtungskapazität der Drahtverbindung gemäß dem Verdrahtungsergebnis auf eine Beendigung einer Verdrahtung in jedem dreidimensionalen Bereich hin und durch Verbieten einer Verdrahtung für den Bereich ohne eine Drahtverbindung in den bestimmten dreidimensionalen Bereichen, wie es erforderlich ist, kann eine Verdrahtungskapazität, die der gewünschten Betriebs-Verzögerungszeit genügt, in einem einzigen Verdrahtungsverfahren erhalten werden. Dies reduziert die Zeit, die für ein Layout- und Verdrahtungsverfahren erforderlich ist, und reduziert die Entwicklungs- oder Entwurfsperiode für die integrierte Halbleiterschaltung.
Da die Verdrahtungskapazität, die der gewünschten Betriebs- bzw. Operations-Verzögerungszeit genügt, erhalten werden kann, kann eine Schräglauf- bzw. Zeitversatz-Erzeugung bei der Transistorsignalverzögerung verhindert werden.
Weiterhin ist es deshalb, weit die Verdrahtungsprozesse von den Drahtverbindungen mit höheren Prioritäten mit einem Verbieten einer Verdrahtung für diejenigen, die einen Überschuß der vorbestimmten Gesamtverdrahtungskapazität verursachen können, ausgeführt werden, nicht nötig, die Drahtverbindung mit der Verdrahtungskapazität, die der gewünschten Operations-Verzögerungszeit nicht genügt, für einen wiederholten Verdrahtungsprozeß zu separieren. Daher eliminiert dies das Problem, daß ein Raum für eine zu verdrahtenden Drahtverbindungs-Implementierung nicht sichergestellt werden kann.
Obwohl die Erfindung in bezug auf ein beispielhaftes Ausführungsbeispiel von ihr dargestellt und beschrieben worden ist, sollte es von Fachleuten auf dem Gebiet verstanden werden, daß die vorangehenden und verschiedene andere Änderungen, Weglassungen und Hinzufügungen dabei und daran durchgeführt werden können, ohne vom Sinngehalt und Schutzumfang der vorliegenden Erfindung abzuweichen. Daher sollte die vorliegende Erfindung nicht als auf das oben aufgezeigte spezifische Ausführungsbeispiel beschränkt verstanden werden, sondern derart, daß sie alle möglichen Ausführungsbeispiele enthält, die innerhalb eines sie umfassenden Schutzumfangs und von ihren Äquivalenten in bezug auf die in den beigefügten Ansprüchen aufgezeigten Merkmale ausgeführt werden können.

Claims (4)

1. Vorrichtung zum Entwerfen einer integrierten Halbleiterschaltung, welche Vorrichtung Transistorlayout- und -verdrahtungsprozesse in der Entwurfsphase der integrierten Halbleiterschaltung ausführt und die folgendes aufweist:
eine Einstelleinrichtung (12) für einen dreidimensionalen Bereich, um für jede Drahtverbindung einen dreidimensionalen Bereich einzustellen, um die Drahtverbindung in der zu entwerfenden integrierten Halbleiterschaltung zu implementieren;
eine Prioritäts-Bestimmungseinrichtung (13) zum beliebigen Bestimmen der Priorität eines Verdrahtungsprozesses für die Drahtverbindung;
eine Gesamtverdrahtungskapazitäts-Bestimmungseinrichtung (14) zum beliebigen Bestimmen der Gesamtverdrahtungskapazität für die Drahtverbindung;
eine Verdrahtungs-Implementierungseinrichtung (15) zum Ausführen des Verdrahtungsprozesses für jeden der durch die Einstelleinrichtung (12) für einen dreidimensionalen Bereich eingestellten dreidimensionalen Bereiche gemäß der durch die Prioritäts-Bestimmungseinrichtung (13) bestimmten Priorität; und
eine Verdrahtungs-Bewertungseinrichtung (16), die das Ergebnis der Verdrahtung jedesmal bewertet, wenn die Verdrahtungs- Implementierungseinrichtung (15) den Verdrahtungsprozeß für einen der dreidimensionalen Bereiche beendet,
dadurch gekennzeichnet, daß
die Einstelleinrichtung (12) für einen dreidimensionalen Bereich
den dreidimensionalen Bereich für eine Drahtverbindung so einstellt, daß die Drahtverbindung wenigstens in der vorbestimmten zweidimensionalen Richtung im dreidimensionalen Bereich in der Mitte positioniert ist; und
die Verdrahtungs-Bewertungseinrichtung (16)
beurteilt, ob die Drahtverbindungen mit höheren Prioritäten als die Drahtverbindung des Verdrahtungsprozesses bereits im dreidimensionalen Bereich implementiert worden sind, wo der Verdrahtungsprozeß ausgeführt worden ist,
die Gesamtverdrahtungskapazität aller Drahtverbindungen berechnet, die in dem dreidimensionalen Bereich existieren, wo der Verdrahtungsprozeß ausgeführt worden ist, wenn die Drahtverbindungen mit höheren Prioritäten gefunden werden,
jede Drahtverbindung prüft, ob sie gemäß den Berechnungsergebnissen eine Verdrahtungskapazität haben würde, die die durch die Gesamtverdrahtungskapazitäts-Bestimmungseinrichtung (14) bestimmte Gesamtverdrahtungskapazität übersteigt, wenn der Verdrahtungsprozeß weiter fortgeführt wird, und
eine Verdrahtung für den Abschnitt ohne Verdrahtung in allen dreidimensionalen Bereichen, die die Drahtverbindung enthalten, in einem Fall verbietet, in welchem eine solche Drahtverbindung gefunden wird.
2. Vorrichtung zum Entwerfen einer integrierten Halbleiterschaltung nach Anspruch 1, wobei die Prioritäts-Bestimmungseinrichtung (13) und die Gesamtverdrahtungskapazitäts-Bestimmungseinrichtung (14) die Priorität und die Gesamtverdrahtungskapazität für alle Drahtverbindungen oder insbesondere für bestimmte Drahtverbindungen mit einer beschränkten Gesamtverdrahtungskapazität in der zu entwerfenden integrierten Halbleiterschaltung bestimmen.
3. Verdrahtungssteuerungsverfahren durch eine Vorrichtung zum Entwerfen einer integrierten Halbleiterschaltung für Transistorlayout- und - verdrahtungsprozesse in der Entwurfsphase der integrierten Halbleiterschaltung, welches Verfahren folgende Schritte aufweist:
einen Schritt zum Einstellen eines dreidimensionalen Bereichs für die Drahtverbindung in der zu entwerfenden integrierten Halbleiterschaltung für jede Drahtverbindung;
einen Schritt zum beliebigen Bestimmen der Priorität eines Verdrahtungsprozesses für die Drahtverbindung;
einen Schritt zum beliebigen Bestimmen der Gesamtverdrahtungskapazität für die Drahtverbindung;
einen Schritt zum Ausführen des Verdrahtungsprozesses für jeden der durch den Einstellschritt für einen dreidimensionalen Bereich eingestellten dreidimensionalen Bereiche gemäß der durch den Prioritäts-Bestimmungsschritt bestimmten Priorität; und
einen Schritt zum Bewerten des Ergebnisses der Verdrahtung jedesmal dann, wenn der Verdrahtungs-Implementierungsschritt den Verdrahtungsprozeß für einen der dreidimensionalen Bereiche beendet,
dadurch gekennzeichnet, daß
der Einstellschritt für einen dreidimensionalen Bereich
den dreidimensionalen Bereich für eine Drahtverbindung so einstellt, daß die Drahtverbindung wenigstens in der vorbestimmten zweidimensionalen Richtung im dreidimensionalen Bereich in der Mitte positioniert ist, und
der Verdrahtungs-Bewertungsschritt weiterhin folgendes enthält:
einen Schritt zum Beurteilen, ob die Drahtverbindungen mit höheren Prioritäten als die Drahtverbindung des Verdrahtungsprozesses bereits im dreidimensionalen Bereich implementiert worden sind, wo der Verdrahtungsprozeß ausgeführt worden ist,
einen Schritt zum Berechnen der Gesamtverdrahtungskapazität aller Drahtverbindungen, die im dreidimensionalen Bereich existieren, wo der Verdrahtungsprozeß ausgeführt worden ist, in einem Fall, in welchem die Drahtverbindungen mit höheren Prioritäten gefunden werden,
einen Schritt zum Prüfen jeder Drahtverbindung, ob sie gemäß dem Berechnungsergebnis eine Verdrahtungskapazität haben würde, die die durch die Gesamtverdrahtungskapazitäts-Bestimmungseinrichtung bestimmte Gesamtverdrahtungskapazität übersteigt, wenn der Verdrahtungsprozeß weiter fortgeführt wird, und
einen Schritt zum Verbieten einer Verdrahtung für den Abschnitt ohne Verdrahtung in allen dreidimensionalen Bereichen, die die Drahtverbindung enthalten, in einem Fall, in welchem eine solche Drahtverbindung gefunden wird.
4. Verdrahtungssteuerungsverfahren nach Anspruch 3, wobei der Prioritäts-Bestimmungsschritt und der Gesamtverdrahtungskapazitäts-Bestimmungsschritt die Priorität und die Gesamtverdrahtungskapazität für alle Drahtverbindungen oder insbesondere für bestimmte Drahtverbindungen mit einer beschränkten Gesamtverdrahtungskapazität in der zu entwerfenden integrierten Halbleiterschaltung bestimmen.
DE10004599A 1999-02-05 2000-02-03 Vorrichtung zum Entwerfen von integrierten Halbleiterschaltungen und Verdrahtungssteuerungsverfahren für dieselbe Expired - Fee Related DE10004599C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02853099A JP3230233B2 (ja) 1999-02-05 1999-02-05 半導体集積回路設計装置及びその配線制御方法並びに配線制御プログラムを格納した記憶媒体

Publications (2)

Publication Number Publication Date
DE10004599A1 DE10004599A1 (de) 2000-10-19
DE10004599C2 true DE10004599C2 (de) 2002-11-28

Family

ID=12251234

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10004599A Expired - Fee Related DE10004599C2 (de) 1999-02-05 2000-02-03 Vorrichtung zum Entwerfen von integrierten Halbleiterschaltungen und Verdrahtungssteuerungsverfahren für dieselbe

Country Status (2)

Country Link
JP (1) JP3230233B2 (de)
DE (1) DE10004599C2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10123464B4 (de) * 2001-05-14 2005-06-16 Infineon Technologies Ag Verfahren, Computerprogramm und Computerprogrammprodukt zur Prüfung von Layoutstrukturen von integrierten elektrischen Schaltungen
DE10151379C1 (de) 2001-10-18 2003-04-24 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Halbleiterschaltung
JP2010169853A (ja) * 2009-01-22 2010-08-05 Sony Corp パターン補正方法、露光用マスク、露光用マスクの製造方法および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452224A (en) * 1992-08-07 1995-09-19 Hughes Aircraft Company Method of computing multi-conductor parasitic capacitances for VLSI circuits
DE19630927A1 (de) * 1995-07-31 1997-02-06 Nec Corp Verfahren zur Berechnung einer Störlast in einer integrierten Halbleiterschaltung
US5761076A (en) * 1994-04-19 1998-06-02 Hitachi, Ltd. Method for evaluating a driving characteristic of a device for a wiring, based upon lower order coefficients of series expansion form of complex admittance of the wiring
DE19900980C1 (de) * 1999-01-13 2000-05-11 Siemens Ag Verfahren und Anordnung zur Verifikation eines Layouts einer integrierten Schaltung mit Hilfe eines Rechners sowie dessen Anwendung zur Herstellung einer integrierten Schaltung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452224A (en) * 1992-08-07 1995-09-19 Hughes Aircraft Company Method of computing multi-conductor parasitic capacitances for VLSI circuits
US5761076A (en) * 1994-04-19 1998-06-02 Hitachi, Ltd. Method for evaluating a driving characteristic of a device for a wiring, based upon lower order coefficients of series expansion form of complex admittance of the wiring
DE19630927A1 (de) * 1995-07-31 1997-02-06 Nec Corp Verfahren zur Berechnung einer Störlast in einer integrierten Halbleiterschaltung
DE19900980C1 (de) * 1999-01-13 2000-05-11 Siemens Ag Verfahren und Anordnung zur Verifikation eines Layouts einer integrierten Schaltung mit Hilfe eines Rechners sowie dessen Anwendung zur Herstellung einer integrierten Schaltung

Also Published As

Publication number Publication date
JP3230233B2 (ja) 2001-11-19
JP2000228447A (ja) 2000-08-15
DE10004599A1 (de) 2000-10-19

Similar Documents

Publication Publication Date Title
DE3853265T2 (de) Reduzierung der logischen Weglänge unter Verwendung von Boolescher Minimierung.
DE69521507T2 (de) System und verfahren zur auf einem modell basierender prüfung von lokalen entwurfsregeln
DE68926189T2 (de) Verarbeitungsverfahren von Layoutdaten
DE69230477T2 (de) Prüfmustererzeugungseinrichtung für sequentielle Logikschaltung einer integrierten Schaltung und Verfahren dazu
DE19903633A1 (de) Implementierung von Boolescher Erfüllbarkeit mit nichtchronologischer Rückwärtsverarbeitung in rekonfigurierbarer Hardware
DE69114321T2 (de) Zum Durchführen der Unterbrechungsverschachtelungsfunktion geeignetes Unterbrechungssteuerungsgerät.
DE19814422A1 (de) System zur Lösung eines Randbedingungsproblems und Aufbau eines derartigen Systems
DE3751154T2 (de) Verfahren zur Vorbereitung eines Simulationsprogrammes.
DE3750216T2 (de) Busvermittlungssystem.
DE19920945C2 (de) Anlaufsteuerverfahren und Anlaufsteuersystem für ein Insassenschutzsystem
DE69619481T2 (de) Datenübertragung-Bus mit niedrigem Leistungsverbrauch
DE69426507T2 (de) System und Verfahren zur gleichzeitigen Prozess- und Device-Simulation
DE10004599C2 (de) Vorrichtung zum Entwerfen von integrierten Halbleiterschaltungen und Verdrahtungssteuerungsverfahren für dieselbe
DE69712687T2 (de) Sprachbearbeitende Einheit und Verfahren zur Übersetzung eines Quellprogrammes in einer Objektmoduldatei
EP1514202B1 (de) Verfahren zum verändern von entwurfsdaten für die herstellung eines bauteils sowie zugehöriger einheiten
DE4102718C2 (de) Integrierte Schaltung und Verfahren zur Generierung eines Layouts einer integrierten Schaltung
DE2235802A1 (de) Verfahren und einrichtung zur pruefung nichtlinearer schaltkreise
DE10003101A1 (de) Nebenbedingungs-Erzeugungsvorrichtung für Logiksynthese und Nebenbedingungs-Erzeugungsverfahren dafür
DE4104067C2 (de) Verfahren zur Verbesserung der Qualität von Bewegungsvektoren für digitale Bildübertragung
EP0600569B1 (de) Verfahren zur Auswertung einer Menge linguistischer Regeln
DE69519010T2 (de) Datenverarbeitungsgerät zur simulation von asynchronen logischen schaltkreisen
EP3869380A1 (de) Verfahren, computerbasiertes system und computerprogramm-produkt zum floorplanning für eine programmierbare gatteranordnung mit nicht-rechteckigen blockgrenzen
DE102020215779A1 (de) Verfahren zur Verifizierung eines implementierten neuronalen Netzwerks
DE2259726A1 (de) Verfahren zur optimierung einer halbleiterschaltung
DE69329174T2 (de) Kompilierungsmechanismus für ein Simulationsmodell

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee