DE102004002901A1 - Verfahren zur Fehleranalyse einer Halbleiterbaugruppe - Google Patents

Verfahren zur Fehleranalyse einer Halbleiterbaugruppe Download PDF

Info

Publication number
DE102004002901A1
DE102004002901A1 DE102004002901A DE102004002901A DE102004002901A1 DE 102004002901 A1 DE102004002901 A1 DE 102004002901A1 DE 102004002901 A DE102004002901 A DE 102004002901A DE 102004002901 A DE102004002901 A DE 102004002901A DE 102004002901 A1 DE102004002901 A1 DE 102004002901A1
Authority
DE
Germany
Prior art keywords
error
column
bits
row
error bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004002901A
Other languages
English (en)
Inventor
Fumihito Ohta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of DE102004002901A1 publication Critical patent/DE102004002901A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31718Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516Test of programmable logic devices [PLDs]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5604Display of error information

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Die Anzahl Fehlerbits wird in bezug auf jede Zeile und jede Spalte in einer Fehlerbitabbildung (9) gezählt, um jeweils die mittlere Anzahl von Fehlerbits in bezug auf die Zeilen und Spalten zu ermitteln. Eine Hälfte der mittleren Anzahl der Fehlerbits der Zeilen wird als ein Zeilengrenzwert definiert, und eine Hälfte der mittleren Anzahl der Fehlerbits der Spalten wird als ein Spaltengrenzwert definiert. Danach wird auf der Basis der jeweiligen Grenzwerte der Zeilen und Spalten die Anzahl Fehlerbits in Digitalform in bezug auf jede Zeile und jede Spalte umgewandelt. Die jeweiligen Mittelwerte der digitalisierten Anzahl von Fehlerbits in bezug auf Zeilen und Spalten werden berechnet, die als Mittelwerte von Zeilen bzw. Spalten bezeichnet werden. Es wird bestimmt, daß eine Halbleiterbaugruppe einen Blockfehler in einer Zeilenrichtung, einen Blockfehler in einer Spaltenrichtung oder einen beliebigen Blockfehler enthält.

Description

  • Die Erfindung betrifft ein Verfahren zur Fehleranalyse einer Halbleiterbaugruppe, wobei das Verfahren insbesondere die Fehleranalyse eines Blockfehlers betrifft, der in einer Halbleiterbaugruppe enthalten ist, die eine Vielzahl von Speicherzellen aufweist.
  • Ein herkömmliches Verfahren verwendet einen LSI-Tester zum Analysieren eines Fehlers einer Halbleiterbaugruppe, die eine Vielzahl von Speicherzellen aufweist, die in einer Matrix angeordnet sind. Nach diesem Verfahren zur Fehleranalyse, das einen LSI-Tester verwendet, werden sämtliche Speicherzellen in der Halbleiterbaugruppe hinsichtlich der elektrischen Charakteristik getestet, und Daten der Fehlerspeicherzellen (nachstehend alternativ als "Fehlerbits" bezeichnet) werden gesammelt. Die dadurch gesammelten Daten werden auf einer Abbildung in Matrixform angezeigt (nachstehend alternativ als "Fehlerbitabbildung" bezeichnet), wodurch die Ursache von Fehlern analysiert wird. Die Analyse der Ursache von Fehlern umfaßt das Erkennen eines Musters eines auf der Fehlerbitabbildung angezeigten Fehlers und die Bestimmung der Koinzidenzrate dieses Musters mit einem bestimmten Muster. Je nach der dadurch erhaltenen Koinzidenzrate wird der Fehler als ein Blockfehler oder ein Zeilenfehler klassifiziert.
  • Ein beispielhaftes Verfahren zur Fehleranalyse, das eine Fehlerbitabbildung verwendet, wird in der JP-Offenlegungsschrift Nr. 2000-306395 (Seiten 5 bis 10 und 1 bis 14) vorgestellt. Nach dem Verfahren der JP-Offenlegungsschrift Nr. 2000-306395 gewinnt ein LSI-Tester Fehlerbitdaten von einer Halbleiterbaugruppe, wobei die Daten danach einer physischen Umwandlung unterzogen werden, um in der Ordnung des Layouts der Halbleiterbaugruppe sortiert zu werden. Auf der Basis der Fehlerbitdaten nach der physischen Umwandlung wird beurteilt, ob jeder in der Halbleiterbaugruppe definierte Bereich einen großen Anteil an Bitfehlern hat.
  • Die Klassifizierung bei dem herkömmlichen Verfahren zur Fehleranalyse basiert auf der Koinzidenzrate eines Fehlermusters mit einem bestimmten Muster. Dies bedeutet, daß eine genaue Klassifizierung nicht erwartet werden kann, wenn verschiedene Fehlertypen einschließlich eines Blockfehlers und eines Zeilenfehlers existieren, was in einer unzureichenden Fehleranalyse resultiert.
  • Bei dem Verfahren zur Fehleranalyse nach der Offenbarung in der JP-Offenlegungsschrift Nr. 2000-306395 ist die Fehlerklassifizierung nicht von der Anzahl der Fehlerbits abhängig. Deshalb kann die Fehleranalyse die genaue Information nicht nutzen, die die Anzahl der Fehlerbits bezeichnet, die von einer Fehlerbitabbildung gewonnen werden. Ferner klassifiziert die Fehleranalyse nach der JP-Offenlegungsschrift Nr. 2000-306395 nur einen Fehler in einem bestimmten Bereich als einen Zeilenfehler, einen Bitfehler oder dergleichen. Eine genaue Fehleranalyse innerhalb eines Blockfehlers wird nicht durchgeführt.
  • Aufgabe der Erfindung ist die Bereitstellung eines Verfahren zur Fehleranalyse einer Halbleiterbaugruppe zum Durchführen einer genauen Analyse eines Blockfehlers in einer Halbleiterbaugruppe einschließlich der Klassifizierung eines Blockfehlers, der Fehlerbits enthält, die Periodizität in einer Zeilenrichtung oder in einer Spaltenrichtung haben (nachstehend alternativ als "ein Blockfehler mit Periodizität" bezeichnet). Ein Vorteil der Erfindung besteht dabei darin, daß auch wenn eine Halbleiterbaugruppe sowohl einen Blockfehler mit Periodizität als auch einen Zeilenfehler enthält, ein Verfahrens zur Fehleranalyse einer solchen Halbleiterbaugruppe zum Durchführen einer Fehleranalyse einschließlich der Klassifizierung in einen Blockfehler mit Periodizität und einen Zeilenfehler bereitgestellt wird.
  • Nach der Erfindung weist das Verfahren zur Fehleranalyse einer Halbleiterbaugruppe die folgenden Schritte (a) bis (g) auf. In Schritt (a) wird in einer Fehlerbitabbildung, die von einer Halbleiterbaugruppe gewonnen ist, die eine Vielzahl von in einer Matrix angeordneten Speicherzellen aufweist, die Anzahl Fehlerbits in bezug auf jede Zeile eines Bereichs gezählt, der als ein Blockfehler klassifiziert ist. In Schritt (b) wird die Anzahl Fehlerbits in bezug auf jede Spalte des Bereichs in der Fehlerbitabbildung gezählt. In Schritt (c) wird ein erster Grenzwert aus einem Mittelwert der Anzahl Fehlerbits in bezug auf jede Zeile ermittelt, um die Anzahl Fehlerbits in bezug auf jede Zeile und den ersten Grenzwert zu vergleichen. In Schritt (d) wird ein zweiter Grenzwert aus einem Mittelwert der Anzahl Fehlerbits in bezug auf jede Spalte ermittelt, um die Anzahl Fehlerbits in bezug auf jede Spalte und den zweiten Grenzwert zu vergleichen. Schritt (e) wird nach Schritt (c) ausgeführt. In Schritt (e) wird ein Mittelwert eines Ergebnisses des Vergleichs in bezug auf jede Zeile als ein Zeilenmittelwert ermittelt. Schritt (f) wird nach Schritt (d) ausgeführt. In Schritt (f) wird ein Mittelwert eines Ergebnisses des Vergleichs in bezug auf jede Spalte als ein Spaltenmittelwert ermittelt. In Schritt (g) wird bestimmt, daß die Halbleiterbaugruppe einen Blockfehler in einer Spaltenrichtung, einen Blockfehler in einer Zeilenrichtung oder einen beliebigen Blockfehler enthält. Der Blockfehler in einer Spaltenrichtung genügt einer Bedingung, daß der Zeilenmittelwert größer als ein Wert ist, der durch Multiplikation des Spaltenmittelwerts mit einem vorbestimmten Faktor gewonnen ist. Der Blockfehler in einer Zeilenrichtung genügt einer Bedingung, daß der Spaltenmittelwert größer als ein Wert ist, der durch Multiplikation des Zeilenmittelwerts mit dem vorbestimmten Faktor gewonnen ist. Der beliebige Blockfehler genügt den Bedingungen, daß der Zeilenmittelwert nicht größer als ein Wert ist, der durch Multiplikation des Spaltenmittelwerts mit dem vorbestimmten Faktor gewonnen ist, und daß der Spaltenmittelwert nicht größer als ein Wert ist, der durch Multiplikation des Zeilenmittelwerts mit dem vorbestimmten Faktor gewonnen ist.
  • Information über einen Fehler, der bei dem herkömmlichen Verfahren zur Fehleranalyse nicht klassifiziert werden kann, kann in größeren Einzelheiten gegeben werden.
  • Infolgedessen kann die Fehleranalyse einen verbesserten Genauigkeitsgrad bei der Fehlerklassifizierung ergeben.
  • Die Erfindung wird nachstehend auch hinsichtlich weiterer Merkmale und Vorteile anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Diese zeigen in:
  • 1 ein Blockbild, das ein Verfahren zur Fehleranalyse einer Halbleiterbaugruppe nach einer ersten bevorzugten Ausführungsform der Erfindung zeigt;
  • 2 eine Fehlerbitabbildung einer Halbleiterbaugruppe nach der ersten bevorzugten Ausführungsform der Erfindung;
  • 3 eine Fehlerbitabbildung, die einen Blockfehlerbereich der Halbleiterbaugruppe nach der ersten bevorzugten Ausführungsform der Erfindung zeigt;
  • 4A eine Fehlerbitabbildung, die einen Blockfehlerbereich einer Halbleiterbaugruppe nach einer zweiten bevorzugten Ausführungsform der Erfindung zeigt;
  • 4B die Anzahl Fehlerbits in jeder Spalte nach der zweiten bevorzugten Ausführungsform der Erfindung;
  • 5A eine Fehlerbitabbildung, die einen Blockfehlerbereich einer Halbleiterbaugruppe nach einer dritten bevorzugten Ausführungsform der Erfindung zeigt;
  • 5B die Anzahl Fehlerbits in jeder Spalte nach der dritten bevorzugten Ausführungsform der Erfindung;
  • 6 eine Fehlerbitabbildung, die einen Blockfehlerbereich einer Halbleiterbaugruppe nach einer vierten bevorzugten Ausführungsform der Erfindung zeigt;
  • 7 ein Flußdiagramm, das ein Verfahren zur Fehleranalyse einer Halbleiterbaugruppe nach einer fünften bevorzugten Ausführungsform der Erfindung erläutert;
  • 8 und 9 Fehlerbitabbildungen, die jeweils einen Blockfehlerbereich einer Halbleiterbaugruppe nach einer sechsten bevorzugten Ausführungsform der Erfindung zeigen;
  • 10 eine Fehlerbitabbildung, die einen Blockfehlerbereich einer Halbleiterbaugruppe nach einer Modifikation der sechsten bevorzugten Ausführungsform der Erfindung zeigt;
  • 11 ein Flußdiagramm, das ein Verfahren zur Fehleranalyse einer Halbleiterbaugruppe nach einer siebten bevorzugten Ausführungsform der Erfindung erläutert; und
  • 12 bis 14 Fehlerbitabbildungen, die jeweils einen Blockfehlerbereich einer Halbleiterbaugruppe nach einer achten bevorzugten Ausführungsform der Erfindung zeigen.
  • Erste bevorzugte Ausführungsform
  • 1 ist ein Blockbild, das ein System zur Durchführung eines Verfahrens zur Fehleranalyse einer Halbleiterbaugruppe nach einer ersten bevorzugten Ausführungsform der Erfindung zeigt. Wie aus 1 ersichtlich ist, ist eine Halbleiterbaugruppe 1 mit einem LSI-Tester 2 zum Messen von Speicherzellen der Halbleiterbaugruppe 1 in bezug auf elektrische Charakteristik verbunden. Nach der Messung gewinnt der LSI-Tester 2 Daten der Halbleiterbaugruppe 1, die dann durch eine Datenschaltung 3 wie etwa ein LAN an eine Datenanalyse-EWS (Entwickler-Workstation) 4 übertragen werden. Die Datenanalyse-EWS 4 analysiert die von dem LSI-Tester 2 übertragenen Daten der Halbleiterbaugruppe 1, um einen Fehler zu klassifizieren und die Ursache des Fehlers anzugeben. In 1 repräsentieren Blöcke ohne Bezeichnung durch ein Bezugszeichen Kommunikationseinrichtungen für den Aufbau eines Netzes.
  • 2 ist eine Fehlerbitabbildung der Halbleiterbaugruppe 1 nach der ersten bevorzugten Ausführungsform. Wie 2 zeigt, weist die Halbleiterbaugruppe 1 24 Halbleiterchips 5 auf, die auf einer Halbleiterscheibe angeordnet sind. Die Halbleiterchips 5 weisen jeweils 128×128 Speicherzellen auf. Aufgrund des begrenzten Raums stellt in 2 ein Quadrat eines jeden der Halbleiterchips 5 16×16 Bits dar, wogegen eine tatsächliche Fehlerbitabbildung Daten pro Bit hält. In der Fehlerbitabbildung von 2 zeigen leere Quadrate normale Speicherzellen (normale Bits), wogegen schwarze Quadrate Fehlerspeicherzellen (Fehlerbits) zeigen. Wie erwähnt, stellt ein Quadrat 16×16 = 256 Bits dar. Ein Quadrat, bei dem die Anzahl Fehlerbits nicht kleiner als ein vorbestimmter Wert ist, ist schwarz ausgefüllt. Beispielsweise ist das Quadrat, das vier Fehlerbits oder mehr von 256 Bits aufweist, schwarz ausgefüllt.
  • Die Fehlerbitabbildung von 2 wird einer herkömmlichen Fehlerklassifizierung unterzogen. Zunächst wird ein Muster eines Fehlers, das auf der Fehlerbitabbildung angezeigte Fehlerbits aufweist, erkannt. Auf der Basis der Koinzidenzrate dieses Musters mit einem vorher definierten bestimmten Muster oder einer positionsmäßigen Beziehung davon mit einem peripheren Fehler wird der Fehler als ein Bitfehler 6, ein Zeilenfehler 7 oder ein Blockfehler 8 klassifiziert. Der Bitfehler 6 weist ein einziges Fehlerquadrat auf. Der Zeilenfehler 7 weist eine Vielzahl von Fehlerquadraten in einer Zeile auf. Der Blockfehler 8 weist eine Vielzahl von Fehlerquadraten auf, die in einem bestimmten Bereich konzentriert sind.
  • Bei der ersten bevorzugten Ausführungsform ist die Fehleranalyse speziell auf den Blockfehler 8 ausgerichtet. 3 ist eine Fehlerbitabbildung, die den Blockfehler 8 der ersten bevorzugten Ausführungsform zeigt. In 2 ist gezeigt, daß der Blockfehler 8 4×4 Quadrate enthält, die jeweils 16×16 Bits aufweisen. Eine Fehlerbitabbildung 9 gemäß 3 stellt also 64×64 Bits dar. Ähnlich wie in 2 zeigen leere Quadrate normale Bits, wogegen schwarze Quadrate Fehlerbits zeigen.
  • Nachstehend wird das Verfahren zur Fehleranalyse nach der ersten bevorzugten Ausführungsform beschrieben. Zunächst wird die Anzahl Fehlerbits in bezug auf jede Spalte und jede Zeile gezählt. Wie 3 zeigt, gibt es in der ersten Zeile 13 Fehlerbits, in der zehnten Zeile 7, in der zwanzigsten Zeile 2, in der dreißigsten Zeile 7 und in der vierundsechzigsten Zeile 10. Ferner weist die erste Spalte null Fehlerbits auf, und in der siebten Spalte gibt es 36 Fehlerbits, in der einundreißigsten Spalte 20, in der fünfundfünfzigsten Spalte 10 und in der vierundsechzigsten Spalte 0. Nachdem die Anzahl Fehlerbits für sämtliche Zeilen und Spalten gezählt ist, wird die jeweilige mittlere Anzahl der Fehlerbits in bezug auf die Zeilen und Spalten ermittelt. Eine Hälfte der mittleren Anzahl der Fehlerbits der Zeilen wird als ein Zeilengrenzwert definiert, und eine Hälfte der mittleren Anzahl der Fehlerbits der Spalten wird als ein Spaltengrenzwert definiert. Bei der beispielhaften Fehlerbitabbildung von 3 ist der Zeilengrenzwert 2,36 und der Spaltengrenzwert 2,36. Bei der ersten bevorzugten Ausführungsform werden die jeweiligen Zeilen- und Spaltengrenzwerte durch Multiplikation der mittleren Anzahl der Fehlerbits der Zeilen bzw. Spalten mit 0,5 gewonnen. Dieser Multiplikationsfaktor ist jedoch bei der Erfindung nicht darauf beschränkt. Ein alternativer Wert kann als Faktor bei der Multiplikation der jeweiligen mittleren Anzahl der Fehlerbits der Zeilen und Spalten anwendbar sein, solange ein solcher Wert für ein Verfahren zur Fehleranalyse geeignet ist.
  • Danach wird auf der Basis der jeweiligen Grenzwerte der Zeilen und Spalten die Anzahl Fehlerbits in Digitalform in bezug auf jede Zeile und jede Spalte umgewandelt. Dabei wird in bezug auf jede Zeile und Spalte die Anzahl Fehlerbits von nicht weniger als dem entsprechenden Grenzwert in 1 umgewandelt, und die Anzahl Fehlerbits von weniger als dem entsprechenden Grenzwert wird in 0 umgewandelt. Bei der beispielhaften Fehlerbitabbildung von 3 wird die Anzahl Fehlerbits in der ersten Zeile in 1 umgewandelt, in der zehnten Zeile in 1, in der zwanzigsten Zeile in 0, in der dreißigsten Zeile in 1 und in der vierundsechzigsten Zeile in 1. Ferner wird die Anzahl Fehlerbits in der ersten Spalte in 0 umgewandet, in der siebten Spalte in 1, in der einundreißigsten Spalte in 1, in der fünfundfünfzigsten Spalte in 1 und in der vierundsechzigsten Spalte in 0. Danach werden die jeweiligen Mittelwerte der digitalisierten Anzahl Fehlerbits in bezug auf die Zeilen und Spalten berechnet, die als Mittelwerte der Zeilen bzw. Spalten bezeichnet werden. Bei der beispielhaften Fehlerbitabbildung von 3 ist der Mittelwert der Zeilen 0,84, wogegen der Mittelwert der Spalten 0,25 ist.
  • Dann schreitet unter Nutzung der so berechneten Mittelwerte der Zeilen und Spalten die Klassifizierung eines Blockfehlers fort. Dabei wird dann, wenn der Mittelwert der Spalten größer als der Wert ist, der durch Multiplikation des Mittelwerts der Zeilen mit einem Faktor gewonnen ist, beurteilt, daß die Halbleiterbaugruppe 1 einen Blockfehler in einer Zeilenrichtung enthält. Wenn der Mittelwert der Zeilen größer als ein Wert ist, der durch Multiplikation des Mittelwerts der Spalten mit dem Faktor gewonnen ist, wird beurteilt, daß die Halbleiterbaugruppe 1 einen Blockfehler in einer Spaltenrichtung enthält. Wenn der Mittelwert der Spalten nicht größer als ein Wert ist, der durch Multiplikation des Mittelwerts der Zeilen mit dem Faktor gewonnen ist, und wenn der Mittelwert der Zeilen nicht größer als ein Wert ist, der durch Multiplikation des Mittelwerts der Spalten mit dem Faktor gewonnen ist, wird beurteilt, daß die Halbleiterbaugruppe 1 einen beliebigen Blockfehler enthält. Wie erwähnt, ist bei der beispielhaften Fehlerbitabbildung von 3 der Mittelwert der Zeilen 0,84, wogegen der Mittelwert der Spalten 0,25 ist. Wenn ein Multiplikationsfaktor mit 1,2 vorgegeben ist, ist der Mittelwert der Zeilen größer als ein Wert, der durch Multiplikation des Mittelwerts der Spalten mit dem Faktor gewonnen wird, wie aus dem nachstehenden Ausdruck ersichtlich ist:
    0,84 > 0,25 × 1,2
  • In diesem Fall wird beurteilt, daß die Halbleiterbaugruppe 1 einen Blockfehler in einer Spaltenrichtung enthält.
  • Bei der ersten bevorzugten Ausführungsform werden die jeweiligen Grenzwerte der Zeilen und Spalten durch Multiplikation der jeweiligen mittleren Anzahl der Fehlerbits der Zeilen und Spalten mit 0,5 gewonnen, wobei dieser Multiplikationsfaktor bei der Erfindung nicht darauf beschränkt ist. Ein alternativer Wert, der beispielsweise aus vorher gewonnenen Fehlerdaten abgeleitet ist, kann geeignet als ein Faktor bei der Multiplikation der jeweiligen mittleren Anzahl der Fehlerbits der Zeilen und Spalten genutzt werden. Ferner ist bei der ersten bevorzugten Ausführungsform der Faktor für die Fehlerklassifizierung mit 1,2 vorgegeben, wobei dieser Faktor bei der Erfindung nicht darauf beschränkt ist. Ein alternativer Wert, der beispielsweise aus vorher gewonnen Fehlerdaten abgeleitet ist, kann geeignet als ein Faktor zur Fehlerklassifizierung genutzt werden.
  • Wie beschrieben, wird bei dem Verfahren zur Fehleranalyse einer Halbleiterbaugruppe nach der ersten bevorzugten Ausführungsform beurteilt, daß eine Halbleiterbaugruppe einen Blockfehler in einer Spaltenrichtung, einen Blockfehler in einer Zeilenrichtung oder einen beliebigen Blockfehler enthält. Der Blockfehler in einer Spaltenrichtung genügt einer Bedingung, daß der Mittelwert der Zeilen größer als ein Wert ist, der durch Multiplikation des Mittelwerts der Spalten mit einem vorbestimmten Faktor gewonnen ist. Der Blockfehler in einer Zeilenrichtung genügt einer Bedingung, daß der Mittelwert der Spalten größer als ein Wert ist, der durch Multiplikation des Mittelwerts der Zeilen mit dem vorbestimmten Faktor gewonnen ist. Der beliebige Blockfehler genügt den Bedingungen, daß der Mittelwert der Zeilen nicht größer als ein Wert ist, der durch Multiplikation des Mittelwerts der Spalten mit dem vorbestimmten Faktor gewonnen ist, und daß der Mittelwert der Spalten nicht größer als ein Wert ist, der durch Multiplikation des Mittelwerts der Zeilen mit dem vorbestimmten Faktor gewonnen ist. Dies bedeutet, daß Information über den Fehler, der bei dem herkömmlichen Verfahren zur Fehleranalyse nicht klassifiziert werden kann, in größeren Einzelheiten gegeben werden kann. Infolgedessen kann die Fehleranalyse der ersten bevorzugten Ausführungsform einen verbesserten Genauigkeitsgrad bei der Fehlerklassifizierung liefern.
  • Zweite bevorzugte Ausführungsform
  • Bei der ersten bevorzugten Ausführungsform wird ein Blockfehler in drei Typen klassifiziert, nämlich in einen Blockfehler in einer Spaltenrichtung, einen Blockfehler in einer Zeilenrichtung und einen beliebigen Blockfehler. Bei der zweiten bevorzugten Ausführungsform der Erfindung wird ein Blockfehler, der bei der ersten bevorzugten Ausführungsform als ein Blockfehler in einer Spaltenrichtung oder einer Zeilenrichtung klassifiziert worden ist, einer weiteren Analyse unterzogen. Ein Blockfehler, der als beliebiger Blockfehler klassifiziert worden ist, wird keinem Verfahren zur Fehleranalyse nach der zweiten bevorzugten Ausführungsform unterzogen.
  • Zunächst wird die Fehlerbitabbildung 9, die als ein Blockfehler in einer Spaltenrichtung klassifiziert worden ist, in einer Spaltenrichtung in gleiche Abschnitte in bezug auf die bestimmte Anzahl von Spalten unterteilt. Die Anzahl der Fehlerbits, die in den gleich bezifferten Spalten in sämtlichen Abschnitten existieren, wird gezählt. Beispielsweise wird die Anzahl der Fehlerbits in der fünften Spalte in einem Abschnitt bzw. die Anzahl der Fehlerbits in der fünften Spalte in einem anderen Abschnitt gezählt. Infolgedessen wird die Gesamtzahl der Fehlerbits in bezug auf jede Spalte erhalten. Beispielsweise wird die Fehlerbitabbildung 9 gemäß 3 in vier Abschnitte unterteilt, die jeweils 16 Spalten aufweisen. Die Fehlerbitabbildung 9 ist nach der Unterteilung wie in 4A gezeigt. Bei der Fehlerbitabbildung 9 vor der Unterteilung weist ein Abschnitt A die erste bis sechzehnte Spalte auf, ein Abschnitt B weist die siebzehnte bis zweiunddreißigste Spalte auf, ein Abschnitt C weist die dreiunddreißigste bis achtundvierzigste Spalte auf, und ein Abschnitt D weist die neunundvierzigste bis vierundsechzigste Spalte auf. Dann wird die jeweilige Anzahl der Fehlerbits gezählt, die in der ersten Spalte des Abschnitts A (der ersten Spalte der Fehlerbitabbildung 9 vor der Unterteilung), in der ersten Spalte des Abschnitts B (der siebzehnten Spalte der Fehlerbitabbildung 9 vor der Unterteilung), in der ersten Spalte des Abschnitts C (der dreiunddreißigsten Spalte der Fehlerbitabbildung 9 vor der Unterteilung) und in der ersten Spalte des Abschnitts D (der neunundvierzigsten Spalte der Fehlerbitabbildung 9 vor der Unterteilung) existieren. Die Zahlen werden dann addiert. In bezug auf die erste Spalte jedes Abschnitts wird bestimmt, daß die Gesamtzahl Null ist. Bei Durchführung der gleichen Berechnung in bezug auf die dritte Spalte wird bestimmt, daß die Gesamtzahl 90 ist. Die jeweilige Anzahl der Fehlerbits, die in der ersten bis sechzehnten Spalte existieren, wird gezählt. 4B zeigt die Anzahl der Fehlerbits in jeder Spalte einer Gruppe als ein Aggregat der Abschnitte A bis D.
  • Danach wird der Maximalwert der berechneten Anzahl Fehlerbits in bezug auf jede Spalte der Gruppe bestimmt. Bei Definition einer Hälfte dieses Maximalwerts als Grenzwert werden die berechnete Anzahl der Fehlerbits in jeder Spalte der Gruppe und der Grenzwert verglichen. Nach dem Vergleich wird Information über die Spalte, deren Anzahl Fehlerbits nicht kleiner als der Grenzwert ist, als Daten entnommen. Unter Bezugnahme auf 4B ist der Maximalwert 90 als Anzahl der Fehlerbits in der dritten Spalte, was bedeutet, daß ein Grenzwert 45 ist. Es wird ein Vergleich zwischen dem Grenzwert und der Anzahl der Fehlerbits in jeder Spalte durchgeführt. Nach dem Vergleich werden die dritte, siebte, elfte und fünfzehnte Spalte, bei denen jeweils die Anzahl der Fehlerbits größer als der Grenzwert ist, als Daten entnommen. Das heißt, nach dem Fehleranalyseverfahren der zweiten bevorzugten Ausführungsform wird die Fehlerbitabbildung 9 von 3 als ein Blockfehler in einer Spaltenrichtung klassifiziert, der Fehler in der dritten, siebten, elften und fünfzehnten Spalte enthält (nachstehend alternativ als Blockfehler in einer Spaltenrichtung (3, 7, 11, 15) bezeichnet).
  • Eine Fehlerbitabbildung wird bei Klassifizierung als Blockfehler in einer Zeilenrichtung in einer Zeilenrichtung in Abschnitte unterteilt, die jeweils die bestimmte Anzahl Zeilen aufweisen. Ähnlich wie bei dem Blockfehler in einer Spaltenrichtung wird die Anzahl der Fehlerbits gezählt, die in den gleich bezifferten Zeilen in sämtlichen Abschnitten existieren. Bei der zweiten bevorzugten Ausführungsform wird der Grenzwert durch Multiplikation des Maximalwerts der Anzahl der Fehlerbits mit 0,5 gewonnen, wobei dieser Multiplikationsfaktor bei der Erfindung nicht darauf beschränkt ist. Ein alternativer Wert, der beispielsweise aus vorher gewonnenen Fehlerdaten abgeleitet ist, kann geeignet als ein Faktor bei der Multiplikation des Maximalwerts der Anzahl von Fehlerbits genutzt werden.
  • Wie beschrieben, weist das Verfahren zur Fehleranalyse einer Halbleiterbaugruppe nach der zweiten bevorzugten Ausführungsform die folgenden Schritte auf. In einem Schritt wird eine Fehlerbitabbildung, die als ein Blockfehler in einer Spalten- oder einer Zeilenrichtung klassifiziert ist, in einer Spaltenrichtung oder einer Zeilenrichtung in gleiche Abschnitte in bezug auf die bestimmte Anzahl von Spalten bzw. die Anzahl von Zeilen unterteilt. In einem weiteren Schritt wird die jeweilige Anzahl von Fehlerbits, die in den gleich bezifferten Spalten oder Zeilen existieren, gezählt, um die Anzahl der Fehlerbits in jeder Spalte oder jeder Zeile einer Gruppe als ein Aggregat der Abschnitte von Spalten oder Zeilen zu berechnen. In noch einem weiteren Schritt wird ein Grenzwert aus dem Maximalwert der Anzahl der Fehlerbits in jeder Spalte oder jeder Zeile in der Gruppe von Spalten oder Zeilen ermittelt, der Grenzwert und die Anzahl der Fehlerbits in jeder Spalte oder jeder Zeile in der Gruppe von Spalten oder Zeilen werden verglichen, um eine Spalte oder eine Zeile zu extrahieren, deren Anzahl Fehlerbits größer als der Grenzwert ist. Dies bedeutet, daß Information über den Fehler, der bei dem herkömmlichen Verfahren zur Fehleranalyse nicht klassifiziert werden kann, in größeren Einzelheiten gegeben werden kann. Infolgedessen kann die Fehleranalyse nach der zweiten bevorzugten Ausführungsform einen verbesserten Genauigkeitsgrad bei der Fehlerklassifizierung liefern.
  • Dritte bevorzugte Ausführungsform
  • Wenn das Verfahren zur Fehleranalyse nach der zweiten bevorzugten Ausführungsform auf die Klassifizierung eines Blockfehlers nach der ersten bevorzugten Ausführungsform folgt, wird das Verfahren zur Fehleranalyse nach einer dritten bevorzugten Ausführungsform der Erfindung vor dem Verfahren zur Fehleranalyse nach der zweiten bevorzugten Ausführungsform angewandt. Ähnlich wie bei der zweiten bevorzugten Ausführungsform ist die Fehleranalyse nach der dritten bevorzugten Ausführungsform auf einen Blockfehler ausgerichtet, der als ein Blockfehler in einer Spaltenrichtung oder in einer Zeilenrichtung bei der ersten bevorzugten Ausführungsform klassifiziert ist. Ein Blockfehler, der als ein beliebiger Blockfehler klassifiziert ist, wird dem Verfahren zur Fehleranalyse nach der dritten bevorzugten Ausführungsform nicht unterzogen.
  • Die dritte bevorzugte Ausführungsform bezieht sich zunächst auf einen Blockfehler, der als ein Blockfehler in einer Spaltenrichtung klassifiziert ist. Als ein erster Schritt wird eine Fehlerbitabbildung in einer Zeilenrichtung in gleiche Abschnitte in bezug auf die bestimmte Anzahl von Zeilen unterteilt. Dann wird eine Vielzahl von Zeilen jedes Abschnitts zu einer Zeile komprimiert. Das heißt, in jedem Abschnitt wird eine Vielzahl von Bits, die eine Spalte definieren, zu einem Bit komprimiert. Beispielsweise wird die dritte bevorzugte Ausführungsform bei der Fehlerbitabbildung 9 von 3 angewandt, deren Einzelheiten noch erläutert werden. Zunächst wird die Fehlerbitabbildung 9 von 3 in einer Zeilenrichtung in acht gleiche Abschnitte unterteilt, die jeweils acht Zeilen aufweisen. In jedem Abschnitt werden acht Bits, die eine Spalte definieren, zu einem Bit komprimiert. Bei Komprimierung von acht Bits zu einem Bit wird dann, wenn zwei oder mehr Fehlerbits in diesen acht Bits existieren, das Bit nach der Komprimierung als ein Fehlerbit dargestellt. Das Ergebnis einer solchen Komprimierung ist in 5A gezeigt. In 5A ist eine Fehlerbitabbildung 10 nach der Komprimierung gezeigt, die 8 Zeilen × 64 Spalten hat.
  • Das Verfahren zur Fehleranalyse nach der zweiten bevorzugten Ausführungsform wird bei der Fehlerbitabbildung nach der Komprimierung angewandt. 5B zeigt die Anzahl der Fehlerbits in jeder Spalte einer Gruppe als ein Aggregat der Abschnitte. Der Maximalwert wird aus 5B bestimmt. Bei Definition einer Hälfte dieses Maximalwerts als ein Grenzwert werden die Anzahl der Fehlerbits in jeder Spalte und der Grenzwert verglichen. Nach dem Vergleich wird Information der Spalte, deren Anzahl Fehlerbits nicht kleiner als der Grenzwert ist, als Daten entnommen. Wie 5B zeigt, ist der Maximalwert 26 als Anzahl von Fehlerbits in der dritten Spalte, was bedeutet, daß ein Grenzwert 13 ist. Es wird ein Vergleich zwischen dem Grenzwert und der Anzahl der Fehlerbits in jeder Spalte durchgeführt. Nach dem Vergleich werden die dritte, siebte, elfte und fünfzehnte Spalte, deren Anzahl Fehlerbits jeweils größer als der Grenzwert ist, als Daten entnommen. Das heißt, nach dem Verfahren zur Fehleranalyse gemäß der dritten bevorzugten Ausführungsform, das vor der zweiten bevorzugten Ausführungsform durchgeführt wird, wird die Fehlerbitabbildung 9 von 3 ebenfalls als ein Blockfehler in einer Spaltenrichtung (3, 7, 11, 15) klassifiziert.
  • Bei der dritten bevorzugten Ausführungsform wird eine Fehlerbitabbildung degeneriert, indem sie in einer Zeilenrichtung in gleiche Abschnitte in bezug auf die bestimmte Anzahl von Zeilen unterteilt wird. Eine Fehlerbitabbildung kann alternativ komprimiert werden, indem sie in einer Spaltenrichtung in gleiche Abschnitte in bezug auf die bestimmte Anzahl von Spalten unterteilt wird. Im Hinblick auf einen Blockfehler, der als ein Blockfehler in einer Zeilenrichtung klassifiziert ist, wird eine Fehlerbitabbildung ebenfalls in einer Zeilenrichtung oder in einer Spaltenrichtung in gleiche Abschnitte in bezug auf die bestimmte Anzahl von Zeilen oder die bestimmte Anzahl von Spalten unterteilt, und in jedem Abschnitt werden Bits, die eine Spalte bzw. eine Zeile darstellen, ebenfalls zu einem Bit komprimiert. Bei der dritten bevorzugten Ausführungsform wird dann, wenn zwei oder mehr Fehlerbits in acht Bits existieren, die für die Komprimierung vorgesehen sind, das Bit nach der Komprimierung als ein Fehlerbit dargestellt. Ein solches Kriterium ist jedoch nicht darauf beschränkt. Ein alternatives Kriterium, das beispielsweise aus vorher gewonnenen Fehlerdaten abgeleitet ist, kann geeignet dazu genutzt werden, zu beurteilen, ob das Bit nach dem Degenerieren ein Fehler ist. Bei der dritten Ausführungsform wird ferner der Grenzwert durch Multiplikation des Maximalwerts der Anzahl Fehlerbits mit 0,5 gewonnen, wobei dieser Multiplikationsfaktor bei der Erfindung nicht darauf beschränkt ist. Ein alternativer Wert, der beispielsweise von vorher gewonnenen Fehlerdaten abgeleitet ist, kann geeignet ein Faktor bei der Multiplikation des Maximalwerts der Anzahl Fehlerbits genutzt werden.
  • Wie beschrieben, weist das Verfahren zur Fehleranalyse einer Halbleiterbaugruppe nach der dritten bevorzugten Ausführungsform die folgenden Schritte auf. In einem Schritt wird eine Fehlerbitabbildung in einer Zeilenrichtung oder in einer Spaltenrichtung in gleiche Abschnitte in bezug auf die bestimmte Anzahl von Zeilen bzw. die bestimmte Anzahl von Spalten unterteilt. In einem weiteren Schritt wird jede Spalte oder jede Zeile in jedem Abschnitt in ein Fehlerbit umgewandelt, wenn jede Spalte oder jede Zeile die vorbestimmte Anzahl Fehlerbits oder mehr enthält, und jede Spalte oder jede Zeile in jedem Abschnitt wird in ein normales Bit umgewandet, wenn jede Spalte oder jede Zeile eine Anzahl Fehlerbits enthält, die kleiner als die vorbestimmte Anzahl ist, um eine Fehlerbitabbildung zu bilden, in der Zeilen oder Spalten, die den Abschnitt definieren, zu einer Zeile bzw. einer Spalte komprimiert werden. Infolgedessen können unnötige Störungen aus dem Ergebnis der herkömmlichen Fehlerklassifizierung eliminiert werden, was zu einem verbesserten Genauigkeitsgrad der Fehlerklassifizierung führt.
  • Vierte bevorzugte Ausführungsform
  • Das Verfahren zur Fehleranalyse der zweiten oder dritten bevorzugten Ausführungsform wird auf die Fehlerbitabbildung 9 in ihrer Gesamtheit angewandt, die einen Blockfehler nach der Klassifizierung bei der ersten bevorzugten Ausführungsform zeigt. Nach einer vierten bevorzugten Ausführungsform der Erfindung wird bei der Fehlerbitabbildung 9, die bei der ersten bevorzugten Ausführungsform als ein Blockfehler klassifiziert wurde, ein Bereich vorher als ein Zielbereich für das Verfahren zur Fehleranalyse nach der zweiten oder dritten bevorzugten Ausführungsform definiert. 6 ist eine Fehlerbitabbildung 9 nach der vierten bevorzugten Ausführungsform. In bezug auf die Fehlerbitabbildung 9 von 3 ist der Bereich der linken Hälfte, der 32 Spalten × 64 Zeilen hat, als ein Zielbereich I für die Berechnung definiert, und der Bereich der rechten Hälfte, der 32 Spalten × 64 Zeilen hat, ist als ein Bereich II definiert, der von der Berechnung ausgenommen ist.
  • Das Verfahren zur Fehleranalyse nach der zweiten oder dritten bevorzugten Ausführungsform wird nur auf den Bereich I angewandt, der vorher als ein Zielbereich für die Berechnung definiert worden ist. Die Erstreckung des Bereichs I ist nicht auf die in 6 gezeigte beschränkt. Der Bereich I kann sich alternativ beispielsweise auf der Basis von vorher gewonnenen Fehlerdaten erstrecken.
  • Wie beschrieben, weist das Verfahren zur Fehleranalyse einer Halbleiterbaugruppe nach der vierten bevorzugten Ausführungsform ferner den Schritt auf, daß des eine Erstreckung der Fehlerbitabbildung 9 als ein Ziel für das Verfahren zur Fehleranalyse vorher definiert wird. Infolgedessen ist ein Zielbereich für das Verfahren zur Fehleranalyse auf eine geringere Erstreckung beschränkt, was in einer erheblichen Reduzierung der Verarbeitungszeit resultiert.
  • Fünfte bevorzugte Ausführungsform
  • Bei einer fünften bevorzugten Ausführungsform der Erfindung wird die Periodizität auf der Basis der Information berechnet, die bei der zweiten oder dritten bevorzugten Ausführungsform gewonnen wurde und die Zeilen oder Spalten bezeichnet, die Fehlerbits enthalten. Bei der Fehlerbitabbildung 9 von 3 wird bei der zweiten oder dritten bevorzugten Ausführungsform beurteilt, daß die Fehlerbitabbildung 9 einen Blockfehler in einer Spaltenrichtung (3, 7, 11, 15) zeigt, woraus ersichtlich ist, daß die Fehlerbitabbildung 9 eine Vier-Spalten-Periodizität der Häufigkeit des Auftretens von Fehlerbits zeigt. Nach dem Verfahren zur Fehleranalyse der fünften bevorzugten Ausführungsform ist es also möglich, den in der Fehlerbitabbildung 9 von 3 gezeigten Blockfehler als einen Blockfehler in einer Spaltenrichtung zu klassifizieren, der Fehler in der dritten, siebten, elften und fünfzehnten Spalte mit einer Vier-Spalten-Periodizität enthält (nachstehend alternativ als Blockfehler in einer Spaltenrichtung (3, 7, 11, 15 mit einer Vier-Spalten-Periodizität) bezeichnet). Im Hinblick auf einen Blockfehler in einer Zeilenrichtung wird auf der Basis der Information, die bei der zweiten oder dritten bevorzugten Ausführungsform gewonnen wurde und die Zeilen bezeichnet, Fehlerbits enthalten, die Periodizität der Häufigkeit des Auftretens von Fehlerbits in einer Zeilenrichtung berechnet.
  • Wie beschrieben, weist das Verfahren zur Fehleranalyse einer Halbleiterbaugruppe nach der fünften bevorzugten Ausführungsform ferner auf den Schritt auf, daß die Periodizität der Häufigkeit des Auftretens von Fehlerbits in einer Spaltenrichtung oder in einer Zeilenrichtung in bezug auf eine Fehlerbitabbildung berechnet wird, die einen Fehler zeigt, der als ein Blockfehler in einer Spaltenrichtung oder in einer Zeilenrichtung klassifiziert ist. Infolgedessen werden die Fehlerklassifizierung und -analyse an einem Blockfehler, der Periodizität hat, mit einem hohen Genauigkeitsgrad ausgeführt.
  • 7 ist ein Flußdiagramm, das ein Verfahren zur Fehleranalyse nach der ersten bis fünften bevorzugten Ausführungsform zeigt. Bei Beginn der Fehleranalyse wird die Halbleiterbaugruppe 1 einer Fehlerklassifizierung in den Bitfehler 6, den Zeilenfehler 7 und den Blockfehler 8 unterzogen (Schritt 21). Dann wird aus dem Ergebnis der Klassifizierung in Schritt 21 der Blockfehler 8 ausgewählt (Schritt 22). Danach wird der ausgewählte Blockfehler 8 der Fehleranalyse nach der ersten bevorzugten Ausführungsform unterzogen, um als ein Blockfehler in einer Spaltenrichtung, ein Blockfehler in einer Zeilenrichtung oder ein beliebiger Blockfehler klassifiziert zu werden (Schritt 23).
  • Auf der Basis des Ergebnisses von Schritt 23 wird beurteilt, ob der Blockfehler 8 ein beliebiger Blockfehler ist (Schritt 24). Wenn in Schritt 24 der Blockfehler 8 nicht als ein beliebiger Blockfehler beurteilt wird, wird der Zielbereich I für die Berechnung in der Fehlerbitabbildung 9 definiert, der sich über einen vorbestimmten Bereich erstreckt (Schritt 25).
  • Danach wird beurteilt, ob die Fehlerbitabbildung 9, die den in Schritt 25 definierten Zielbereich I für die Berechnung aufweist, zu komprimieren ist (Schritt 26). Wenn die Fehlerbitabbildung 9 zu komprimieren ist, wird das Verfahren zur Fehleranalyse nach der dritten bevorzugten Ausführungsform angewandt, um die Fehlerbitabbildung 9 zu komprimieren (Schritt 27). Danach wird die komprimierte Fehlerbitabbildung 9 einem Verfahren zur Fehleranalyse nach der zweiten bevorzugten Ausführungsform unterzogen (Schritt 28). Wenn die Fehlerbitabbildung 9 nicht zu komprimieren ist, wird das Verfahren zur Fehleranalyse nach der zweiten bevorzugte Ausführungsform ebenfalls angewandt.
  • Dann wird das in Schritt 28 gewonnene Ergebnis dem Verfahren zur Fehleranalyse nach der fünften bevorzugten Ausführungsform unterzogen (Schritt 29). Anschließend wird beurteilt, ob die Fehleranalyse für sämtliche Blockfehler 8 in der Halbleiterbaugruppe 1 abgeschlossen ist (Schritt 30). Wenn die Fehleranalyse für sämtliche Blockfehler 8 in der Halbleiterbaugruppe 1 abgeschlossen ist, endet die Fehleranalyse. Wenn die Fehleranalyse nicht für sämtliche Blockfehler 8 abgeschlossen worden ist, wird ein anderer von den in Schritt 23 klassifizierten Blockfehlern 8 ausgewählt. Dieser Blockfehler 8 wird dann als ein beliebiger Blockfehler beurteilt oder auch nicht (Schritt 24). Wenn der Blockfehler 8 als ein beliebiger Blockfehler beurteilt wird, wird der zu dieser Zeit ausgewählte Blockfehler 8 keiner Fehleranalyse unterzogen. Die Fehleranalyse geht zu Schritt 30 weiter.
  • Sechste bevorzugte Ausführungsform
  • Nach einem Fehleranalyseverfahren einer sechsten bevorzugten Ausführungsform der Erfindung werden bei einem Blockfehler, der sowohl Fehlerbits, die eine Periodizität der Häufigkeit des Auftretens in einer Spaltenrichtung oder einer Zeilenrichtung haben, als auch andere Fehlerbits enthält, diese anderen Fehlerbits bezeichnet. Zunächst wird ein Blockfehler der Fehleranalyse nach der fünften bevorzugten Ausführungsform unterzogen, um Information zu gewinnen, die Zeilen oder Spalten bezeichnet, die Fehlerbits wie etwa solche mit Periodizität enthalten. Auf der Basis der dadurch gewonnenen Information werden Fehlerbits, die Periodizität haben, entfernt. Infolgedessen werden Fehlerbits, die nicht diejenigen mit Periodizität sind, in einer Fehlerbitabbildung bezeichnet.
  • Ein Zeilenfehler 13 in einer Zeilenrichtung wird der neunzehnten und zwanzigsten Zeile der Fehlerbitabbildung 9 von 3 überlagert, wobei dieses Ergebnis in 8 als eine Fehlerbitabbildung 11 gezeigt ist. Das Verfahren zur Fehleranalyse nach der fünften bevorzugten Ausführungsform wird an der Fehlerbitabbildung 11 durchgeführt, so daß bestimmt wird, daß die Fehlerbitabbildung 11 einen Blockfehler in einer Spaltenrichtung (3, 7, 11, 15 mit einer Vier-Spalten-Periodizität) zeigt. Auf der Basis dieses Ergebnisses werden Fehlerbits aus der Fehlerbitabbildung 11 entfernt, die in der dritten Spalte und den anschließenden gleich davon beabstandeten Spalten mit einer Vier-Spalten-Periodizität existieren, wobei dieses Ergebnis in 9 als eine Fehlerbitabbildung 12 gezeigt ist. In 9 ist der Zeilenfehler 13 in der neunzehnten und zwanzigsten Zeile gezeigt. Der Zeilenfehler 13 ist mit Strichlinien dargestellt, die entfernte Fehlerbits in der dritten Spalte und den anschließenden gleich davon beabstandeten Spalten mit einer Vier-Spalten-Periodizität bezeichnen. Nach der herkömmlichen Fehlerklassifizierung zum Durchführen eines Vergleichs mit einem bestimmten Muster wird der Zeilenfehler 13 in einer Zeilenrichtung in der neunzehnten und zwanzigsten Zeile in der Fehlerbitabbildung 12 erkannt.
  • Wie beschrieben, weist das Verfahren zur Fehleranalyse einer Halbleiterbaugruppe nach der sechsten bevorzugten Ausführungsform ferner den Schritt auf, daß Fehlerbits mit einer Periodizität der Häufigkeit des Auftretens in einer Spaltenrichtung oder einer Zeilenrichtung aus einer Fehlerbitabbildung entfernt werden. Wenn eine Fehlerbitabbildung sowohl Fehlerbits, die eine solche Periodizität haben, als auch andere Fehlerbits enthält, die den Fehlerbits mit Periodizität überlagert sind, können diese anderen Fehlerbits der Klassifizierung und Analyse mit einem hohen Genauigkeitsgrad unterzogen werden.
  • Nach einer Modifikation der sechsten bevorzugten Ausführungsform wird die Fehlerbitabbildung 12 von 9 komplementiert, um eine Fehlerbitabbildung 14 zu bilden, die in 10 gezeigt ist. In der Fehlerbitabbildung 12 ist der Zeilenfehler 13 mit Strichlinien als ein Ergebnis des Entfernens von Fehlerbits mit Periodizität dargestellt. Es kann sein, daß ein solcher Zeilenfehler beim Erkennen eines Fehlermusters nicht als der Zeilenfehler 13 gemäß 8 angesehen wird. Infolgedessen wird der Zeilenfehler 13 in der Fehlerbitabbildung 12, der mit Strichlinien dargestellt ist, unter Nutzung von restlichen Fehlerbits komplementiert, um einen Zeilenfehler 15 zu definieren, der mit Vollinien dargestellt ist.
  • Als eine beispielhafte An der Komplementierung werden relativ zu einer Speicherzelle in dem Zeilenfehler 13, von dem nach Entfernen von Fehlerbits mit Periodizität ein Fehlerbit entfernt wird, rechts und links fünf Bits gezählt. Wenn diese zehn Bits fünf oder mehr Fehlerbits aufweisen, wird diese Speicherzelle als ein Fehlerbit erkannt. Wenn umgekehrt diese zehn Bits weniger als fünf Fehlerbits aufweisen, wird diese Speicherzelle als ein normales Bit erkannt. Die An der Komplementierung ist nicht darauf beschränkt, solange sie restliche Fehlerbits nutzt.
  • Wie beschrieben, weist das Verfahren zur Fehleranalyse einer Halbleiterbaugruppe nach der sechsten bevorzugten Ausführungsform ferner den Schritt auf, daß auf der Basis von restlichen Fehlerbits eine Datenkomplementierung an einer Fehlerbitabbildung durchgeführt wird, aus der Fehlerbits mit Periodizität entfernt worden sind. Wenn eine Fehlerbitabbildung sowohl Fehlerbits mit Periodizität als auch diesen überlagerte andere Fehlerbits enthält, können diese anderen Fehlerbits der Klassifizierung und Analyse mit einem höheren Genauigkeitsgrad unterzogen werden.
  • Siebte bevorzugte Ausführungsform
  • Bei einer siebten bevorzugten Ausführungsform der Erfindung wird auf der Basis eines Anteils von Fehlerbits in einem Blockfehler beurteilt, ob ein Blockfehler einem Verfahren zur Fehleranalyse nach der ersten und den nachfolgenden bevorzugten Ausführungsformen zu unterziehen ist. 11 ist ein Flußdiagramm, das das Verfahren zur Fehleranalyse nach der siebten bevorzugten Ausführungsform erläutert.
  • Bei Beginn der Fehleranalyse wird die Halbleiterbaugruppe 1 einer Fehlerklassifizierung in den Bitfehler 6, den Zeilenfehler 7 und den Blockfehler 8 unterzogen (Schritt 21). Dann wird der Blockfehler 8 aus dem Ergebnis der Klassifizierung in Schritt 21 ausgewählt (Schritt 22). Danach wird ein Anteil von Fehlerbits in dem Blockfehler 8 berechnet, und es wird beurteilt, ob er einen Wert hat, der nicht kleiner als ein vorbestimmter Wert ist (Schritt 31). Wenn ein solcher Anteil einen vorbestimmten Wert oder darüber hat, geht die Fehleranalyse zu Schritt 30 weiter, um zu beurteilen, ob die Fehleranalyse für sämtliche Blockausfälle 8 in der Halbleiterbaugruppe 1 abgeschlossen ist. Wenn beurteilt wird, daß ein Anteil von Fehlerbits in dem Blockfehler 8 kleiner als der vorbestimmte Wert in Schritt 31 ist, wird der ausgewählte Blockfehler 8 einer Fehlerklassifizierung nach der ersten bevorzugten Ausführungsform unterzogen, um als ein Blockfehler in einer Spaltenrichtung, ein Blockfehler in einer Zeilenrichtung oder ein beliebiger Blockfehler klassifiziert zu werden (Schritt 23).
  • Auf der Basis des Ergebnisses von Schritt 23 wird beurteilt, ob der Blockfehler 8 ein beliebiger Blockfehler ist (Schritt 24). Wenn in Schritt 24 der Blockfehler 8 nicht als ein beliebiger Blockfehler beurteilt wird, wird der Zielbereich I für die Berechnung in der Fehlerbitabbildung 9 definiert, der sich über einen vorbestimmten Bereich erstreckt (Schritt 25).
  • Danach wird beurteilt, ob die Fehlerbitabbildung 9, die den in Schritt 25 definierten Zielbereich I für die Berechnung aufweist, zu komprimieren ist (Schritt 26). Wenn die Fehlerbitabbildung 9 zu komprimieren ist, wird das Verfahren zur Fehleranalyse nach der dritten bevorzugten Ausführungsform angewandt, um die Fehlerbitabbildung 9 zu komprimieren (Schritt 27). Danach wird die komprimierte Fehlerbitabbildung 9 dem Verfahren zur Fehleranalyse nach der zweiten bevorzugten Ausführungsform unterzogen (Schritt 28). Wenn die Fehlerbitabbildung 9 nicht zu komprimieren ist, wird das Verfahren zur Fehleranalyse nach der zweiten bevorzugten Ausführungsform ebenfalls angewandt.
  • Dann wird das in Schritt 28 gewonnene Ergebnis dem Verfahren zur Fehleranalyse nach der fünften bevorzugten Ausführungsform unterzogen (Schritt 29). Anschließend wird beurteilt, ob die Fehleranalyse für sämtliche Blockfehler 8 in der Halbleiterbaugruppe 1 abgeschlossen ist (Schritt 30). Wenn die Fehleranalyse für sämtliche Blockfehler 8 in der Halbleiterbaugruppe 1 abgeschlossen ist, endet die Fehleranalyse. Wenn die Fehleranalyse nicht für sämtliche Blockfehler 8 abgeschlossen ist, wird ein anderer von den in Schritt 23 klassifizierten Blockfehlern 8 ausgewählt. Dieser Blockfehler 8 wird dann als ein beliebiger Blockfehler beurteilt oder auch nicht (Schritt 24). Wenn der Blockfehler 8 als ein beliebiger Blockfehler beurteilt wird, wird der zu dieser Zeit ausgewählte Blockfehler 8 keiner Fehleranalyse unterzogen. Die Fehleranalyse geht zu Schritt 30 weiter.
  • Wie beschrieben, weist das Verfahren zur Fehleranalyse einer Halbleiterbaugruppe nach der siebten bevorzugten Ausführungsform ferner den Schritt des Berechnens eines Anteils von Fehlerbits auf, die in einer Fehlerbitabbildung enthalten sind. Wenn Fehlerbits einen Anteil haben, der nicht kleiner als ein vorbestimmter Wert ist, entfällt bei der Fehleranalyse das Verfahren zur Fehleranalyse nach der ersten bis fünften bevorzugten Ausführungsform. Das heißt, nur der erforderliche Blockfehler kann der Fehleranalyse unterzogen werden, was in einer erheblichen Reduzierung der Verarbeitungszeit bei der Fehleranalyse einer Halbleiterbaugruppe resultiert.
  • Achte bevorzugte Ausführungsform
  • Nach einer achten bevorzugten Ausführungsform der Erfindung wird der Blockfehler 8, der durch das Verfahren zur Fehleranalyse nach der zweiten oder dritten bevorzugten Ausführungsform klassifiziert worden ist, einer weiteren detaillierten Klassifizierung unterzogen. Bei der zweiten oder dritten bevorzugten Ausführungsform wird die Fehlerbitabbildung 9 von 3 als ein Blockfehler in einer Spaltenrichtung (3, 7, 11, 15) klassifiziert. Bei der achten bevorzugten Ausführungsform wird die Information, die einen Anteil von Fehlerbits oder eine Verteilung von Fehlerbits bezeichnet, ebenfalls genutzt, um eine weitere detaillierte Klassifizierung des Blockfehler 8 durchzuführen.
  • Unter Bezugnahme auf die Fehlerbitabbildungen 16, 17 und 18, die in den 12, 13 bzw. 14 gezeigt sind, wird die achte bevorzugte Ausführungsform im einzelnen beschrieben. Nach dem Fehleranalyseverfahren der zweiten oder dritten bevorzugten Ausführungsform werden die Fehlerbitabbildungen 16, 17 und 18 der 12, 13 und 14 einfach als ein Blockfehler in einer Spaltenrichtung klassifiziert (3, 7, 11, 15). Wie aus den 12, 13 und 14 ersichtlich ist, zeigen die Fehlerbitabbildungen 16, 17 und 18 jedoch verschiedene Arten von Blockfehlern. Die Fehlerbitabbildung 16 von 12 enthält Zeilenfehler in einer Spaltenrichtung, die durch Vollinien dargestellt sind, wogegen in der Fehlerbitabbildung 17 von 13 Zeilenfehler in einer Spaltenrichtung, die durch Strichlinien dargestellt sind, jeweils einen Fehlerbitanteil von 50 % relativ zu dem durch Vollinien dargestellten Zeilenfehler haben. In der Fehlerbitabbildung 18 von 14 sind zwei Zeilenfehler von links durch Vollinien dargestellt, und Zeilenfehler sind durch Strichlinien dargestellt, die mit zunehmender Entfernung von den zwei Zeilenfehlern nach rechts kürzer werden.
  • Bei der achten bevorzugten Ausführungsform wird Information, die einen Anteil von Fehlerbits oder eine Verteilung von Fehlerbits bezeichnet, ebenfalls genutzt, um eine weitere detaillierte Klassifizierung des Blockfehler 8 durchzuführen. Eine beispielhafte Möglichkeit, die Verteilung von Fehlerbits zu prüfen, ist es zu beurteilen, ob der Blockfehler 8 eine Koinzidenzrate von einem bestimmten Wert oder mehr mit einem vorher angegebenen Muster einer Fehlerbitabbildung hat. Eine solche Prüfung der Verteilung von Fehlerbits kann auf eine alternative Weise durchgeführt werden.
  • In bezug auf die Fehlerbitabbildung 16 von 12 wird Information, die durch Vollinien dargestellte Zeilenfehler bezeichnet, einem Blockfehler in einer Spaltenrichtung (3, 7, 11, 15) hinzuaddiert, so daß die Fehlerbitabbildung 16 als ein Blockfehler in einer Spaltenrichtung klassifiziert wird (Vollinien: 3, 7, 11, 15). In bezug auf die Fehlerbitabbildung 17 von 13 wird Information, die durch Strichlinien dargestellte Zeilenfehler bezeichnet, die jeweils einen Fehlerbitanteil von 50 % haben, einem Blockfehler in einer Spaltenrichtung (3, 7, 11, 15) hinzuaddiert, so daß die Fehlerbitabbildung 17 als ein Blockfehler in einer Spaltenrichtung klassifiziert wird (Strichlinien (50 %): 3, 7, 11, 15). In bezug auf die Fehlerbitabbildung 18 von 14 wird Information, die Zeilenfehler bezeichnet, die eine allmähliche Änderung des Anteils von Fehlerbits zeigen, einem Blockfehler in einer Spaltenrichtung (3, 7, 11, 15) hinzuaddiert, so daß die Fehlerbitabbildung 18 als ein Blockfehler in einer Spaltenrichtung klassifiziert wird (Strichlinien (Abstufung): 3, 7, 11, 15).
  • Wie beschrieben, weist das Verfahren zur Fehleranalyse einer Halbleiterbaugruppe nach der achten bevorzugten Ausführungsform ferner den Schritt des Klassifizierens eines Blockfehlers mit einer Periodizität auf der Basis von Information auf, die einen Anteil von Fehlerbits und eine Verteilung von Fehlerbits in dem Blockfehler bezeichnet.
  • Infolgedessen kann der Blockfehler genauer klassifiziert werden, was zu einem hohen Genauigkeitsgrad der Fehleranalyse führt.
  • Die Erfindung ist zwar im einzelnen gezeigt und beschrieben worden; die vorstehende Beschreibung ist jedoch in jeder Hinsicht beispielhaft und nicht einschränkend. Es versteht sich deshalb, daß zahlreiche Modifikationen und Abwandlungen vorgenommen werden können, ohne vom Umfang der Erfindung abzuweichen.

Claims (12)

  1. Verfahren zur Fehleranalyse einer Halbleiterbaugruppe, gekennzeichnet durch die folgenden Schritte: (a) in einer Fehlerbitabbildung (9), die von einer Halbleiterbaugruppe gewonnen ist, die eine Vielzahl von in einer Matrix angeordneten Speicherzellen aufweist, Zählen der Anzahl von Fehlerbits in bezug auf jede Zeile eines Bereichs, der als ein Blockfehler klassifiziert ist; (b) Zählen der Anzahl von Fehlerbits in bezug auf jede Spalte des Bereichs in der Fehlerbitabbildung (9); (c) Ermitteln eines ersten Grenzwerts aus einem Mittelwert der Anzahl von Fehlerbits in bezug auf jede Zeile, um die Anzahl von Fehlerbits in bezug auf jede Zeile und den ersten Grenzwert zu vergleichen; (d) Ermitteln eines zweiten Grenzwerts aus einem Mittelwert der Anzahl von Fehlerbits in bezug auf jede Spalte, um die Anzahl von Fehlerbits in bezug auf jede Spalte und den zweiten Grenzwert zu vergleichen; (e) nach Schnitt (c) Berechnen eines Mittelwerts eines Ergebnisses des Vergleichs in bezug auf jede Zeile als einen Zeilenmittelwert; (f) nach Schritt (d) Berechnen eines Mittelwerts eines Ergebnisses des Vergleichs in bezug auf jede Spalte als einen Spaltenmittelwert; (g) Bestimmen, daß die Halbleiterbaugruppe einen Blockfehler in einer Spaltenrichtung, einen Blockfehler in einer Zeilenrichtung oder einen beliebigen Blockfehler enthält, wobei der Blockfehler in einer Spaltenrichtung einer Bedingung genügt, daß der Mittelwert der Zeilen größer als ein Wert ist, der durch Multiplikation des Mittelwerts der Spalten mit einem vorbestimmten Faktor gewonnen ist, wobei der Blockfehler in einer Zeilenrichtung einer Bedingung genügt, daß der Mittelwert der Spalten größer als ein Wert ist, der durch Multiplikation des Mittelwerts der Zeilen mit dem vorbestimmten Faktor gewonnen ist, wobei der beliebige Blockfehler den Bedingungen genügt, daß der Mittelwert der Zeilen nicht größer als ein Wert ist, der durch Multiplikation des Mittelwerts der Spalten mit dem vorbestimmten Faktor gewonnen ist, und daß der Mittelwert der Spalten nicht größer als ein Wert ist, der durch Multiplikation des Mittelwerts der Zeilen mit dem vorbestimmten Faktor gewonnen ist.
  2. Verfahren zur Fehleranalyse nach Anspruch 1, ferner gekennzeichnet durch die folgenden Schritte: (h) Unterteilen der Fehlerbitabbildung (9) in einer Spaltenrichtung, die als der Blockfehler in einer Spaltenrichtung klassifiziert ist, in gleiche Abschnitte in bezug auf die bestimmte Anzahl von Spalten; (i) Zählen der jeweiligen Anzahl von Fehlerbits, die in den gleich bezifferten Spalten in sämtlichen Abschnitten existieren, um die Anzahl von Fehlerbits in jeder Spalte einer Gruppe als ein Aggregat der Abschnitte von Spalten zu berechnen; und (j) Ermitteln eines dritten Grenzwerts aus einem Maximalwert der Anzahl von Fehlerbits in jeder Spalte der Gruppe, und Vergleichen des dritten Grenzwerts und der Anzahl von Fehlerbits in jeder Spalte, um eine Spalte zu extrahieren, deren Anzahl von Fehlerbits größer als der dritte Grenzwert ist.
  3. Verfahren zur Fehleranalyse nach Anspruch 1, ferner gekennzeichnet durch die folgenden Schritte: (k) Unterteilen der Fehlerbitabbildung (9) in einer Zeilenrichtung, die als der Blockfehler in einer Zeilenrichtung klassifiziert ist, in gleiche Abschnitte in bezug auf die bestimmte Anzahl von Zeilen; (l) Zählen der jeweiligen Anzahl von Fehlerbits, die in den gleich bezifferten Zeilen in sämtlichen Abschnitten existieren, um die Anzahl von Fehlerbits in jeder Zeile einer Gruppe als ein Aggregat der Abschnitte von Zeilen zu berechnen; und (m) Ermitteln eines vierten Grenzwerts aus einem Maximalwert der Anzahl von Fehlerbits in jeder Zeile der Gruppe, und Vergleichen des vierten Grenzwerts und der Anzahl von Fehlerbits in jeder Zeile, um eine Zeile zu extrahieren, deren Anzahl von Fehlerbits größer als der vierte Grenzwert ist.
  4. Verfahren zur Fehleranalyse nach Anspruch 2 oder 3, ferner gekennzeichnet durch die folgenden Schritte: (n) nach Schritt (g) Unterteilen der Fehlerbitabbildung (9) in einer Zeilenrichtung in gleiche Abschnitte in bezug auf die bestimmte Anzahl von Zeilen, und (o) in jedem Abschnitt Umwandeln jeder Spalte in ein Fehlerbit, wenn die Spalte die vorbestimmte Anzahl von Fehlerbits oder mehr enthält, und Umwandeln jeder Spalte in ein normales Bit, wenn die Anzahl von Fehlerbits, die die Spalte enthält, kleiner als die vorbestimmte Anzahl ist, um eine Fehlerbitabbildung (10) zu bilden, in der Zeilen, die den Abschnitt definieren, zu einer Zeile komprimiert sind.
  5. Verfahren zur Fehleranalyse nach Anspruch 2 oder 3, ferner gekennzeichnet durch die folgenden Schritte: (p) nach Schritt (g) Unterteilen der Fehlerbitabbildung (9) in einer Spaltenrichtung in gleiche Abschnitte in bezug auf die bestimmte Anzahl von Spalten, und (q) in jedem Abschnitt Umwandeln jeder Zeile in ein Fehlerbit, wenn die Zeile die vorbestimmte Anzahl von Fehlerbits oder mehr enthält, und Umwandeln jeder Zeile in ein normales Bit, wenn die Anzahl von Fehlerbits, die die Zeile enthält, kleiner als die vorbestimmte Anzahl ist, um eine Fehlerbitabbildung zu bilden, in der Spalten, die den Abschnitt definieren, zu einer Spalte komprimiert sind.
  6. Verfahren zur Fehleranalyse nach einem der Ansprüche 2 bis 5, ferner gekennzeichnet durch den folgenden Schritt: (r) vorheriges Definieren einer Erstreckung der Fehlerbitabbildung (9) als ein Ziel für das Verfahren zur Fehleranalyse.
  7. Verfahren zur Fehleranalyse nach Anspruch 2, ferner gekennzeichnet durch den folgenden Schritt: (s) auf der Basis eines Ergebnisses der Extraktion in Schritt (j), Berechnen der Periodizität der Häufigkeit des Auftretens eines Fehlerbits in einer Spaltenrichtung.
  8. Verfahren zur Fehleranalyse nach Anspruch 3, ferner gekennzeichnet durch den folgenden Schritt: (t) auf der Basis eines Ergebnisses der Extraktion in Schritt (m), Berechnen der Periodizität der Häufigkeit des Auftretens von Fehlerbits in einer Zeilenrichtung.
  9. Verfahren zur Fehleranalyse nach Anspruch 7 oder 8, ferner gekennzeichnet durch den folgenden Schritt: (u) Entfernen von Fehlerbits mit der Periodizität in einer Spaltenrichtung oder in einer Zeilenrichtung aus der Fehlerbitabbildung (9).
  10. Verfahren zur Fehleranalyse nach Anspruch 9, ferner gekennzeichnet durch den folgenden Schritt: (v) auf der Basis von restlichen Fehlerbits, Durchführen einer Datenkomplementierung an der Fehlerbitabbildung (12), aus der Fehlerbits mit der Periodizität in einer Spaltenrichtung oder in einer Zeilenrichtung entfernt worden sind.
  11. Verfahren zur Fehleranalyse nach einem der Ansprüche 1 bis 10, ferner gekennzeichnet durch den folgenden Schritt: (w) vor Schritt (a) Berechnen eines Anteils von Fehlerbits, die in der Fehlerbitabbildung (9) enthalten sind, wobei dann, wenn der Anteil der Fehlerbits nicht kleiner als ein vorbestimmter Wert ist, die Schritte (a) bis (v) entfallen.
  12. Verfahren zur Fehleranalyse nach Anspruch 7 oder 8, ferner gekennzeichnet durch den folgenden Schritt: (x) Klassifizieren des Blockfehler mit der Periodizität in einer Spaltenrichtung oder in einer Zeilenrichtung auf der Basis von Information, die einen Anteil von Fehlerbits und eine Verteilung von Fehlerbits in dem Blockfehler bezeichnet.
DE102004002901A 2003-05-29 2004-01-20 Verfahren zur Fehleranalyse einer Halbleiterbaugruppe Withdrawn DE102004002901A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003152178A JP2004355717A (ja) 2003-05-29 2003-05-29 半導体装置の不良解析方法
JP03-152178 2003-05-29

Publications (1)

Publication Number Publication Date
DE102004002901A1 true DE102004002901A1 (de) 2004-12-23

Family

ID=33447782

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004002901A Withdrawn DE102004002901A1 (de) 2003-05-29 2004-01-20 Verfahren zur Fehleranalyse einer Halbleiterbaugruppe

Country Status (3)

Country Link
US (1) US20040243891A1 (de)
JP (1) JP2004355717A (de)
DE (1) DE102004002901A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5000104B2 (ja) * 2005-06-22 2012-08-15 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
JP5005893B2 (ja) * 2005-06-22 2012-08-22 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP4931483B2 (ja) * 2006-06-14 2012-05-16 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5091430B2 (ja) * 2006-06-14 2012-12-05 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5087236B2 (ja) * 2006-06-14 2012-12-05 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5342199B2 (ja) 2008-09-19 2013-11-13 ルネサスエレクトロニクス株式会社 不良率予測方法、不良率予測プログラム、半導体製造装置の管理方法、および半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185324B1 (en) * 1989-07-12 2001-02-06 Hitachi, Ltd. Semiconductor failure analysis system
US6553521B1 (en) * 2000-02-24 2003-04-22 Infineon Technologies, Richmond L.P. Method for efficient analysis semiconductor failures

Also Published As

Publication number Publication date
US20040243891A1 (en) 2004-12-02
JP2004355717A (ja) 2004-12-16

Similar Documents

Publication Publication Date Title
DE19613615C2 (de) Verfahren zum Analysieren eines Fehlers in einem Halbleiterwafer und Vorrichtungen dafür
DE10014492C2 (de) Prüfverfahren für Halbleiterwafer
DE102006037162B4 (de) Verfahren und Vorrichtung und deren Verwendung zur Prüfung des Layouts einer elektronischen Schaltung
DE10000690B4 (de) Verfahren zum Bestimmen des Ausbeute-Einflusses von Prozessschritten für Halbleiterwafer
EP0783170B1 (de) Vorrichtung und Verfahren zur Erfassung und Bewertung eines räumlich diskreten Punktmusters
DE10225381A1 (de) Verfahren und Vorrichtung zum Speichern von Speichertestinformantion
DE19702600A1 (de) Elektrische Analyse integrierter Schaltungen
DE19525536C2 (de) Verfahren und Vorrichtung zur Feststellung eines Fehlers in einem IC unter Verwendung eines Strahls geladener Teilchen
DE112017007532T5 (de) Alterungsdegradationsdiagnosevorrichtung und alterungsdegradationsdiagnoseverfahren
EP2854045B1 (de) Verfahren und System zum Bewerten von erhobenen Messwerten eines Systems
DE10319702B4 (de) Verfahren zur Berechnung des Ausbeuteverlustes von Halbleiterwafern
DE19512131B4 (de) Halbleiter-Testgerät
DE102004002901A1 (de) Verfahren zur Fehleranalyse einer Halbleiterbaugruppe
EP0043571B1 (de) Schaltungsanordnung zur maschinellen Zeichenerkennung
DE3817143C2 (de)
DE10015286A1 (de) System, Verfahren und Produkt mit Computerbefehlssatz zum automatischen Abschätzen experimenteller Ergebnisse
DE10111831A1 (de) Verfahren zum automatischen Suchen und Sortieren von Fehlersignaturen von Wafern
DE2534955A1 (de) Verfahren und vorrichtung zur ermittlung der groessenverteilung in einem teilchensystem
DE19928612A1 (de) Prüfadapterkarte für eine gedruckte Schaltung, Verfahren zum Prüfen einer gedruckten Schaltung, und Verfahren und Vorrichtung zum Erzeugen von Informationen zum Herstellen der Prüfadapterkarte
WO2008049497A1 (de) Verfahren und vorrichtung zur inkrementierung von in speicherzellen eines speichers gespeicherten zählerständen
EP0729034A2 (de) Prüfschaltung und Prüfverfahren zur Funktionsprüfung von elektronischen Schaltungen
DE2116765A1 (de) Verfahren und Schaltungsanordnung zur Wandlung eines Analogsignals in ein simultanes Digitalsignal
DE60001091T2 (de) Verfahren zur Prüfung von elektronischen Bauteilen
DE60100007T2 (de) Verfahren zum Analysieren einer Test-Software
EP1333293B1 (de) Verfahren zur Fehleranalyse in der Waferfertigung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal