DE10319702B4 - Verfahren zur Berechnung des Ausbeuteverlustes von Halbleiterwafern - Google Patents
Verfahren zur Berechnung des Ausbeuteverlustes von Halbleiterwafern Download PDFInfo
- Publication number
- DE10319702B4 DE10319702B4 DE10319702.8A DE10319702A DE10319702B4 DE 10319702 B4 DE10319702 B4 DE 10319702B4 DE 10319702 A DE10319702 A DE 10319702A DE 10319702 B4 DE10319702 B4 DE 10319702B4
- Authority
- DE
- Germany
- Prior art keywords
- test
- tests
- yield loss
- error range
- test sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
- Technisches Gebiet der Erfindung
- Die vorliegende Erfindung betrifft ein Verfahren zur Berechnung des Ausbeuteverlustes von Halbleiterwafern.
- Aus der
DE 100 14 707 A1 ist ein Verfahren bekannt, welches folgende Schritte aufweist: Berechnen eines Fehlerbereichszählwertes für jeden der Tests in der Testabfolge; Berechnen eines Testabfolge-begrenzten Ausbeuteverlustes für jeden der Halbleiterwafer; Zuordnen des Testabfolge-begrenzten Ausbeuteverlustes zu ausgewählten der Tests in der Testabfolge; und Analysieren des Testabfolge-begrenzten Ausbeuteverlustes zum Bestimmen der Reparaturfähigkeit eines oder mehrerer der Chips. - Aus Gangatirkar, P. et al., Test/Characterization Procedures for High Density Silicon RAMs in IEEE International Solid-State Circuits Conference Digest of Technical Papers, 1982, Seite 62–63 und aus Bechade, R. A.; Gangatirkar, P.: Test sequence limited yield. In IBM Technical Disclosure Bulletin. ISSN 0018-8689. 1980, vol. 23, Nr. 5, S. 1838 ist ein Verfahren zur Berechnung des Ausbeuteverlustes von Halbleiterwafern unter Verwendung eines Testabfolge-begrenzten Ausbeuteverlustes bekannt.
- Die Druckschrift
DE 100 19 790 A1 offenbart ein Testsystem für Halbleitervorrichtungen, welches eine Reparaturanalyseverarbeitung durchführt. - Die Druckschrift
US 5 337 318 A offenbart eine Speichertestvorrichtung mit einer Redundanzschaltung, wodurch defekte Speicherzellen durch redundante Speicherzellen ersetzt werden können. - Die Druckschrift
US 5 761 064 A offenbart ein Defektmanagementsystem zur Verbesserung der Produktivität und Ausbeute, wobei Waferdefektdaten aus Waferprüfvorrichtungen gesammelt werden, in ein Standarddatenformat konvertiert werden und für Workstations über eine zentrale Datenbank verfügbar gemacht werden. - Hintergrund der Erfindung
- Ausbeutezuverlässigkeit und Verlust bilden einen wichtigen Teil der Halbleiterherstellung. Integrierte Schaltungen müssen in großen Mengen bei niedrigen Kosten herstellbar sein. Die integrierten Schaltungen müssen ebenfalls in der Lage sein, ihre vorgesehene Funktion über ihre Lebensdauer auszuführen. Um diese Anforderungen zu erfüllen, werden Tests durchgeführt, um die Fehlerursachen herauszufinden, um sie zu eliminieren, sowie um Schaltungen zu identifizieren, welche nicht gemäß dem Design und der Kundenerwartung arbeiten werden. Die Testdaten können zum Durchführen von Ausbeuteberechnungen eingesetzt werden.
- Ausbeute- und insbesondere Ausbeuteverlustberechnungen gestatten Halbleiterherstellern Redundanzberechnungen durchzuführen. Diese Berechnungen werden eingesetzt, um zu entscheiden, wie Redundanz- oder Extrabschnitte einer Halbleitereinrichtung (z. B. redundante Zeilen oder Spalten in einer Halbleiterspeicheranordnung) zum Ersetzen defekter Abschnitte der Einrichtung zugeteilt werden können. Da redundante Abschnitte in ihrer Anzahl begrenzt sind, ist es für den Hersteller wichtig, den effizientesten Einsatz dieser redundanten Abschnitte zu bestimmen. Wenn z. B. „Fehler zwei” (d. h. der Fehler bei Test Nr. 2) das Ergebnis von „Fehler eins” (d. h. der Fehler bei Test Nr. 1) ist, dann wird der Einsatz redundanter Abschnitte zur Heilung des Fehlers 1 ebenfalls den Fehler 2 heilen. Folglich ist das Verstehen der Beziehung zwischen Fehlern und ihrer Abfolge wichtig. Somit stellt der Einsatz redundanter Abschnitte zur Heilung der am stärksten vorherrschenden Fehler den besten Einsatz der begrenzten Anzahl redundanter Abschnitte bereit. Deshalb sollte es Ausbeute- und Ausbeuteverlustberechnungen geben, welche genaue Ergebnisse zur Abschätzung des Einsatzes redundanter Abschnitte bereitstellen. Es sollte ebenfalls Ausbeuteverlustberechnungen geben, welche die Beziehung zwischen Fehlern berücksichtigen.
- Zusammenfassung der Erfindung
- Diese und andere Probleme werden allgemein gelöst oder umgangen und technische Vorteile werden allgemein erreicht durch die vorliegende Erfindung, welche ein Verfahren zur Berechnung von Ausbeuteverlusten ist.
- Gemäß einem Aspekt stellt die vorliegende Erfindung ein Verfahren zur Berechnung eines Ausbeuteverlustes von Halbleiterwafern bereit, welches in Anspruch 1 definiert ist.
- Ein Vorteil einer bevorzugten Ausführungsform der vorliegenden Erfindung besteht darin, dass sie ein Verfahren zum Identifizieren von Fehlern zur effizienten Zuordnung des Ausbeuteverlustes bereitstellt.
- Ein weiterer Vorteil einer bevorzugten Ausführungsform der vorliegenden Erfindung besteht darin, dass sie ein Verfahren zum Zuordnen eines Ausbeuteverlustes zu einem bestimmten Test durch eine statistische Aufschlüsselung des erfahrenen Ausbeuteverlustes einer größeren Anzahl von Tests im Gegensatz zum Zuordnen eines Ausbeuteverlustes durch individuelle Reparaturfähigkeitsberechnungen bereitstellt.
- Ein Vorteil einer bevorzugten Ausführungsform der vorliegenden Erfindung besteht darin, dass sie die Anzahl von Einzelfehlern berücksichtigt, welche gefunden wurden.
- Kurze Beschreibung der Zeichnungen
- Zum besseren Verständnis der vorliegenden Erfindung und der Vorteile davon wird nun Bezug zu der nachfolgenden Beschreibung hergestellt, welche in Verbindung mit den begleitenden Figuren genommen wird, in welchen:
-
1 ein Beispiel Ausbeuteverlustdiagramm einer bevorzugten Ausführungsform der vorliegenden Erfindung ist; -
2 ein Beispieldiagramm einer bevorzugten Ausführungsform der vorliegenden Erfindung ist; -
3 individuelle Fehlerbereichszahlwertdaten einer bevorzugten Ausführungsform der vorliegenden Erfindung verdeutlicht; -
4 akkumulierte Fehlerbereichszählwertdaten einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung wiedergibt; -
5 den Unterschied akkumulierter Fehlerbereichszahlwertdaten einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung wiedergibt. - Detaillierte Beschreibung bevorzugter Ausfuhrungsformen
- Eine bevorzugte Ausführungsform der vorliegenden Erfindung weist Berechnen eines Fehlerbereichszählwertes für jeden Test in einer Testabfolge auf. Beim Waferleveltest werden Halbleiterchips zunächst auf Basisfunktionalitäten getestet. Der Prozentsatz von Chips, welche diese Funktionalitätstests bestehen wird die Vortestausbeute oder „Screenausbeute” genannt. Danach durchlaufen die Chips eine Abfolge von funktionalen und Leistungstests, wobei jede davon gewisse Stressbedingungen an den Chip anlegen. Diese funktionalen und Leistungstests können Spannungsbelastungen, zeitliche Belastungen und komplexe Testmuster an den Chip anlegen, welche einen Einblick in die Produkt- und Herstellungssensibilitäten bereitstellen. Diese Abfolge von Tests wird eine Testabfolge genannt.
- Wenn ein Test innerhalb der Testabfolge durchgeführt wird, zählt ein Tester, wie viele Fehlerbereiche zumindest ein falsches Bit beinhalten. Ein Fehlerbereich repräsentiert einen logischen Abschnitt eines Chips. Deshalb wird für jeden Test einen Fehlerbereichszählwert für jeden getesteten Chip, welcher einen Test nicht besteht, mitgeteilt. Wenn der Fehlerbereichszählwert eines bestimmten Tests höher als üblich ist, ist dies ein Anzeichen, dass die Chips durch ein Problem beeinflusst sind, welches mit den bestimmten Stressbedingungen dieses Tests zusammenhängt. Der Fehlerbereichszählwert ist jedoch nicht in oder für sich selbst eine genaue Wiedergabe der Fehlerzählung auf einem bestimmten Chip, weil sie die Information wie viele Fehler innerhalb des Fehlerbereichs auftreten, einbüsst. Ob ein fehlerhaftes Bit oder tausende innerhalb eines Fehlerbereichs liegen, zählt die Fehlerbereichszählung lediglich diesen einen Fehlerbereich und zeigt nicht an, wie ein gewisser Fehlerbereichszählwert die Reparaturfähigkeit des Chips beeinflusst. Folglich muss ein Testabfolge begrenzter Ausbeuteverlust (TSLY) ebenfalls für jeden der Wafer berechnet werden.
- Die Testabfolge begrenzte Ausbeute gibt das Verhaltnis des Prozentsatzes von Chips wieder, welche die Testabfolge bestehen, geteilt durch die Screenausbeute. Effektiv ist dies das Verhältnis der Chips, welche die volle Testabfolge bestehen, geteilt durch die Gesamtanzahl der Chips, welche mit dieser Testabfolge getestet wurden. Der Testabfolge begrenzte Ausbeuteverlust ist dann die Differenz zwischen dem Prozentsatz von Chips, welche die Testabfolge bestehen minus der Screenausbeute.
- Der Testabfolge begrenzte Ausbeuteverlust kann zum Bestimmen der Reparaturfahigkeit analysiert werden, wobei die Reparaturfähigkeit wiedergibt, welche Abschnitte der Chips mit redundanten Abschnitten repariert werden konnen, welche auf dem Chip vorgesehen sind. In einer Speichereinrichtung z. B. konnen die redundanten Abschnitte Speicherzellen sein, welche die fehlerhaften Zellen ersetzen. Die Anzahl redundanter Zellen ist endlich und somit müssen sie auf effiziente Weise zugeteilt werden, um die beste Gesamtreparaturfähigkeit bereitzustellen. Der beste Einsatz redundanter Abschnitte kann weniger aufgrund von Fehlern verlorene Chips und Wafer bereitstellen und die mit solchen Verlusten einhergehenden Kosten reduzieren oder eliminieren. Die Analyse der Testabfolgedaten kann die Erzeugung eines pareto-Diagramms des Ausbeuteeinflusses aufweisen.
- Eine bevorzugte Ausführungsform der vorliegenden Erfindung stellt eine Zuordnung eines Ausbeuteverlustes in einem gewissen Test durch eine statistische Aufteilung des Ausbeuteverlustes bereit, welche von einer Gruppe von Tests gemacht wurde. In einer Ausführungsform weist die Analyse Bestimmen fur welchen der Wafer der Test mit dem höchsten Fehlerbereichszahlwert und Zuordnen dieses Tests als den primären Abweichler bzw. Verleumder für den entsprechenden Wafer und Bestimmen der Anzahl von Wafern für jeden der Tests, welcher diesen Test als primären Abweichler aufweist, auf. Der Durchschnittstestabfolge begrenzte Ausbeuteverlust von Wafern, welche diesen Test als den primären Abweichler aufweisen, kann berechnet werden. Der Ausbeuteeinfluss für jeden der Tests kann ebenfalls berechnet werden. Der Ausbeuteeinfluss ist das Produkt der Anzahl von Wafern, welche diesen Test als den primären Abweichler aufweisen und des entsprechenden durchschnittlichen Testabfolge-begrenzten Ausbeuteverlustes des Wafers.
1 ist ein Beispiel Ausbeuteverlustdiagramm10 einer bevorzugten Ausführungsform der vorliegenden Erfindung. Das Diagramm verdeutlicht den Ausbeuteverlust von betroffener Hardware, den Gesamt-Ausbeuteverlust und die Anzahl der betroffenen Wafer. - Das Verfahren gemäß der bevorzugten Ausführungsform kann auf jeglicher periodischer Basis wie täglich, wöchentlich, monatlich oder einer anderen günstigen Zeitperiode ausgeführt werden. Das Verfahren extrahiert Testdaten, welche aus der Produktion gesammelt werden, filtert die Daten und stellt einen Bereich bereit, welcher die HauptTestabfolgebegrenzten Ausbeuteprobleme oder Abweichler zugehörig zu dem entsprechenden Bereichsverlust aufzeigt. Schließlich kann der Ausbeuteeinfluss in Einheiten von „verlorenen Wafern” mit dem gegenwärtigen Umsatz pro Wafer zum Erzielen des Ertragsverlustes multipliziert werden, welcher mit einem bestimmten Test(s) zusammenhängt.
- Das Verfahren gemäß einer weiteren bevorzugten Ausführungsform bestimmt für jeden der Wafer die Tests, welche einen Fehlerbereichszählwert aufweisen, welche einen gegebenen Schwellwert überschreitet und ordnet einen gewichteten Prozentsatz des Testabfolgebegrenzten Ausbeuteverlustes zu jedem dieser Tests zu. Auf diese Weise werden die Vielzahl von Tests, welche den gegebenen Schwellwert überschreiten, analysiert und als Abweichler zugeordnet, im Gegensatz zum Zuordnen eines einzelnen Tests als primärem Abweichler wie in der oben beschriebenen Ausführungsform.
- Obwohl die vorangehenden Ausführungsformen die Zuordnung und Analyse von Hauptabweichlern zur Unterstützung von Wafer-herstellern beim Bestimmen einer breiten Analyse des besten Einsatzes redundanter Zellen zulässt, berücksichtigen diese Ausführungsformen nicht die Beziehungen zwischen verschiedenen Tests. Da die TSLY-Ausbeute eine integrierte Ausbeute, basierend auf den Fehlerzählungen vieler funktionaler und Leistungstests ist, kann ein Verfahren zur Analyse von Ausbeuten, basierend auf der Organisation ähnlicher Tests in Testecken eingesetzt werden. Die vorangehende Ausführungsform, welche gewichtete Zuordnungen bereitstellt, kann zu den Testecken zum Fokussieren der Analyse auf Testecken im Gegensatz zu individuellen Tests erweitert werden.
- Die Testabfolge kann in Testabschnitte gleicher Tests eingeteilt werden, und nachdem eine Reihe von gleichen Tests in einem Testabschnitt durchgeführt sind, wird die Ausbeute für diesen entsprechenden Testabschnitt bestimmt. Tests können bezüglich Faktoren wie der Härte der Tests oder der Laufzeit (d. h. die Zeit zum Durchführen eines Tests), die Ähnlichkeit zwischen verschiedenen Tests oder einigen anderen logischen Gruppierungen gruppiert werden. Durch Gruppieren der Tests in Testabschnitte können die Daten entsprechend besser analysiert und der Testprozess rationalisiert werden. Nur Chips, welche den Testabschnitt in einer Testabfolge bestehen, gehen weiter zum nächsten Testabschnitt und sind in den nachfolgenden Ausbeuteberechnungen vorgesehen, welche durchgeführt werden. Um nur bedeutende Spitzen (d. h. bedeutende Beiträge zum Ausbeuteverlust) zu beinhalten, wird ein Schwellwertpegel angelegt, und nur die Tests, welche eine Spitze über dem Schwellwert aufweisen, werden betrachtet. Die Ausbeuteberechnung für einen gegebenen Test in einem Testabschnitt wird allgemein wiedergegeben durch wobei der TSLY-Verlust der Ausbeuteverlust eines Tests in einem bestimmten Testabschnitt ist, TestN die Anzahl von Chips ist, welche in Testabschnitt N getestet werden, BestandenN die Anzahl von Chips ist, welche den Test in Testabschnitt N bestehen, ΣAbfolge die kumulative Summe von Chips ist, welche die Tests in den Abschnitten 0 bis N bestehen, DurchgefallenN die Testfehlerzählung in Testabschnitt N ist, und ΣSpitzenN die Summe der Spitzen über dem Schwellwert in dem Testabschnitt N ist. Die Gleichung kann zum Gewichten des Ausbeuteverlustes aufgrund eines Tests in einem Testabschnitt eingesetzt werden.
- Diese Berechnung kann zu einem Algorithmus erweitert werden, welcher nur den Ausbeuteverlust des Tests in jedem Testabschnitt berücksichtigt, welche die höchste Spitzenzählung über dem Schwellwert aufweist, und Gewichten der Ausbeuteverluste. Somit ordnet der Algorithmus einen Ausbeuteverlusttest in einem bestimmten Testabschnitt zu und gewichtet den Einfluss jedes Tests basierend auf der Spitzenzählung. Der Algorithmus wird wiedergegeben durch (2)
TSLY_Verlust = [(YA – YBS1)/YA·(FRL ZählungRD1/ΣSpitzenRD1)] + (YBS1 – YBS2)/YA·(FRL ZählungRD2/ΣSpitzenRD2)] ... + (YBSN – YB(N + 1))/YA·(FRL ZählungRDN/ΣSpitzenRDN) (2) -
2 ist ein Beispielsdatendiagramm20 der Fehlerzählungen pro Chip für jeden Test in den Screen- und funktionalen und Leistungstestabfolgen. Die Funktion- und Leistungstestabfolge beginnt mit dem HIVCCED-Test. Es gibt sechs Testabschnitte, RD1 bis RD6, welche jeweils mit24 bis34 bezeichnet sind. Eine Spitzenschwellwertgrenze von etwa 224 Fehlern wird durch eine dicke horizontale Linie22 wiedergegeben, welche über das Diagramm20 gezeichnet ist. Betrachtet wird z. B. Testabschnitt24 RD2. Der Test IOFLIP bezeichnet mit36 weist die höchste Spitzenzählung in dem RD2 Testabschnitt auf, deshalb würde er als Abweichler für den RD2 Testabschnitt betrachtet werden und in den Algorithmus inbegriffen werden. Der Test BLCDS38 weist die höchste Spitzenzählung in dem Testabschnitt28 RD3 auf, so dass er ebenfalls in den Algorithmus inbegriffen würde. Es sollte nochmals erkannt werden, dass ein einfacher Test nicht als der Abweichler gewählt werden muss und der Algorithmus noch weiter erweitert werden kann, um alle oder jeden der Tests wiederzugeben, welcher eine Spitzenzählung über dem Schwellwert aufweist. Z. B. kann der erste geklammerte Abschnitt des Algorithmus für andere Tests in dem RD2 Abschnitt wiederholt werden und in die Berechnung des TSLY-Verlustes inbegriffen werden. - Im Verfahren gemaß einer weiteren Ausfuhrungsform der vorliegenden Erfindung wird die Anzahl von Einzelfehlern berucksichtigt, welche ein Test gefunden hat. Berucksichtigt man nur die absolute Anzahl von Fehlerzahlungen pro Test lässt dies keine Einzelfehler mit einfließen. Ausbeutevorhersagen, welche absolute Zahlen einsetzen, geben eine Vorhersage, wo die meisten Fehler auftreten, aber berücksichtigen nicht eine Redundanz, welche auf einen bestimmten Test einzeln eingesetzt wird, somit wird die Ausbeuteverlustabschätzung verdreht, wenn ein Redundanzabschnitteinsatz betrachtet wird. Diese verdrehten Daten stellen eine breite Sicht des redundanten Einsatzes bereit. Diese bevorzugte Ausführungsform betrachtet den Einsatz eines redundanten Abschnitts, während die Situationstypen berücksichtigt werden, in denen die Heilung eines Fehlers nachfolgende Fehler heilt, welches die Notwendigkeit des Einsatzes von mehr redundanten Abschnitten eliminiert.
- Diese Ausführungsform benutzt den Algorithmus 2 mit einem Schwellpegel gesetzt zu Null. Die Differenz jedoch ist der akkumulierte Fehlerbereichszahlwert (FRC) anstatt den absoluten FRC einzusetzen, um den Ausbeuteeinfluss auf jeden Test zu bestimmen. Gegenwärtige Tests einiger Ausrustungen z. B. Advantest, liefert nicht nur die absoluten FRCs, sondern ebenfalls die akkumulierten FRCs. Akkumuliert bedeutet, dass der FRC eines Tests nur relativ zu seinem Vorganger in der Testabfolge ansteigt, wenn er einen Fehler in einem perfekten FRL findet (d. h. kein vorangehender Test hat einen Fehler in diesem bestimmten FRL gefunden). Die Differenz in akkumulierten FRC zwischen Tests bezeichnet dann die Anzahl von neuen Fehlern, welche ein bestimmter Test findet.
- Einsetzen von akkumulierten FRC-Daten zeigt, welcher Test wirklich neue Fehler findet, welche eine Redundanzaktivierung erfordert und folglich zum Ausbeuteverlust beiträgt. Setzen eines Schwellwertes fur FRC ist nicht notwendig, da jede Steigerung in der akkumulierten FRC einen potentiellen Ausbeuteverlust bedeutet. Zusätzlich sind die harten Fehlerzählungen, welche die Standardabsolutfehlerzählungen „verschmutzen” sind keine Angelegenheit, wenn die Differenz in akkumulierten Fehlerzählungen eingesetzt wird. Plazieren des harten Fehlertests (z. B: 3VFCN) am Beginn der Testabfolge wird automatisch diese Fehler von der Beeinflussung der nachfolgenden Tests bewahren.
- Die nachfolgende Tabelle 1 verdeutlicht z. B. ein Testabfolgediagramm. Die Abfolge weist vier Tests A–D auf. Der FRC-Schwellwert ist bei 75 gesetzt, um die Anzahl von Tests zu begrenzen, welche für mögliche Ausbeuteverluste betrachtet werden. Drei Tests gehen über diese Begrenzung hinaus, Test B, C und D mit 100 FRC, Test A ist unter der Grenze mit 50. Den Algorithmus mit absoluten FRCs einsetzend resultiert darin, dass Test B, C und D jeweils 33% des Ausbeuteverlustes zugeordnet sind und Test A 0% zugeordnet ist. Wenn jedoch die Tests B und C dieselben Fehler finden, von denen 50 bereits durch Test A vor Test B gefunden wurde (A ist unter der 75 FRC-Schwelle, deshalb nicht in der Berechnung betrachtet), während Test D 100 neue einzigartige Fehler findet, würde Test B 50 mehr akkumulierte FRCs zeigen als Test A vor ihm, während Test C keine neuen Fehler finden würde. Test D hätte 100 FRC. Den Algorithmus mit einem Schwellwert von 0 und den akkumulierten FRC-Daten einsetzend wäre der wirkliche Ausbeutungseinfluss näher bei 25% für A, 25% für B und C zusammen und 50% für Test D, wie in den Berechnungen gemäß Tabelle 2 dargestellt. Folglich identifiziert Test D die Bereiche, in welchen eine Elimination des Fehlergrundes die Gesamtausbeute bedeutend steigern würde. Tabelle 1
Test Absolute Fehler Gewichteter Prozentsatz A 50 0%* B 100 100/300 = 33% C 100 100/300 = 33% D 100 100/300 = 33% Test Absolute Fehler Akkumulierte Fehler (einzigartig) Gewichteter Prozentsatz A 50 50 50/200 = 25% B 100 50 50/200 = 25% C 100 D 100 100 100/200 = 50% - Es sollte zur Kenntnis genommen werden, dass die Differenz im akkumulierten FRC gewissermaßen von der Reihenfolge der Tests innerhalb der Testabfolge abhangt. Anordnen der Tests in einer Reihenfolge steigender „Härte” macht die Ausbeuteverlustanalyse genauer. Anordnen der Tests in einer Reihenfolge abfallender „Harte” gibt einen Leitfaden für eine mogliche Testzeitverringerung durch Testelimination (d. h. Tests, welche keine neuen Fehler finden, können ebenfalls von der Testabfolge eliminiert werden). Gruppen von Tests, welche dieselben Fehler finden, werden automatisch korrekt durch Zuordnen des Ausbeuteverlustes zu einem seiner Mitglieder behandelt.
- Welches Mitglied dies ist, hängt von der Testabfolge ab und ist irrelevant, da das Ziel der Ausbeuteverbesserung darin besteht, die Ursachenwurzel zu beheben, nämlich die Fehler bei allen Tests der Gruppe verschwinden zu lassen (wenn dieser Test jedoch eliminiert ist, wird keine Ausbeuteverbesserung resultieren, da der nächste Mitgliedstest der Gruppe die Fehler und den zugehorigen Ausbeuteverlust aufnehmen wird).
- Die
3 ,4 und5 verdeutlichen die Unterschiede zwischen den drei unterschiedlichen Wegen des Darstellens und Interpretierens des FRC auf aktuelle Daten.3 verdeutlicht den absoluten FRC. Den absoluten FRC zur Ausbeuteneinflussbestimmung einsetzend werden den Tests PWLO40 , HVPL42 und LVPL44 in etwa gleiche Teile des primaren Ausbeuteverlustes beigemessen, während die Tests RETE246 , RETE348 und LOVPP50 in etwa gleiche Teile des sekundaren Ausbeuteverlustes bekommen. Die Verteilung zwischen primärem und sekundarem Ausbeuteverlust ist abhangig von der in dem Algorithmus gesetzten Schwelle.4 verdeutlicht die akkumulierten FRC-Daten (d. h. die Anzahl von „neuen” Fehlern, welche durch jeden Test identifiziert werden) wie oben beschrieben. Mit Bezug auf5 , welche die Differenz akkumulierter FRC verdeutlicht, wird der HauptAusbeuteverlust dem Test HVPL52 beigemessen, da dieser Test offensichtlich eine bedeutende Anzahl von neuen Fehlern findet. Natürlich findet der Test LVPL54 wahrscheinlich dieselben Fehler (Mitglied derselben Testgruppe), aber es wäre offensichtlich nicht korrekt, separate Abschnitte des Ausbeuteverlustes beiden Tests zuzuordnen. Der zweite Ausbeutenbeeinflusser ist Test RETE056 (mit RETE158 in derselben Gruppe) und dann Test HIAWBI40 . In diesem Szenario wird LOVPP42 kein Ausbeuteverlust beigemessen, da seine Fehler wahrscheinlich durch die Zeitspannenfehler abgedeckt sind. PWLO44 erscheint ebenfalls nicht als ein Hauptausbeutenabweichler, wobei dies ein vernünftiges Ergebnis ist, da dieser Test nur einen leicht härteren Test als RETE beinhaltet, welcher nicht viele neue Fehler findet. - Es sei angemerkt, dass dieses Verfahren ungenau wird, wenn die akkumulierte Fehlerzählung zu nahe zum Maximumwert einiger Hardware geht (z. B. gegenwartig 1.024 bei Advantest), weil die Wahrscheinlichkeit, dass ein neuer Fehler in einen nicht perfekten FRL fällt, hoch wird, und der Test neue Fehler ohne Steigern des akkumulierten FRC finden kann. Für andere Hardware jedoch gibt es genügend Spanne zu dem maximalen FRC für eine genaue Ausbeuteabschätzung.
Claims (9)
- Verfahren zur Berechnung des Ausbeuteverlustes von Halbleiterwafern, welche mit einer Testabfolge von funktionalen Tests und Leistungstests, welche Stressbedingungen an einen jeweiligen Chip anlegen, für jeden der Wafer getestet werden, wobei die Halbleiterwafer mehrere Chips aufweisen, und das Verfahren aufweist: Berechnen eines Fehlerbereichszählwertes für jeden der Tests in der Testabfolge; Berechnen eines Testabfolge-begrenzten Ausbeuteverlustes für jeden der Halbleiterwafer; Zuordnen des Testabfolge-begrenzten Ausbeuteverlustes zu Ausgewählten der Tests in der Testabfolge; und Analysieren des Testabfolge-begrenzten Ausbeuteverlustes zum Bestimmen der Reparaturfähigkeit eines oder mehrerer der Chips; wobei das Analysieren des Testabfolge-begrenzten Ausbeuteverlustes zur effizienten Zuordnung von redundanten Zellen zusätzlich aufweist: Bestimmen der Tests für jeden der Wafer, welche einen Fehlerbereichszählwert aufweisen, der eine gegebene Schwelle überschreitet; und Zuordnen eines gewichteten Prozentsatzes des Testabfolge-begrenzten Ausbeuteverlustes zu jedem der Tests, welche einen Fehlerbereichszählwert aufweisen, der eine gegebene Schwelle überschreitet; wobei der gewichtete Prozentsatz zugeordnet zu einem Test gleich dem Produkt der Testabfolge-begrenzten Ausbeute und des Fehlerbereichszählwertes des Tests geteilt durch die Summe der Anzahl von Fehlerbereichszählwerten für jeden der Tests ist, welche einen Fehlerbereichszählwert aufweisen, der die gegebene Schwelle überschreitet; wobei die Testabfolge-begrenzte Ausbeute ein Verhältnis eines Prozentsatzes von Chips, welche Basisfunktionalitätstests bestehen, zu einem Prozentsatz von Chips ist, welche die Testabfolge bestehen; der Testabfolge-begrenzte Ausbeuteverlust eine Differenz zwischen einem Prozentsatz von Chips, welche die Testabfolge bestehen, und einem Prozentsatz von Chips ist, welche die vorgegebenen Basisfunktionalitätstests bestehen.
- Verfahren nach Anspruch 1, wobei der Schritt des Zuordnens des Testabfolge-begrenzten Ausbeuteverlustes auf dem Auswählen von Tests in der Testabfolge basiert, welche eine Schwellwertanzahl von Fehlern übersteigt.
- Verfahren nach Anspruch 1, wobei das Verfahren zusätzlich Erzeugen eines Pareto-Diagramms des Ausbeuteeinflusses aufweist.
- Verfahren nach Anspruch 1, wobei das Verfahren zusätzlich Berechnen der Standardabweichung und des Mittelwertes von Testdaten für jeden der Wafer aufweist.
- Verfahren nach Anspruch 1, wobei Ausgewählte der Tests in der Testabfolge diese Tests sind, welche die größte Anzahl von vorbestimmten Fehlern identifizieren.
- Verfahren nach Anspruch 1, wobei Analysieren des Testabfolge-begrenzten Ausbeuteverlustes zur effizienten Zuordnung von redundanten Zellen zusätzlich aufweist: Bestimmen eines Tests mit dem höchsten Fehlerbereichszählwert für jeden der Wafer und Zuordnen dieses Tests als ein primärer Abweichler für die entsprechenden Wafer; Bestimmen der Anzahl der Wafer für jeden der Tests, welche diesen Test als einen primären Abweichler aufweisen; Berechnen eines durchschnittlichen Testabfolge-begrenzten Ausbeuteverlustes von Wafer für jeden der Tests, welche diesen Test als einen primären Abweichler aufweisen; und Berechnen eines Ausbeuteeinflusses für jeden der Tests, wobei der Ausbeuteverlust das Produkt aus der Anzahl der Wafer, welche diesen Test als einen primären Abweichler aufweisen, und dem entsprechenden durchschnittlichen Testabfolge-begrenzten Ausbeuteverlust von Wafer ist.
- Verfahren nach Anspruch 1, wobei die Testabfolge in Testabschnitte gleicher Tests eingeteilt wird und das Verfahren zusätzlich Bestimmen eines Testabschnitt-begrenzten Ausbeuteverlustes für jeden Testabschnitt aufweist.
- Verfahren nach Anspruch 7, wobei der gewichtete Prozentsatz des Testabfolge-begrenzten Ausbeuteverlustes zugeordnet zu einem Test in einem Testabschnitt gleich dem Produkt eines Redundanzausbeuteverlustes und eines gewichteten Fehlerbereichszählwertes ist, wobei der Redundanzausbeuteverlust gleich dem Verhältnis der Differenz des Ausbeuteverlustes eines vorangehenden Testabschnitts und des Ausbeuteverlustes des gegenwärtigen Testabschnitts durch die Testabfolge-begrenzte Ausbeute ist, wobei der gewichtete Fehlerbereichszählwert gleich dem Fehlerbereichszählwert des Tests geteilt durch die Summe der Anzahl von Fehlerbereichszählwerten für jeden der Tests in dem Testabschnitt ist, welche einen Fehlerbereichszählwert aufweisen, der die gegebene Schwelle überschreitet.
- Verfahren nach Anspruch 8, wobei der gewichtete Prozentsatz des Testabfolge-begrenzten Ausbeuteverlustes zugeordnet zu einem Test in einem Testabschnitt gleich dem Produkt eines Redundanzausbeuteverlustes und eines gewichteten Fehlerbereichszählwertes ist, wobei der Redundanzausbeuteverlust gleich dem Verhältnis der Differenz des Ausbeuteverlustes eines vorangehenden Testabschnitts und des Ausbeuteverlustes des gegenwärtigen Testabschnitts durch die Testabfolge-begrenzte Ausbeute ist, wobei der gewichtete Fehlerbereichszählwert gleich der Anzahl von vorbestimmten Fehlerbereichszählwerten des Tests geteilt durch die Summe der Fehlerbereichszählwerten für jeden der Tests in dem Testabschnitt ist, wobei ein vorbestimmter Fehlerbereichszählwert die Differenz zwischen der Anzahl von Fehlerbereichszählwerten für den Test und der Anzahl von Fehlerbereichszählwerten ist, welche in einem vorangehenden Test gefunden wurden.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/137,142 US6717431B2 (en) | 2002-05-02 | 2002-05-02 | Method for semiconductor yield loss calculation |
US10/137142 | 2002-05-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10319702A1 DE10319702A1 (de) | 2003-11-13 |
DE10319702B4 true DE10319702B4 (de) | 2015-11-19 |
Family
ID=29249720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10319702.8A Expired - Fee Related DE10319702B4 (de) | 2002-05-02 | 2003-05-02 | Verfahren zur Berechnung des Ausbeuteverlustes von Halbleiterwafern |
Country Status (2)
Country | Link |
---|---|
US (1) | US6717431B2 (de) |
DE (1) | DE10319702B4 (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7039543B1 (en) * | 2003-03-17 | 2006-05-02 | Pdf Solutions, Inc. | Transforming yield information of a semiconductor fabrication process |
US6947806B2 (en) * | 2003-09-04 | 2005-09-20 | Promos Technologies Inc. | System and method for effective yield loss analysis for semiconductor wafers |
US7171335B2 (en) * | 2004-12-21 | 2007-01-30 | Texas Instruments Incorporated | System and method for the analysis of semiconductor test data |
US7524683B2 (en) * | 2005-07-18 | 2009-04-28 | Dieter Rathei | Method of monitoring a semiconductor manufacturing trend |
US7496478B2 (en) * | 2005-07-18 | 2009-02-24 | Dieter Rathei | Method of monitoring a semiconductor manufacturing trend |
US7587292B2 (en) * | 2005-07-18 | 2009-09-08 | Dieter Rathei | Method of monitoring a semiconductor manufacturing trend |
US20070016321A1 (en) * | 2005-07-18 | 2007-01-18 | Dieter Rathei | Method for screening risk quality semiconductor products |
JP5087928B2 (ja) * | 2007-01-11 | 2012-12-05 | 富士通セミコンダクター株式会社 | 半導体装置の歩留まり算出方法及びコンピュータプログラム |
US20080319568A1 (en) * | 2007-06-22 | 2008-12-25 | International Business Machines Corporation | Method and system for creating array defect paretos using electrical overlay of bitfail maps, photo limited yield, yield, and auto pattern recognition code data |
US20100070211A1 (en) * | 2008-09-12 | 2010-03-18 | Analog Devices, Inc. | Rolling average test |
JP2012018052A (ja) * | 2010-07-07 | 2012-01-26 | Toshiba Corp | 半導体装置の不良解析システム及び方法 |
JP2012099603A (ja) * | 2010-11-01 | 2012-05-24 | Elpida Memory Inc | ウェハテスト装置、ウェハテスト方法およびプログラム |
US9760673B2 (en) * | 2016-02-01 | 2017-09-12 | Globalfoundries Inc. | Application specific integrated circuit (ASIC) test screens and selection of such screens |
US20220077005A1 (en) * | 2020-09-09 | 2022-03-10 | Changxin Memory Technologies, Inc. | Data analysis method and electronic device, and storage medium |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5337318A (en) * | 1990-09-20 | 1994-08-09 | Kabushiki Kaisha Toshiba | Memory IC testing apparatus with redundancy circuit |
US5761064A (en) * | 1995-10-06 | 1998-06-02 | Advanced Micro Devices, Inc. | Defect management system for productivity and yield improvement |
DE10019790A1 (de) * | 1999-04-30 | 2001-04-12 | Advantest Corp | Testsystem für Halbleitervorrichtungen |
DE10014707A1 (de) * | 2000-02-01 | 2001-10-11 | Mosel Vitelic Inc | Verfahren zur Fehlerunterscheidung und zur Bestimmung des Ausbeuteverlustes |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6185324B1 (en) * | 1989-07-12 | 2001-02-06 | Hitachi, Ltd. | Semiconductor failure analysis system |
-
2002
- 2002-05-02 US US10/137,142 patent/US6717431B2/en not_active Expired - Fee Related
-
2003
- 2003-05-02 DE DE10319702.8A patent/DE10319702B4/de not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5337318A (en) * | 1990-09-20 | 1994-08-09 | Kabushiki Kaisha Toshiba | Memory IC testing apparatus with redundancy circuit |
US5761064A (en) * | 1995-10-06 | 1998-06-02 | Advanced Micro Devices, Inc. | Defect management system for productivity and yield improvement |
DE10019790A1 (de) * | 1999-04-30 | 2001-04-12 | Advantest Corp | Testsystem für Halbleitervorrichtungen |
DE10014707A1 (de) * | 2000-02-01 | 2001-10-11 | Mosel Vitelic Inc | Verfahren zur Fehlerunterscheidung und zur Bestimmung des Ausbeuteverlustes |
Non-Patent Citations (2)
Title |
---|
BECHADE,R.A., GANGATIRKAR,P.: Test sequence limited yield. In: IBM Technical Disclosure Bulletin, 23, 1980, 5, 1838. - ISSN 0018-8689 * |
GANGATIRKAR,P. et al.: Test/characterization procedures for high density silicon RAMs. In: IEEE international Solid-State Circuits Conference Digest of Technical Papers, 1982, 62-63. * |
Also Published As
Publication number | Publication date |
---|---|
US6717431B2 (en) | 2004-04-06 |
DE10319702A1 (de) | 2003-11-13 |
US20030207474A1 (en) | 2003-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10319702B4 (de) | Verfahren zur Berechnung des Ausbeuteverlustes von Halbleiterwafern | |
DE69116919T2 (de) | Selbsttestverfahren für inhaltsadressierbare Speicher | |
DE102006037162B4 (de) | Verfahren und Vorrichtung und deren Verwendung zur Prüfung des Layouts einer elektronischen Schaltung | |
DE10000690B4 (de) | Verfahren zum Bestimmen des Ausbeute-Einflusses von Prozessschritten für Halbleiterwafer | |
DE102007060417B4 (de) | Rohchip- und Wafer-Fehlerklassifikationssystem und Verfahren dazu | |
DE10225381A1 (de) | Verfahren und Vorrichtung zum Speichern von Speichertestinformantion | |
DE10027826C2 (de) | Verfahren zum Auffinden eines fehlerhaften Werkzeuges in einer Halbleiterfertigungseinrichtung sowie System zur Durchführung des Verfahrens | |
DE10342275A1 (de) | System und Verfahren zum Testen eines oder mehrerer Halbleiterstücke auf einem Halbleiterwafer | |
EP0843317B1 (de) | Verfahren zum Testen eines in Zellenfelder unterteilten Speicherchips im laufenden Betrieb eines Rechners unter Einhaltung von Echtzeitbedingungen | |
EP1046993B1 (de) | Halbleiterspeicheranordnung mit BIST | |
DE10036961B4 (de) | Verfahren zum Testen von Halbleiterwafern unter Verwendung von in Unterbereiche aufgeteilten Bereichen | |
EP1444699B1 (de) | Verfahren zur rekonfiguration eines speichers | |
DE3817143C2 (de) | ||
DE112006002519T5 (de) | Prüfvorrichtung, Prüfverfahren, Analysevorrichtung und -programm | |
DE10111831A1 (de) | Verfahren zum automatischen Suchen und Sortieren von Fehlersignaturen von Wafern | |
DE3019473A1 (de) | Signalpruefgeraet | |
DE102008004219A1 (de) | Verfahren zum Behandeln mindestens eines Fehlers innerhalb eines Systems | |
DE102004002901A1 (de) | Verfahren zur Fehleranalyse einer Halbleiterbaugruppe | |
EP1333293B1 (de) | Verfahren zur Fehleranalyse in der Waferfertigung | |
DE2356304A1 (de) | Verfahren zur gewinnung von fehleranalysedaten | |
DE10014707C2 (de) | Verfahren zur Fehlerunterscheidung und zur Bestimmung des Ausbeuteverlustes | |
DE10054145A1 (de) | Verfahren zum Identifizieren des besten Werkzeugs in einem Halbleiterherstellungsprozess | |
DE10224729A1 (de) | Vorrichtung zum Testen einer Halbleitervorrichtung | |
DE69822658T2 (de) | Vorrichtung und verfahren zur redundanz-zuordnung bei einem speicher | |
DE102004047633B4 (de) | Auf Umkehrung basierte Stimuluserzeugnis für die Bauteilprüfung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
R016 | Response to examination communication | ||
R081 | Change of applicant/patentee |
Owner name: QIMONDA AG, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES RICHMOND LP, SANDSTON, VA., US Effective date: 20110818 Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES RICHMOND LP, SANDSTON, VA., US Effective date: 20110818 Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES RICHMOND LP, SANDSTON, VA., US Effective date: 20110818 |
|
R082 | Change of representative |
Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE Effective date: 20110818 Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE Effective date: 20110818 |
|
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R082 | Change of representative |
Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE |
|
R018 | Grant decision by examination section/examining division | ||
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R082 | Change of representative |
Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |