DE10224729A1

DE10224729A1 - Vorrichtung zum Testen einer Halbleitervorrichtung

Info

Publication number: DE10224729A1
Application number: DE10224729A
Authority: DE
Inventors: Yasumasa Nishimura
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-10-16
Filing date: 2002-06-04
Publication date: 2003-04-24
Also published as: KR20030032815A; US20030074613A1; JP2003123499A; CN1412829A

Abstract

Wenn ein Testmuster von einem ALPG in zu testende Halbleiterspeichervorrichtungen eingegeben wird, wird ein Muster von den Halbleiterspeichervorrichtungen an ein No-Go-Flag eingegeben. Das No-Go-Flag bestimmt die Qualität der Halbleiterspeichervorrichtungen, basierend auf den von den Halbleiterspeichervorrichtungen eingegebenen Mustern. Die Spaltenadressdaten einer Fehlerspeicherzelle in der Halbleiterspeichervorrichtung, die als fehlerhaft durch das No-Go-Flag bestimmt ist, werden in den entsprechenden Zählern für Spaltenadressen gespeichert.

Description

Die Erfindung betrifft eine Vorrichtung und ein Verfahren zum Testen einer Halbleitervorrichtung, und insbesondere einen Redundanztest für eine Halbleiterspeichervorrichtung.
In der Vergangenheit hat das redundante Design für eine Weiterentwicklung auf dem Gebiet von Halbleiterspeichervorrichtungen mit großer Kapazität an Bedeutung gewonnen. Das redundante Design zeichnet sich dadurch aus, daß Ersatzspeicherzellen im voraus in einem Chip gebildet werden, so daß eine fehlerhafte Speicherzelle durch eine Ersatzspeicherzelle ersetzt werden kann, wenn bei einem elektrischen Test, der nach Fertigstellung einer Halbleiterspeichervorrichtung durchgeführt wird, eine Speicherzelle als fehlerhaft bestimmt wird.
Um eine derartige redundant designte Halbleiterspeichervorrichtung zu retten (also die oben beschriebene Speicherzelle zu ersetzen), ist es wesentlich, die Adressdaten der Fehlerspeicherzelle einzulesen (zu speichern), wenn der elektrische Test für die Halbleiterspeichervorrichtung (zum Beispiel ein Funktionstest) durchgeführt wird.
Folglich hat eine herkömmliche Halbleitertestvorrichtung zur Durchführung des Funktionstests für eine Halbleiterspeichervorrichtung (zum Beispiel ein Speichertester) einen Fehlerspeicher großer Kapazität zum Speichern aller Adressdaten des Speicherzellenarrays.
Da sich jedoch die Anzahl von Adressdaten von Speicherzellen mit einer Erhöhung der Kapazität einer zu testenden Speichervorrichtung vergrößert, muß auch die Kapazität des oben beschriebenen Fehlerspeichers vergrößert werden. Dadurch wird der Fehlerspeicher teuer und die Kosten für eine Halbleitertestvorrichtung, wie etwa einen Speichertester, werden ebenfalls sehr hoch.
Wenn der Funktionstest für eine Halbleiterspeichervorrichtung, die eine große Kapazität aufweist, durchgeführt wird, erfolgt der Test simultan für eine große Anzahl von Speichervorrichtungen (zum Beispiel 128 Vorrichtungen/Teststationen), um Kosten und Zeit bei der Durchführung des Tests zu sparen. Wenn folglich eine große Anzahl von Halbleiterspeichervorrichtungen großer Kapazität gleichzeitig getestet, werden, muß die Kapazität und die Dimension des oben beschriebenen Fehlerspeichers erhöht werden, was die Kosten für den Speichertester weiter anhebt. Ein derartiger Speichertester ist aus Kostengründen in der Praxis nicht verwendbar.
Aufgabe der Erfindung ist die Lösung der oben genannten Probleme, und eine allgemeine Aufgabe der Erfindung besteht darin, eine neue und verwendbare Halbleitertestvorrichtung zu schaffen.
Speziell liegt die Aufgabe der Erfindung in der Schaffung einer kostengünstigen Halbleitertestvorrichtung, die Adressdaten von Fehlerspeicherzellen speichern kann, sowie in der Bereitstellung eines Verfahrens zur Herstellung einer Halbleitervorrichtung mit einem Schritt zum Testen einer Halbleiterspeichervorrichung, indem eine erfindungsgemäße Halbleitervorrichtung verwendet wird.
Die oben genannten Aufgaben der Erfindung werden durch eine Halbleitertestvorrichtung nach Anspruch 1 und ein Verfahren nach Anspruch 5 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Gemäß einem Aspekt der Erfindung enthält die Halbleitertestvorrichtung zum Testen einer Halbleiterspeichervorrichtung einen Mustergenerator zum Eingeben von Testmustern in die Halbleiterspeichervorrichtung. Eine Bestimmungsvorrichtung bestimmt die Qualität der Halbleiterspeichervorrichtung, indem von der Halbleiterspeichervorrichtung ausgegebenen Muster verwendet werden. Ein Adressenzähler speichert Adressdaten von Fehlerspeicherzellen, die in der Halbleiterspeichervorrichtung gebildet sind, wenn die Bestimmungsvorrichtung die Halbleiterspeichervorrichtung als fehlerhaft bestimmt.
Dadurch wird eine billige Halbleitertestvorrichtung geschaffen, die Adressdaten von Fehlerspeicherzellen speichern kann.
Andere Aufgaben und weitere Merkmale der Erfindung werden durch folgende detaillierte Beschreibung in Verbindung mit den beigefügten Zeichnungen erläutert. Es zeigen:
Fig. 1 ein Blockdiagramm zur Erläuterung einer Halbleitertestvorrichtung und eines Halbleitertestverfahrens gemäß einem ersten Ausführungsbeispiel der Erfindung;
Fig. 2 ein Blockdiagramm zur Erläuterung einer Halbleitertestvorrichtung und eines Halbleitertestverfahrens gemäß einem zweiten Ausführungsbeispiel der Erfindung; und
Fig. 3 ein Blockdiagramm zur Erläuterung einer Halbleitertestvorrichtung und eines Halbleitertestverfahrens gemäß einem dritten Ausführungsbeispiel der Erfindung.
Im folgenden werden unter Bezugnahme auf die beigefügten Zeichnungen bevorzugten Ausführungsbeispiele der Erfindung beschrieben. Gleiche Elemente und Schritte in den Figuren sind mit den gleichen Bezugsziffern versehen und werden nur einmal beschrieben.

Erstes Ausführungsbeispiel

Fig. 1 zeigt ein Blockdiagramm zur Erläuterung einer Halbleitertestvorrichtung und eines Halbleitertestverfahrens gemäß einem ersten Ausführungsbeispiel der Erfindung. Fig. 1 zeigt speziell ein Diagramm eines Speichertesters 1, der Zähler zum Speichern der Spaltenadressdaten einer Speicherzelle aufweist, um eine große Anzahl von Halbleiterspeichervorrichtungen gleichzeitig zu testen.
In Fig. 1 ist ein Halbleitertester zum gleichzeitigen Testen einer großen Anzahl von Halbleiterspeichervorrichtungen mit der Bezugsziffer 1 versehen; zu testende Speichervorrichtungen (MUT: Memory under test) mit den Bezugsziffern 11, 12, . . ., 1n; ein No-Go Flag (ein Fehlerflag) mit der Bezugsziffer 20; und Zähler für Spaltenadressen (C-ZÄHLUNG) zum Speichern der Spaltenadressdaten der Speicherzelle mit den Bezugsziffern 31, 32, . . ., 3n.
Obwohl nicht in Fig. 1 gezeigt, enthält der Speichertester 1 einen algorithmischen Mustergenerator (im folgenden als ALPG bezeichnet) zur Steuerung von Testmustern, die in die MUTs 11, 12, . . ., 1n eingegeben werden.
Der Eingangsanschluß jeder MUT 11, 12, . . ., 1n ist mit dem ALPG (nicht gezeigt) verbunden, und der Ausgangsanschluß ist mit dem No-Go Flag 20 verbunden. Wenn ein Testrauster von dem ALPG eingegeben wird, geben die MUTs 11, 12, . . ., 1n ein Muster an das No-Go Flag 20 aus.
Der Eingangsanschluß jedes No-Go Flags 20 ist mit den MUTs 11, 12, . . ., 1n verbunden, und dessen Ausgangsanschluß ist mit den Zählern 31, 32, . . ., 3n für Spaltenadressen verbunden. Basierend auf den von den MUTs 11, 12, . . ., 1n ausgegebenen Mustern bestimmen die No-Go Flags 20 die MUTs 11, 12, . . ., 1n als in Ordnung oder als fehlerhaft, und zeigen ein Flag an, das zu einem als fehlerhaft bestimmten MUT korrespondiert.
Jeder der Zähler 31, 32, . . ., 3n für die Spaltenadresse, ist mit jedem der No-Go Flags 20 verbunden. Die Zähler 31, 32,.., 3n für die Spaltenadresse speichern ebenfalls Adressdaten (Spaltenadressdaten gemäß dem ersten Ausführungsbeispiel) von den Fehlerspeicherzellen der MUTs 11, 12, . . ., 1n.
Im folgenden wird ein Halbleitertestverfahren beschrieben, das die oben beschriebene Halbleitertestvorrichtung verwendet.
Zuerst werden Testmuster sequentiell von dem ALPG in die Eingangsanschlüsse der MUTs 11, 12, . . ., 1n eingegeben.
Als nächstes wird der Funktionstest in. dem No-Go Flag 20 durchgeführt, um das von dem Ausgangsanschluß der MUTs 11, 12, . . . 1n ausgegebene Muster mit einem erwarteten Muster zu vergleichen, das in dem Flag 20 gespeichert ist. In diesem Fall ist der Funktionstest ein elektrischer Test zur Validation der Operation für das Schreiben von Daten in jede Speicherzelle in der Halbleiterspeichervorrichtung, und der Operation zum Lesen von Daten aus jeder Speicherzelle.
Falls eine Speicherzelle in der MUT (1i) (i ist ein ganzzahliger Wert zwischen 1 und n) bei diesem Funktionstest als fehlerhaft bestimmt wird, wird ein Flag bei einer entsprechenden Stelle in dem No-Go Flag 20 angezeigt, das mit der MUT 1i verbunden ist, die die Fehlerspeicherzelle aufweist.
Gleichzeitig, wenn das oben beschriebene Flag angezeigt wird, werden die Adressdaten von dem von der MUT ausgegebenen Muster (gemäß dem ersten Ausführungsbeispiel nur die Spaltenadressdaten) in dem Zähler (C-ZÄHLUNG i) (3i) für die Spaltenadresse in Echtzeit gespeichert.
Als Verfahren zum Speichern der oben genannten Spaltenadressdaten können zum Beispiel einfach erhöhte (hochgezählte) oder reduzierte (heruntergezählte) Adressdaten von den Testmustern, die von dem ALPG ausgegeben werden, gespeichert werden, was später im einzelnen unter Bezugnahme auf das dritte Ausführungsbeispiel beschrieben wird.
Gemäß dem ersten Ausführungsbeispiel werden die Spaltenadressdaten der Fehlerspeicherzelle in einem Zähler (3i) für eine Spaltenadresse gespeichert, der zu der MUT (1i) korrespondiert.
Gemäß dem ersten Ausführungsbeispiel kann die Funktion, die äquivalent zu der Funktion eines herkömmlichen Fehlerspeichers großer Kapazität ist, zur Speicherung des Adressraums einer Halbleiterspeichervorrichtung durch einen einfachen Aufbau eines Zählers (3n) für eine Spaltenadresse erhalten werden. Da folglich kein teurer Fehlerspeicher notwendig ist, wie in herkömmlichen Verfahren, kann der Preis für eine Halbleitertestvorrichtung um das hundert- bis tausendfache reduziert werden.
Darüber hinaus können die Herstellungskosten von Halbleitervorrichtungen reduziert werden (ebenso wie gemäß dem zweiten und dritten Ausführungsbeispiel, wie später beschrieben).
Obwohl gemäß dem ersten Ausführungsbeispiel Spaltenadressdaten von Fehlerspeicherzellen in den Zählern 31, 32, . . ., 3n für Spaltenadressen gespeichert werden, können in korrespondierenden Zählern auch Reihenadressdaten von Fehlerspeicherzellen gespeichert werden.

Zweites Ausführungsbeispiel

Fig. 2 zeigt ein Blockdiagramm zur Erläuterung einer Halbleitertestvorrichtung und eines Halbleitertestverfahrens gemäß einem zweiten Ausführungsbeispiel der Erfindung. Fig. 2 zeigt speziell ein Diagramm eines Speichertesters 2 mit Zählern zum Speichern von Spaltenadressdaten einer Speicherzelle, und Zählern zum Speichern der Reihenadressdaten einer Speicherzelle, um eine große Anzahl von Halbleiterspeichervorrichtungen gleichzeitig zu testen.
In dem Speichertester 2 gemäß dem zweiten Ausführungsbeispiel wird der Speichertester 1 gemäß dem ersten Ausführungsbeispiel um Zähler für Reihenadressen zum Speichern von Reihenadressdaten der Speicherzelle erweitert.
In Fig. 2 bezeichnet die Bezugsziffer 2 einen Speichertester zum gleichzeitigen Testen einer großen Anzahl von Halbleiterspeichervorrichtungen; die Bezugsziffern 11, 12, . . ., 1n bezeichnen zu testende Speichervorrichtungen (MUT: memory under test); und die Bezugsziffer 20 bezeichnet ein No-Go Flag (ein Fehlerflag). Die Bezugsziffern 31, 32, . . ., 3n bezeichnen Zähler (C-ZÄHLUNG) für Spaltenadressen zum Speichern von Spaltenadressdaten der Speicherzelle, und die Bezugsziffern 41, 42, . . ., 4n bezeichnen Zähler (R-ZÄHLUNG) für Reihenadressen zum Speichern von Reihenadressdaten der Speicherzelle.
Obwohl nicht in Fig. 2 gezeigt, enthält der Speichertester 2 einen algorithmischen Mustergenerator (ALPE) zur Steuerung von Testmustern, die in die MUT 11, 12, . . ., 1n eingegeben werden.
Der Eingangsanschluß jeder MUT 11, 12, . . ., 1n ist mit dem ALPG verbunden, und der Ausgangsanschluß ist mit den No-Go Flag 20 verbunden. Die MUTs 11, 12, . . ., 1n geben ein Muster an das No- Go Flag 20 aus, wenn ein Testmuster von dem ALPG eingegeben wird.
Der Eingangsanschluß jedes No-Go Flags 20 ist mit den MUTs 11, 12, . . ., 1n verbunden, und der Ausgangsanschluß ist mit den Zählern 31, 32, . . ., 3n für Spaltenadressen verbunden. Ebenso ist der Ausgangsanschluß der No-Go Flags 20 jeweils über die Zähler 31, 32, . . ., 3n für Spaltenadressen mit den Zählern 41, 42, . . ., 4n für Reihenadressen verbunden.
Die Zähler 31, 32, . . ., 3n für Spaltenadressen speichern Spaltenadressdaten, die die Adressdaten des Speicherzellenarrays sind; und die Zähler 41, 42, . . ., 4n für Reihenadressen speichern Reihenadressdaten, die die Adressdaten des Speicherzellenarrays sind.
Im folgenden wird ein Halbleitertestverfahren beschrieben, das die oben genannten Halbleitertestvorrichtung verwendet.
Zuerst werden Testmuster sequentiell von dem ALPG in die Eingangsanschlüsse der MUTs 11, 12, . . ., 1n eingegeben. Dann wird der Funktionstest in dem No-Go Flag 20 durchgeführt, um die von dem Ausgangsanschluß der MUTs 11, 12, . . ., 1n ausgegebenen Muster zu überprüfen. In diesem Fall ist der Funktionstest ein Test zur Validation der Operation des Schreibens von Daten in jede Speicherzelle in der Halbleiterspeichervorrichtung, und der Operation zum Lesen von Daten aus jeder Speicherzelle.
Falls eine Speicherzelle als fehlerhaft bestimmt wird, wird ein Flag an der entsprechenden Stelle in dem No-Go Flag 20 angezeigt, das mit der MUT (1i), die die fehlerhafte Speicherzelle aufweist, verbunden ist (zu dieser korrespondiert).
Zu diesem Zeitpunkt werden die Spaltenadressdaten des Testmusters in den Zählern (C-ZÄHLUNG 1, 2, . . ., n) (31, 32, . . ., 3n) in Echtzeit gespeichert (gleichzeitig zum Funktionstest). Darüber hinaus werden die Reihenadressdaten des Testmusters in den Zählern (R-ZÄHLUNG 1, 2, . . ., n) (41, 42, . . ., 4n) für Reihenadressen in Echtzeit (gleichzeitig zum Funktionstest) gespeichert.
Als Verfahren zum Speichern der oben genannten Adressdaten können zum Beispiel einfach erhöhte (hochgezählte) oder reduzierte (heruntergezählte) Adressdaten von den Testmustern verwendet werden, die von dem ALPG ausgegeben werden, was später im einzelnen unter Bezugnahme auf das dritte Ausführungsbeispiel beschrieben wird.
Falls eine fehlerhafte Speicherzelle in einer MUT (1i) vorhanden ist, werden gemäß dem oben beschriebenen zweiten Ausführungsbeispiel Spaltenadressdaten der fehlerhaften Speicherzelle in einem Zähler (3i) für Spaltenadressen gespeichert, der zu der MUT (1i) korrespondiert, und die Reihenadressdaten der fehlerhaften Speicherzelle werden in einem Zähler (4i) für Reihenadressen gespeichert, der zu der MUT (1i) korrespondiert.
Gemäß dem zweiten Ausführungsbeispiel kann wie im Falle des ersten Ausführungsbeispiels eine zu cer Funktion eines herkömmlichen Fehlerspeichers großer Kapazität äquivalente Funktion zur Speicherung des Adressraums einer Halbleiterspeichervorrichtung durch einen einfachen Aufbau eines Zählers für Spaltenadressen und eines Zählers für Reihenadressen erhalten werden.
Da folglich kein teurer Fehlerspeicher erforderlich ist, wie bei herkömmlichen Verfahren, kann der Preis für eine Halbleitertestvorrichtung um das hundert- bis tausendfache reduziert werden.

Drittes Ausführungsbeispiel

Fig. 3 zeigt ein Blockdiagramm zur Erläuterung einer Halbleitertestvorrichtung und eines Halbleitertestverfahrens gemäß dem dritten Ausführungsbeispiel der Erfindung. Fig. 3 zeigt speziell ein Blockdiagramm zur Erläuterung der Operation zum Speichern der Fehleradressdaten in einem Zähler in Echtzeit auf der Basis des Ergebnisses eines Funktionstests.
In Fig. 3 bezeichnet die Bezugsziffer 3 einen Speichertester zum gleichzeitigen Testen einer großen Anzahl von Halbleiterspeichervorrichtungen; die Bezugsziffern 11, 12, . . ., 1n bezeichnen zu testende Speichervorrichtungen (MUT: memory under test); die Bezugsziffer 50 bezeichnet einen Adressengenerator; die Bezugsziffer 60 bezeichnet eine Bestanden/Nichtbestanden-Bestimmungsvorrichtung; und die Bezugsziffern 71, 72, . . ., 7n bezeichnen Zähler zum Speichern der Adressdaten der Speicherzelle.
Obwohl nicht in Fig. 3 gezeigt, enthält der Speichertester 3 einen algorithmischen Mustergenerator (ALPG) zur Steuerung von Testmustern, die in die MUTs 11, 12, . . ., 1n eingegeben werden.
In diesem Fall ist der Eingangsanschluß jeder MUT 11, 12, . . ., 1n mit dem ALPG verbunden, und der Ausgangsanschluß ist mit der Bestanden/Nichtbestanden-Bestimmungsvorrichtung 60 verbunden. Die MUTs 11, 12, . . ., 1n geben ein Muster an die Bestanden/Nichtbestanden-Bestimmungsvorrichtung 60 aus, wenn ein Testmuster von dem ALPG eingegeben wird.
Der Adressengenerator 50 ist ausgelegt, um die Adressdaten der MUTs 11, 12, . . ., 1n individuell zu steuern. Der Adressengenerator 50 ist ebenso ausgelegt, um die Adressdaten (zum Beispiel Spaltenadressdaten oder Reihenadressdaten) einer Fehlerspeicherzelle in einem Zähler (7i), der zu der MUT i (1i) korrespondiert, zu speichern, die die fehlerhafte Speicherzelle aufweist, basierend auf dem Ergebnis der Bestimmung durch die Bestanden/Nichtbestanden-Bestimmungsvorrichtung 50.
Die Bestanden/Nichtbestanden-Bestimmungsvorrichtung 60 vergleicht das von der MUT 11, 12, . . ., 1n ausgegebene Muster mit dem gespeicherten erwarteten Muster, und gibt das Ergebnis der Bestimmung an den Adressengenerator 50 aus.
Die Zähler 71, 72, . . ., 7n korrespondieren jeweils zu den MUTs 11, 12, . . ., 1n, und der Zähler (7i), der zu der MUT i (1i) korrespondiert, die die Fehlerspeicherzelle aufweist, speichert die Adressdaten (zum Beispiel Spaltenadressdaten oder Reihenadressdaten) der Fehlerspeicherzelle.
Als nächstes wird ein Halbleitertestverfahren beschrieben, das die oben genannte Halbleitertestvorrichtung verwendet.
Zuerst werden Testmuster sequentiell von dem ALPG (nicht gezeigt) in die Eingangsanschlüsse (nicht gezeigt) der MUTs 11, 12, . . ., 1n eingegeben.
Die Bestanden/Nichtbestanden-Bestimmungsvorrichtung 60 vergleicht das von den Ausgangsanschlüssen (nicht gezeigt) der MUTs 11, 12, . . ., 1n ausgegebene Muster mit einem intern gespeicherten erwarteten Muster, und gibt das Ergebnis der Bestimmung an den Adressengenerator 50 aus.
Der Adressengenerator 50 schreibt (speichert) als nächstes die Adressdaten (zum Beispiel die Spaltenadressdaten oder Reihenadressdaten) in den Zähler (7i), der zu der MUT i mit der Fehlerspeicherzelle korrespondiert, auf der Basis des Ergebnisses der Bestimmung, das von der Bestanden/Nichtbestanden-Bestimmungsvorrichtung 60 eingegeben wird. Im vorliegenden Fall erhöht (hochgezählen) oder reduziert (herunterzählen) der Adressengenerator 50 die Adressdaten von den von dem ALPG ausgegebenen Testmustern, und speichert die erhöhten oder reduzierten Daten in dem Zähler (7i), als oben beschriebene Adressdaten.
Wenn die Bestanden/Nichtbestanden-Bestimmungsvorrichtung 60 gemäß dem oben beschriebenen dritten Ausführungsbeispiel bestimmt, daß eine Speicherzelle in der MUT (1i) fehlerhaft ist, wird das Ergebnis der Bestimmung an den Adressengenerator 50 übertragen. Der Adressengenerator 50 erlaubt dann dem Zähler, der zu der MUT (1i) mit der Fehlerspeicherzelle korrespondiert, die Speicherung der Adressdaten der Fehlerspeicherzelle.
Gemäß dem dritten Ausführungsbeispiel kann zusätzlich zu den Wirkungen, die gemäß dem ersten und zweiten Ausführungsbeispiel beschrieben wurden, ein Speichern von Fehleradressdaten in Echtzeit erhalten werden, wodurch der Durchsatz erhöht wird.
Obwohl die Halbleitertestvorrichtung gemäß dem dritten Ausführungsbeispiel Zähler 71, 72, . . ., 7n enthält, die mit einem Adressdatenstück umgehen (zum Beispiel Spaltenadressdaten oder Reihenadressdaten), kann die Halbleitertestvorrichtung auch einen anderen Typ von Zähler enthalten, der mit zwei Adressdatenstücken umgehen kann (zum Beispiel Spaltenadressdaten und Reihenadressdaten). In diesem Fall sind die Funktion und Operation genauso wie oben beschrieben.
Obwohl ein Erhöhen oder Reduzieren der Adressdaten durch den Adressengenerator 50 gemäß dem dritten Ausführungsbeispiel erfolgt, kann dies ebenso durch den ALPG erfolgen. In diesem Fall können die Kosten für die Halbleitertestvorrichtung weiter reduziert werden, da die Anzahl von Komponententeilen verringert wird.
Ebenso kann die Bestanden/Nichtbestanden-Bestimmungsvorrichtung 60 gemäß dem dritten Ausführungsbeispiel durch ein No-Go Flag 20 gemäß dem ersten und zweiten Ausführungsbeispiel ersetzt sein.
Gemäß der oben beschriebenen Erfindung werden folgende Wirkungen und Vorteile erhalten:
Es wird eine billige Halbleitertestvorrichtung geschaffen, die Adressdaten von Fehlerspeicherzellen speichern kann, sowie ein Verfahren zum Testen eines Halbleiters und ein Verfahren zum Herstellen einer Halbleitervorrichtung.
Ferner ist die Erfindung nicht auf die oben beschriebenen Ausführungsbeispiele beschränkt, sondern kann abgewandelt und modifiziert werden, ohne den Schutzbereich der Erfindung zu verlassen.
Durch Bezugnahme wird hiermit die gesamte Offenbarung der japanischen Patentanmeldung 2001-317639, eingereicht am 16. Oktober 2001 mit Beschreibung, Ansprüchen, Zeichnungen und Zusammenfassung mit aufgenommen.

Claims

1. Halbleitertestvorrichtung zum Testen einer Halbleiterspeichervorrichtung, enthaltend:
einen Mustergenerator zum Eingeben von Testmustern in die Halbleiterspeichervorrichtung (11, 12, . . ., 1n);
eine Bestimmungsvorrichtung (20) zum Bestimmen der Qualität der Halbleiterspeichervorrichtung (11, 12, . . ., 1n), indem von der Halbleiterspeichervorrichtung (11, 12, . . ., 1n) ausgegebenen Muster verwendet werden; und
einen Adressenzähler (41, 42, 43, . . . 4n; 31, 32, . . ., 3n) zum Speichern von Adressdaten von Fehlerspeicherzellen, die in der Halbleiterspeichervorrichtung (11, 12, . . ., 1n) gebildet sind, wenn die Bestimmungsvorrichtung (20) die Halbleiterspeichervorrichtung (11, 12, . . ., 1n) als fehlerhaft bestimmt.

2. Halbleitertestvorrichtung nach Anspruch 1, wobei der Adressenzähler einen Mechanismus (41, 42, 43, . . ., 4n; 31, 32, . . ., 3n) zum Speichern von Reihenadressdaten und/oder Spaltenadressdaten der Fehlerspeicherzelle aufweist.

3. Halbleitertestvorrichtung nach Anspruch 1 oder 2, wobei der Adressenzähler die Adressdaten zum selben Zeitpunkt speichert, wenn die Bestimmungsvorrichtung die Qualität der Halbleiterspeichervorrichtung (11, 12, . . ., 1n) bestimmt.

4. Halbleitertestvorrichtung nach irgendeinem der Ansprüche 1 bis 3, ferner enthaltend einen Adressengenerator (50) zum Erhöhen oder Reduzieren der Adressdaten, die in den Testmustern enthalten sind, wenn die Bestimmungsvorrichtung die Halbleiterspeichervorrichtung (11, 12, . . ., 1n) als fehlerhaft bestimmt, und zum Ausgeben der erhöhten oder reduzierten Adressdaten an den Adressenzähler (71, 72, . . ., 7n).

5. Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Schritt zum Testen einer Halbleiterspeichervorrichtung, unter Verwendung der Halbleitertestvorrichtung gemäß irgendeinem der Ansprüche 1 bis 4.