KR20000042837A - 플래쉬 메모리의 테스트 장치 및 방법 - Google Patents

플래쉬 메모리의 테스트 장치 및 방법 Download PDF

Info

Publication number
KR20000042837A
KR20000042837A KR1019980059127A KR19980059127A KR20000042837A KR 20000042837 A KR20000042837 A KR 20000042837A KR 1019980059127 A KR1019980059127 A KR 1019980059127A KR 19980059127 A KR19980059127 A KR 19980059127A KR 20000042837 A KR20000042837 A KR 20000042837A
Authority
KR
South Korea
Prior art keywords
test
flash memory
address
defect
data
Prior art date
Application number
KR1019980059127A
Other languages
English (en)
Inventor
이경훈
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980059127A priority Critical patent/KR20000042837A/ko
Publication of KR20000042837A publication Critical patent/KR20000042837A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 플래쉬 메모리의 테스트 장치 및 방법에 관한 것으로, 플래쉬 메모리의 테스트 도중에 발생하는 결함 셀의 어드레스 저장과정을 생략하고 최종 테스트가 완료된 이후에 결함 셀의 어드레스값을 저장하도록 하는데 그 목적이 있다.
이와 같은 목적의 본 발명은 테스트 패턴 발생기와 논리 비교기, 제어수단, 저장수단을 포함하여 이루어진다. 테스트 패턴 발생기는 테스트에 필요한 테스트 어드레스와 테스트 패턴 데이터를 발생시켜서 플래쉬 메모리로 출력하고, 테스트 어드레스와 테스트 패턴에 의해 플래쉬 메모리에서 생성될 것으로 예측되는 예측 데이터 및 제 1 제어신호를 발생시킨다. 논리 비교기는 예측 데이터가 입력되고, 테스트 어드레스와 테스트 패턴에 의해 플래쉬 메모리에서 발생한 리드 데이터와 예측 데이터를 비교하여 일치하지 않을 때 결함발생 신호를 발생시킨다. 제어수단은 테스트 어드레스와 테스트 패턴 데이터가 발생하고 일정시간이 경과하면 제 2 제어신호를 발생시킨다. 저장수단은 테스트 어드레스와 결함발생 신호가 입력되고, 제 2 제어신호가 테스트 어드레스의 값을 저장한다.

Description

플래쉬 메모리의 테스트 장치 및 방법
본 발명은 플래쉬 메모리의 테스트 장치 및 방법에 관한 것으로, 테스트 패턴을 입력하고 그 결과를 예측 데이터와 비교하여 플래쉬 메모리의 양부를 검출하는 플래쉬 메모리의 테스트 장치 및 방법에 관한 것이다.
대부분의 메모리가 그렇듯이 플래쉬 메모리도 메모리 영역의 셀 가운데 일부 결함이 발생한 셀을 리던던시 셀(redundancy cell)로 대체하여 수율을 높이게 된다. 이때 많은 수의 셀을 대상으로 테스트가 이루어지기 때문에 신뢰도를 높이기 위하여 소정의 데이터를 메모리 셀에 기록하거나 소거하는 프로그래밍 과정을 여러 차례 반복 실시하게 된다.
도 1은 종래의 플래쉬 메모리의 테스트 장치를 나타낸 블록도이다. 도 1에서 클럭 발생기(102)는 테스트에 필요한 타이밍을 맞추기 위하여 일정 주기의 클럭(CLK)을 발생시킨다. 테스트 패턴 발생기(104)는 테스트 어드레스(ADD)와 테스트 패턴 데이터(TPD), 기타 제어신호(CS) 등을 발생시켜서 클럭(CLK)에 동기시켜 웨이브폼 발생기(waveform generator)(106)로 출력한다.
뿐만 아니라 예측 데이터(ED)를 발생시켜서 이후 설명하게될 논리 비교기(110)로 출력한다. 이 예측 데이터(ED)는 테스트 패턴 발생기(104)에서 발생한 테스트 어드레스(ADD)와 테스트 패턴 데이터(TPD)에 따라 실제로 플래쉬 메모리(108)가 정상적으로 동작하였을 때 플래쉬 메모리(108)에서 출력될 것으로 예측되는 데이터이다.
한편, 테스트 패턴 발생기(104)에서 출력되는 테스트 어드레스(ADD)와 테스트 패턴 데이터(TPD), 기타 제어신호(CS) 등은 단순한 논리레벨만을 나타내기 위한 것이어서 웨이브폼 발생기(106)를 통하여 실제의 플래쉬 메모리에서 사용되는 형태의 신호로 바꾸어줄 필요가 있다. 웨이브폼 발생기(106)에서 출력되는 테스트 어드레스(ADD)와 테스트 패턴 데이터(TPD), 제어신호(CS) 등은 플래쉬 메모리(108)에 입력되며, 플래쉬 메모리(108) 내부에서는 이를 통하여 소정의 테스트가 수행된다.
플래쉬 메모리(108) 내부에서 이루어진 소정의 테스트 결과로서 출력되는 리드아웃 데이터(RD)는 논리 비교기(110)에서 예측 데이터(ED)와 상호 비교된다. 만약 두 데이터가 일치하면 플래쉬 메모리(108)에는 결함이 존재하지 않는 것으로 판단하며, 반대로 일치하지 않으면 플래쉬 메모리(108)에 결함이 존재하는 것으로 판단하여 결함검출 신호(FS)를 발생시킨다. 이때의 결함은 테스트 패턴 발생기(104)에서 발생시킨 테스트 어드레스(ADD)로 지정된 플래쉬 메모리(108)의 메모리 영역에 존재하는 결함인 것을 의미한다. 따라서 결함검출 메모리(112)에서는 테스트 패턴 발생기(104)에서 발생한 테스트 어드레스(ADD)의 값을 입력받아 결함검출 신호(FS)가 발생할 때의 테스트 어드레스(ADD) 값을 저장한다. 결함검출 메모리(112)는 결함이 발생한 메모리 영역의 어드레스값이 저장되는 메모리이다. 이후 이 결함검출 메모리(112)에 저장되어 있는 어드레스로 지정된 메모리 영역은 리던던시 메모리로 대체된다.
이와 같은 종래의 플래쉬 메모리의 테스트는 한번으르 완료되는 것이 아니라 동일한 플래쉬 메모리를 대상으로 1000회 이상 반복되는 것이 일반적이다. 플래쉬 메모리는 다른 DRAM이나 SRAM과는 달리 데이터를 프로그래밍할때와 소거할 때 매우 높은 전압이 게이트 전극에 가해지기 때문에 일반 메모리보다 수명이 짧다. 따라서 동일한 프로그래밍 테스트를 여러 번 반복 실시하여 제품의 신뢰도를 높이는 것이다.
도 2는 종래의 플래쉬 메모리의 테스트 방법을 나타낸 플로우 차트이다. 도 2에 나타낸 것과 같이 테스트가 시작되면 어드레스가 설정되고 프로그래밍 명령에 의해 플래쉬 메모리에 프로그래밍이 진행된다. 이와 같은 프로그래밍을 통하여 결함이 존재하는지를 진단하게 되며, 만약 결함이 발견되면 해당 결함셀의 어드레스를 저장한다. 이와 같은 테스트 과정을 메모리 영역 전체에 걸쳐 반복적으로 실시하고 최종 어드레스까지 테스트가 완료되면 한 주기의 테스트가 완료되는 것이다.
그러나 상술한 바와같이 플래쉬 메모리의 테스트는 동일한 프로그래밍이 여러 번 반복적으로 실시되므로 최종 테스트가 종료되어야 실제로 결함이 존재하는지 확신할수 있는 것이다. 따라서 테스트가 최종적으로 완료되기 전에 결함 셀의 어드레스를 저장하고 또 다시 어드레스를 초기화하여 테스트를 반복하게 되면 그만큼 테스트에 소요되는 시간이 길어지는 것이다.
따라서 본 발명은 플래쉬 메모리의 테스트 도중에 발생하는 결함 셀의 어드레스 저장과정을 생략하고 최종 테스트가 완료된 이후에 결함 셀의 어드레스값을 저장하도록 하는데 그 목적이 있다.
이와 같은 목적의 본 발명은 테스트 패턴 발생기와 논리 비교기, 제어수단, 저장수단을 포함하여 이루어진다. 테스트 패턴 발생기는 테스트에 필요한 테스트 어드레스와 테스트 패턴 데이터를 발생시켜서 플래쉬 메모리로 출력하고, 테스트 어드레스와 테스트 패턴에 의해 플래쉬 메모리에서 생성될 것으로 예측되는 예측 데이터 및 제 1 제어신호를 발생시킨다. 논리 비교기는 예측 데이터가 입력되고, 테스트 어드레스와 테스트 패턴에 의해 플래쉬 메모리에서 발생한 리드 데이터와 예측 데이터를 비교하여 일치하지 않을 때 결함발생 신호를 발생시킨다. 제어수단은 테스트 어드레스와 테스트 패턴 데이터가 발생하고 일정시간이 경과하면 제 2 제어신호를 발생시킨다. 저장수단은 테스트 어드레스와 결함발생 신호가 입력되고, 제 2 제어신호가 테스트 어드레스의 값을 저장한다.
도 1은 종래의 플래쉬 메모리의 테스트 장치를 나타낸 블록도.
도 2는 종래의 플래쉬 메모리의 테스트 방법을 나타낸 플로우 차트.
도 3은 본 발명에 따른 플래쉬 메모리의 테스트 장치를 나타낸 블록도.
도 4는 본 발명에 따른 플래쉬 메모리의 테스트 방법을 나타낸 플로우 차트.
* 도면의 주요 부분에 대한 부호의 설명 *
102, 302 : 클럭 발생기 104, 304 : 테스트 패턴 발생기
106, 306 : 웨이브폼 발생기 108, 308 : 플래쉬 메모리
110, 310 : 논리 비교기 112, 312 : 결함검출 메모리
314 : 카운터 316 : 트랜스미션 게이트
318 : 인버터 ADD : 어드레스
TPD : 테스트 패턴 데이터 CS : 제어신호
RD : 리드아웃 데이터 FS : 결함검출 신호
ED : 예측 데이터 WE : 라이트 인에이블 신호
이와 같이 이루어지는 본 발명의 바람직한 실시예를 도 3 내지 도 4를 참조하여 설명하면 다음과 같다. 먼저 도 3은 본 발명에 따른 플래쉬 메모리의 테스트 장치를 나타낸 블록도이다. 도 3에서 클럭 발생기(302)는 테스트에 필요한 타이밍을 맞추기 위하여 일정 주기의 클럭(CLK)을 발생시킨다. 테스트 패턴 발생기(304)는 테스트 어드레스(ADD)와 테스트 패턴 데이터(TPD), 기타 제어신호(CS) 등을 발생시켜서 클럭(CLK)에 동기시켜 웨이브폼 발생기(waveform generator)(306)로 출력한다.
뿐만 아니라 예측 데이터(ED)를 발생시켜서 이후 설명하게될 논리 비교기(310)로 출력한다. 이 예측 데이터(ED)는 테스트 패턴 발생기(304)에서 발생한 테스트 어드레스(ADD)와 테스트 패턴 데이터(TPD)에 따라 실제로 플래쉬 메모리(308)가 정상적으로 동작하였을 때 플래쉬 메모리(308)에서 출력될 것으로 예측되는 데이터이다. 그리고, 테스트 패턴 발생기(304)에서는 리셋신호(RST)를 발생시켜서 역시 이후 설명하게될 카운터(314)의 초기화 신호로 사용되도록 한다.
한편, 테스트 패턴 발생기(304)에서 출력되는 테스트 어드레스(ADD)와 테스트 패턴 데이터(TPD), 기타 제어신호(CS) 등은 단순한 논리레벨만을 나타내기 위한 것이어서 웨이브폼 발생기(306)를 통하여 실제의 플래쉬 메모리에서 사용되는 형태의 신호로 바꾸어줄 필요가 있다. 웨이브폼 발생기(306)에서 출력되는 테스트 어드레스(ADD)와 테스트 패턴 데이터(TPD), 제어신호(CS) 등은 플래쉬 메모리(308)에 입력되며, 플래쉬 메모리(308) 내부에서는 이를 통하여 소정의 테스트가 수행된다.
플래쉬 메모리(308) 내부에서 이루어진 소정의 테스트 결과로서 출력되는 리드아웃 데이터(RD)는 논리 비교기(310)에서 예측 데이터(ED)와 상호 비교된다. 만약 두 데이터가 일치하면 플래쉬 메모리(308)에는 결함이 존재하지 않는 것으로 판단하며, 반대로 일치하지 않으면 플래쉬 메모리(308)에 결함이 존재하는 것으로 판단하여 결함검출 신호(FS)를 발생시킨다.
본 발명에 따른 플래쉬 메모리의 테스트 장치에서는 한 주기의 프로그래밍 테스트가 완료되어도 즉시 결함검출 메모리(312)에 특정 어드레스를 저장하지는 않는다. 전술한 바와같이 동일한 프로그래밍 테스트를 수차례 반복해야 하기 때문에, 최종 테스트가 완료될 때까지는 결함 셀의 어드레스를 결함검출 메모리(312)에 저장하지 않는 것이다. 본 발명에 따른 플래쉬 메모리의 테스트 장치에는 카운터(314)와 트랜스미션 게이트(316)를 이용하여 최종 테스트가 완료된 다음에 결함 셀의 어드레스값이 결함검출 메모리(312)에 저장되도록 제어한다.
카운터(314)는 테스트 패턴 발생기(304)에서 출력되는 리셋신호(RST)에 의해 초기화되며, 논리 비교기(310)에서 출력되는 증가신호(INC)의 발생회수를 카운트하여 최종 테스트가 완료되었는지를 검출한다. 즉 논리 비교기(310)에서는 프로그래밍 테스트가 한번 수행될 때마다 증가신호(INC)를 발생시키고, 카운터(314)를 이를 카운트하여 최종 테스트가 완료되면 라이트 디세이블 신호(WD)를 발생시킨다. 이 라이트 디세이블 신호(WD)는 외부 핀으로부터 입력되는 라이트 인에이블 신호(WE)를 결함검출 메모리(312)로 전송하는 트랜스미션 게이트(316)를 스위칭한다. 즉 최종 테스트가 완료되지 않으면 라이트 디세이블 신호를 논리 0으로 하여 트랜스미션 게이트(316)가 턴 온되지 않도록 하고, 최종 테스트가 완료되면 트랜스미션 게이트(316)를 턴 온시켜서 라이트 인에이블 신호(WE)가 결함검출 메모리(312)에 전달되어 결함 셀의 어드레스가 결함검출 메모리(312)에 저장될 수 있도록 한다.
이와는 달리 외부 핀으로부터 입력되는 라이트 인에이블 신호(WE)를 사용하지 않고, 카운터(314)에서 출력되는 라이트 디세이블 신호(WD)를 이용하여 직접 결함검출 메모리(312)의 쓰기 동작을 제어할 수 도 있다. 이 결함검출 메모리(312)에 저장되는 어드레스로 지정된 메모리 영역은 리던던시 메모리로 대체된다.
도 4는 본 발명에 따른 플래쉬 메모리의 테스트 방법을 나타낸 플로우 차트이다. 도 4에 나타낸 것과 같이 테스트가 시작되면 어드레스가 설정되고 프로그래밍 명령에 의해 플래쉬 메모리에 프로그래밍이 진행된다. 이와 같은 프로그래밍을 통하여 결함이 존재하는지를 진단하게 된다. 이와 같은 결함의 진단이 최종 어드레스 영역까지 진행되면, 최종 테스트인지를 판단한다. 만약 최종 테스트가 아닐때에는 카운트를 증가시켜서 다시 결함진단 과정을 반복하고, 최종 테스트인 경우에는 결함 셀의 어드레스를 저장한 다음 테스트를 종료한다.
본 발명은 플래쉬 메모리의 테스트 도중에 발생하는 결함 셀의 어드레스 저장과정을 생략하고 최종 테스트가 완료된 이후에 결함 셀의 어드레스값을 저장하도록 하여 테스트에 소요되는 시간을 크게 단축시키는 효과를 제공한다.

Claims (3)

  1. 플래쉬 메모리의 테스트 장치에 있어서,
    테스트에 필요한 테스트 어드레스와 테스트 패턴 데이터를 발생시켜서 상기 플래쉬 메모리로 출력하고, 상기 테스트 어드레스와 상기 테스트 패턴에 의해 상기 플래쉬 메모리에서 생성될 것으로 예측되는 예측 데이터 및 제 1 제어신호를 발생시키는 테스트 패턴 발생기와;
    상기 예측 데이터가 입력되고, 상기 테스트 어드레스와 상기 테스트 패턴에 의해 상기 플래쉬 메모리에서 발생한 리드 데이터와 상기 예측 데이터를 비교하여 일치하지 않을 때 결함발생 신호를 발생시키는 논리 비교기와;
    상기 테스트 어드레스와 상기 테스트 패턴 데이터가 발생하고 일정시간이 경과하면 제 2 제어신호를 발생시키는 제어수단과;
    상기 테스트 어드레스와 상기 결함발생 신호가 입력되고, 상기 제 2 제어신호가 상기 테스트 어드레스의 값을 저장하는 저장수단을 포함하는 플래쉬 메모리의 테스트 장치.
  2. 청구항 1에 있어서, 상기 제어수단은 상기 제 1 제어신호에 의해 인에이블되어 테스트 회수를 카운트하고, 일정값까지 카운트되면 상기 제 2 제어신호를 발생시키는 카운터인 것이 특징인 플래쉬 메모리의 테스트 장치.
  3. 플래쉬 메모리의 테스트 방법에 있어서,
    어드레스가 설정된 상태에서 테스트 명령을 발생시키는 단계와;
    상기 플래쉬 메모리의 결함을 진단하는 단계와;
    최종 테스트인지를 확인하는 단계와;
    최종 테스트일 때 결함 셀의 어드레스를 저장하는 단계와;
    최종 테스트가 아닐 때 상기 결함 진단 단계를 반복하여 실시하는 단계를 포함하는 플래쉬 메모리의 테스트 방법.
KR1019980059127A 1998-12-28 1998-12-28 플래쉬 메모리의 테스트 장치 및 방법 KR20000042837A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980059127A KR20000042837A (ko) 1998-12-28 1998-12-28 플래쉬 메모리의 테스트 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980059127A KR20000042837A (ko) 1998-12-28 1998-12-28 플래쉬 메모리의 테스트 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20000042837A true KR20000042837A (ko) 2000-07-15

Family

ID=19566090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980059127A KR20000042837A (ko) 1998-12-28 1998-12-28 플래쉬 메모리의 테스트 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20000042837A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030032815A (ko) * 2001-10-16 2003-04-26 미쓰비시덴키 가부시키가이샤 반도체 시험장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030032815A (ko) * 2001-10-16 2003-04-26 미쓰비시덴키 가부시키가이샤 반도체 시험장치

Similar Documents

Publication Publication Date Title
US6907555B1 (en) Self-test circuit and memory device incorporating it
KR100234504B1 (ko) 선택된 고장에 대한 고장정보를 포착하는 집적회로의 테스트 방법 및 내장된 자기 테스트 장치
KR101131557B1 (ko) 반도체 메모리 장치의 리페어 회로 및 리페어 방법
EP0620556B1 (en) Semiconductor memory device having register for holding test resultant signal
KR0170271B1 (ko) 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
US6297997B1 (en) Semiconductor device capable of reducing cost of analysis for finding replacement address in memory array
KR100745403B1 (ko) 반도체 메모리 장치 및 그 셀프 테스트 방법
US6014336A (en) Test enable control for built-in self-test
KR100746389B1 (ko) 결함 메모리 셀의 어드레스를 저장하기 위한 메모리유닛을 갖춘 집적 반도체 메모리
US6603691B2 (en) Semiconductor device including built-in redundancy analysis circuit for simultaneously testing and analyzing failure of a plurality of memories and method for analyzing the failure of the plurality of memories
US20050166111A1 (en) Memory built-in self test circuit with full error mapping capability
JPH09128998A (ja) テスト回路
US5991213A (en) Short disturb test algorithm for built-in self-test
US10325669B2 (en) Error information storage circuit and semiconductor apparatus including the same
JPH10170607A (ja) 半導体デバイスのテスト装置
US7013414B2 (en) Test method and test system for semiconductor device
JPH10188597A (ja) メモリ試験装置
JP4514028B2 (ja) 故障診断回路及び故障診断方法
KR100297678B1 (ko) 메모리시험장치
US7206237B2 (en) Apparatus and method for testing a memory device with multiple address generators
JP2008059718A (ja) 半導体記憶装置
KR20000042837A (ko) 플래쉬 메모리의 테스트 장치 및 방법
JP3406652B2 (ja) フラッシュメモリ試験装置
KR20020068768A (ko) 내장 메모리를 위한 빌트 인 셀프 리페어 회로를 구비하는반도체 장치
JP2004319066A (ja) 相対アドレス方式ですべてのメモリセルのアクセスを可能にする半導体メモリ装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination