DE10014707A1 - Verfahren zur Fehlerunterscheidung und zur Bestimmung des Ausbeuteverlustes - Google Patents

Abstract

Ein Verfahren zur Unterscheidung von Fehlerarten zur Bestimmung des Ausbeuteverlustes der Fehlerarten bei der Herstellung von Halbleitereinrichtungen wird offenbart. Elektrische Erfassung wird auf einem Wafer durchgeführt, welcher zur Herstellung von Halbleitereinrichtungen darauf verwendet wird. Das Verfahren kann automatisch Fehlerarten unterscheiden und ferner das entsprechende Herstellungsverfahren bestimmen. Weiterhin kann das Verfahren zur Bestimmung des Grades verwendet werden, mit dem jede Fehlerart zum Gesamtausbeuteverlust beiträgt. Eine Fehlerart, die am meisten zum Ausbeuteverlust beiträgt, wird gekennzeichnet. Die Ergebnisse können als Information zur Fehlerbehebung verwendet werden.

Description

Die Erfindung betrifft im Allgemeinen ein Verfahren zur Unterscheidung von Fehlerarten von Halbleitereinrichtungen, und insbesonders ein Verfahren zur Unterscheidung von Fehlerarten und zur Bestimmung des Ausbeuteverlustbeitrags jeder Fehlerart bei der Herstellung von Halbleitereinrichtungen.

In der Herstellung von Halbleitereinrichtungen beeinflussen viele problematische Faktoren die Produkte. Deshalb müssen bei der Herstellung der Halbleitereinrichtung in dem Verfahren Testpunkte oder Testaufbauten beinhaltet sein. Nachdem die Halbleitereinrichtung hergestellt wurde, werden auf der Einrichtung Tests durchgeführt, um die Qualität jedes Schrittes des Herstellungsverfahrens der Halbleitereinrichtung zu bestimmen. Es werden Testdaten aufgenommen, die einen Waferakzeptanztest (WAT), Defektdaten, Ausbeute jedes Bereiches und Standardfehlerartdaten umfassen.

Ein herkömmliches Verfahren zur Unterscheidung von Fehlerarten wird manuell durch Vergleichen von Testdaten mit Standarddaten durchgeführt. Vergleichen der Daten und nachfolgendes Unterscheiden der Fehlerarten eines kommenden Wafers müssen allesamt manuell durchgeführt werden. Ein Nachteil des herkömmlichen Verfahrens ist, dass das manuelle Zuordnen viel Zeit erfordert. Ein anderer Nachteil des herkömmlichen Verfahrens ist, dass das manuelle Zuordnen Fehler oder Abweichungen aufgrund künstlichen Irrtümern verursachen kann. Es gibt kein herkömmliches Verfahren, welches Mathematik zu Unterscheidung der Fehlerarten anwendet. Ferner gibt es kein herkömmliches Verfahren, welches den Grad bestimmen kann, mit dem jede Fehlerart zum Gesamtausbeuteverlust beiträgt.

Die Erfindung liefert ein Verfahren zur Unterscheidung von Fehlerarten und zur Bestimmung des Ausbeuteverlustes von den Fehlerarten bei der Herstellung der Einrichtungen. Eine elektrische Erfassung wird auf einem Wafer durchgeführt, welcher nachfolgend zur Herstellung von Halbleitereinrichtungen verwendet wird. Das Verfahren kann automatisch Fehlerarten unterscheiden und weiterhin das entsprechende Herstellungsverfahren berechnen. Ferner kann das Verfahren den Grad bestimmen, mit dem jede Fehlerart zum Gesamtausbeuteverlust beiträgt. Die Fehlerart wird gekennzeichnet, die am meisten zum Ausbeuteverlust beiträgt. Das Ergebnis kann als Information zur Fehlerbehebung verwendet werden.

Das erfindungsgemäße Verfahren umfasst das Durchführen eines TSLY (Test Sequence Limited Yield)-Fehlerarttests, um einen weichen Fehler in 19 unterschiedliche Fehlerpunkte (oder Fehlerarten) einzuteilen. Der TSLY-Fehlertest umfasst zwei Schritte und kann den Grad bestimmen, mit dem jeder der 19 Fehlerpunkte zum Gesamtausbeuteverlust (d. h. Ausbeuteverlustbeitrag) beiträgt. Zuerst werden die Gesamtdaten des Fehlerbereichszählers eines Wafers zu jedem Fehlerpunkt sortiert, um den maximalen Wert herauszufinden, und nachfolgend wird der entsprechende Fehlerpunkt bestimmt. Anschließend wird der Ausbeuteverlust des entsprechenden Fehlerpunktes herausgefunden. Eine Gleichung wird zur Berechnung des Grades bereitgestellt, mit dem jeder Fehlerpunkt zum Gesamtausbeuteverlust des Wafers beiträgt.

Das erfindungsgemäße Verfahren umfasst auch die Durchführung eines Fehlerarttests zur klassifizierenden Mustererkennung (CPR), um einen harten Fehler in 17 unterschiedliche Fehlerpunkte (oder Fehlerarten) einzuteilen. Für jeden der Fehlerpunkte wird der Betrag C_item berechnet, welches die Anzahl ist, mit dem der Fehlerpunkt auf einem Chip (oder einem Stempel) auftritt. Anschließend werden die C_item jedes Stempels eines Wafers addiert, um eine Summe S zu erhalten. Aus der vorstehenden Beschreibung weist jeder Fehlerpunkt ein C_item für jeden Stempel und eine Summe S für jeden Wafer auf. Beispielsweise wird C_item/S für jeden Fehlerpunkt berechnet, so dass 17 Datenwerte für jeden Stempel erhalten werden. Für einen Stempel wird der größte Wert (C_item/S) aus den 17 Datenwerten gefunden, und der entsprechende Fehlerpunkt wird als der Hauptfehler des Stempels notiert. Dadurch werden die Hauptfehler aller Stempel eines Wafers notiert. Anschließend wird die Häufigkeit des Auftretens eines jeden Fehlerpunktes auf dem Wafer berechnet. Ein Ausbeuteverlust Y_total des Wafers wird aus der Durchführung eines elektrischen Tests auf dem Wafer erhalten. Eine Gleichung zur Berechnung der Ausbeuteverlustbeiträge eines jeden Fehlerpunktes auf dem Wafer wird bereitgestellt.

Andere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden ausführlichen Beschreibung der bevorzugten, aber nicht einschränkenden Ausführungsformen ersichtlich. Die Beschreibung nimmt Bezug auf die beigefügten Zeichnungen, in denen:

Fig. 1 ein Flussdiagramm ist, das die Schritte einer bevorzugten Ausführungsform des Verfahrens zur Unterscheidung weicher Fehler und zur Berechnung jedes Ausbeuteverlustbeitrags jedes weichen Fehlerpunktes zeigt; und

Fig. 2 ein Flussdiagramm ist, das die Schritte einer bevorzugten Ausführungsform des Verfahrens zur Unterscheidung harter Fehler und zur Berechnung jedes Ausbeuteverlustbeitrags jedes harten Fehlerpunktes zeigt.

Es gibt zwei Fehlertypen bzw. Fehlersorten bei Halbleitereinrichtungen. Eine wird mit "harten Fehler", die andere mit "weichen Fehler" bezeichnet. Bei einer Halbleitereinrichtung mit hartem Fehler wird der Ausfall der Halbleitereinrichtung sogleich erfasst (d. h. der Ausfall ist zeitunabhängig). Ein harter Fehler wird korrekt erfasst, wenn ein Prüfstrom an der Halbleitereinrichtung angelegt wird. Auf der anderen Seite wird ein weicher Fehler über die Zeit erfasst (d. h. der Ausfall ist zeitabhängig). Wenn zum ersten mal ein Prüfstrom an die Halbleitereinrichtung angelegt wird, arbeitet die Halbleitervorrichtung normal, nach einer Zeitperiode jedoch versagt die Halbleitereinrichtung oder hat eine Fehlfunktion. Dieser Ausfall wird als "weicher Fehler" bezeichnet.

Die TSLY (Test Sequence Limited Yield) ist ein Verfahren zum Testen eines weichen Fehlers und umfasst viele Fehlerpunkte. Das Verfahren umfasst zwei Schritte. Ein erster Schritt des TSLY-Verfahrens ist beispielsweise Yb_S4. Fehlerpunkte von Yb_S4 beinhalten beispielsweise HiVcc, IOFL1, LPST1, LPSTC, VBUMIP. . . etc. Ein zweiter Schritt des TSLY-Verfahrens wird mit Yb_S3 bezeichnet. Fehlerpunkte von Yb_S3 beinhalten 3 VFTRP, BLC, FCELBL, HIAWBI, HVPL, LPVL, RETE 1, RETE3, TRCDSC . . . etc. Jeder Fehlerpunkt entspricht einem speziellen Verfahren oder Aufbau. Wenn das TSLY-Verfahren einen Fehlerpunkt oder mehrere Fehlerpunkte ergibt, bedeutet das daher, dass der Fehler bei bestimmten Verfahren oder Aufbauten auftrat, die diesen Fehlerpunkten entsprechen. Nach der Durchführung des TSLY-Verfahrens erscheint ein den Fehlerbereichszähler (FRC) zeigendes Ergebnis, wobei der FRC die Gesamtanzahl der Bereiche auf einem Chip angibt, die als fehlerhaft gekennzeichnet sind.

Ein Wafer kann 400 Chips (Stempel) aufweisen, welche der Reihe nach mit C₁, C₂, C₃, . . . C₄₀₀ bezeichnet werden. Jeder der Chips besitzt 64 Mbits, die in 1024 Bereiche aufgeteilt sind und mit R₁, R₂, R₃, . . ., R₁₀₂₄ bezeichnet werden. Wenn ein Test durchgeführt wird, bewirkt jeder in einem Bereich gefundener Fehler eine Kennzeichnung des Bereiches als fehlerhaft. Anschließend werden für jeden der Chips die Fehlerbereiche gezählt. Der maximale Wert der Zählung beträgt 1024.

Es soll angemerkt werden, dass die Anzahl der Fehlerpunkte nicht immer konstant ist. Fehlerarten können sich gemäß dem Herstellungsverfahren verändern, so kann sich die Anzahl der Fehlerpunkte ebenfalls verändern. Beispielsweise kann ein erster Schritt Yb_S4 des TSLY-Verfahrens 6 Fehlerpunkte aufweisen. Nach Durchführung des ersten Schritts werden 6 Datenwerte des gesamten Fehlerbereichszählers jedes Fehlerpunktes in einem Wafer erhalten. Das Maximum der 6 Datenwerte wird herausgefunden, und der dem maximalen Datenwert entsprechende Fehlerpunkt wird als der Hauptfehler notiert. Anschließend kann der zweite Schritt Yb-S3 13 Fehlerpunkte aufweisen. In dem zweiten Schritt werden 13 Datenwerte des gesamten Fehlerbereichszählers jedes Fehlerpunktes bei einem Wafer erhalten. Der größte Wert der 13 Datenwerte wird herausgefunden, und der dem größten Datenwert entsprechende Fehlerpunkt wird als der Hauptfehler notiert.

Anschließend werden beispielsweise X Wafer gefunden, die einen Hauptfehler der Fehlerpunkte, HiVcc, aufweisen. Danach wird der Ausbeuteverlust eines jeden Wafers in den X Wafern herausgefunden. Die Anzahl der Y Wafer, die einen Hauptfehler der Fehlerpunkte, beispielsweise LPST1, aufweisen, wird in ähnlicher Weise herausgefunden. Danach wird der Ausbeuteverlust eines jeden Wafers in den Y Wafern herausgefunden. Das Gleiche wird für jeden Fehlerpunkt durchgeführt. Das Verfahren liefert eine Gleichung zur Berechnung der Anteile des Ausbeuteverlustes der Charge (Y_lost/item) jedes Fehlerpunktes einer Charge Wafer. Die Gleichung lautet:

Wobei n die Anzahl der Wafer mit dem Fehlerpunkt ist, N die Gesamtanzahl der Wafer in einer Charge Wafer ist, und y₁, y₂, . . . y_n der Ausbeuteverlust für den Fehlerpunkt des n-ten Wafers in der Charge ist.

Fig. 1 ist ein Flussdiagramm, das die Schritte einer bevorzugten Ausführungsform des Verfahrens zur Unterscheidung weicher Fehler und zur Berechnung des Ausbeuteverlustbeitrags für jeden weichen Fehlerpunkt zeigt. Im Schritt 210 wird das TSLY- Verfahren auf jedem der kommenden Wafer durchgeführt. Das TSLY-Verfahren weist zwei Schritte, Yb_S4 und Yb_S3 auf. Der erste und der zweite Schritt brauchen unterschiedliche Zeitdauern bis zum Abschluss.

Im Schritt 220 wird der Gesamtfehlerbereichszähler für jeden Fehlerpunkt auf einem Wafer berechnet. Es gibt für jeden kommenden Wafer beispielsweise 6 Datenwerte im ersten Schritt Yb_S4, und 13 Datenwerte im zweiten Schritt Yb_S3.

Im Schritt 230 werden der größte Datenwert aus den 6 Datenwerten und der dem größten Datenwert entsprechende Fehlerpunkt herausgegriffen. Anschließend werden der größte Datenwert aus den 13 Datenwerten und der dem größten Datenwert entsprechende Fehlerpunkt herausgegriffen. Danach wird der Hauptfehler jedes Schrittes bestimmt.

Im Schritt 240 werden die Wafer mit dem gleichen Hauptfehler zusammengefasst. Die Anzahl der Wafer mit dem gleichen Hauptfehler, der Ausbeuteverlust jedes Wafers und die Gesamtanzahl der kommenden Wafer werden genommen und in die Gleichung (1) eingesetzt. Folglich wird der Ausbeuteverlustbeitrag der Charge jedes Fehlerpunktes für alle kommenden Wafer erhalten.

In jeden Herstellungsabschnitten hergestellte Wafer weisen für jeden Fehlerpunkt einen Ausbeuteverlustbeitrag der Charge auf. Für jeden Fehlerpunkt werden die Werte des Ausbeuteverlustbeitrags der Charge aus den unterschiedlichen Herstellungsabschnitten miteinander verglichen. Durch Vergleich dieser Werte kann erkannt werden, ob oder nicht das Herstellungsverfahren verbessert wurde, um den Fehlerpunkt zu korrigieren. Folglich können jegliche weitere Verbesserungen bestimmt werden, die in den Herstellungsverfahren umgesetzt werden müssen.

Weiterhin werden Werte des Ausbeuteverlustbeitrags von den unterschiedlichen Fehlerpunkten der gleichen Charge Wafer miteinander verglichen. Wenn beispielsweise der erste Fehlerpunkt einen größeren Ausbeuteverlustbeitrag als der zweite Fehlerpunkt besitzt, offenbart dies, dass das dem ersten Fehlerpunkt entsprechende Herstellungsverfahren ein größeres Problem als das dem zweiten Fehlerpunkt entsprechende Herstellungsverfahren ist. Deshalb muss das dem ersten Fehlerpunkt entsprechende Herstellungsverfahren als erstes korrigiert werden.

Wie das Verfahren vorstehend beschreibt, kann der Ausbeuteverlust eines Herstellungsverfahrens berechnet werden. Ebenso kann der Ausbeuteverlustbeitrag eines bestimmten Fehlerpunktes berechnet werden. Das berechnete Ergebnis kann als Referenz zur Verbesserung des Herstellungsverfahrens verwendet werden. Das Verfahren umfasst die Verwendung einer Gleichung zur Berechnung des Ausbeuteverlustbeitrags jedes Fehlerpunktes, was die im herkömmlichen Verfahren zur manuellen Unterscheidung und zum Prüfwertevergleich verwendete Zeit einspart.

Der Test für harte Fehler umfasst den Gleichstrom (DC)-Test und Funktionstest. Y_dc ist der Gesamtausbeuteverlust eines Wafers, der aus dem DC-Stromtest berechnet wird. Y_A ist der Gesamtausbeuteverlust eines Wafers, der aus dem Funktionstest berechnet wird. Nach der Herstellung von Halbleitereinrichtungen einer Charge Wafer wird der DC-Stromtest auf den Wafern durchgeführt. Die Testergebnisse der Wafer werden in einer Waferkarte festgehalten und der Ausbeuteverlust Y_dc wird erhalten. Auf der Waferkarte werden alle Chips (Stempel) der Wafer mit einem Testergebnis "passieren" oder "Fehler" markiert. Der Funktionstest wird ebenfalls nach der Herstellung der Halbleitereinrichtungen einer Charge Wafer durchgeführt. Der Funktionstest wird jedoch nach der Durchführung des DC-Stromtests durchgeführt. Der Funktionstest wird lediglich auf den "passieren"-Chips durchgeführt. Nach Durchführung des Funktionstests, wird der Ausbeuteverlust Y_A erhalten.

Bei der Herstellung von Halbleitereinrichtungen wird der Ausbeuteverlust hauptsächlich durch Fehler verursacht, die auf den Chips auftreten. Die Aufgabe der Erfindung ist es, ein Verfahren zur Berechnung des Beitrags jedes Fehlerpunktes am Gesamtausbeuteverlust bereitzustellen. Das Verfahren umfasst die Bestimmung des Grades, mit dem jeder Fehlerpunkt zum Gesamtausbeuteverlust beiträgt, durch Durchführung einer Berechnung unter Verwendung der Gesamtanzahl der Chips mit einem Fehlerpunkt und dem Gesamtausbeuteverlust der Wafer Y_DC.

Die klassifizierende Mustererkennung (CPR) ist ein Testprogramm für harte Fehler. Ein Chip ist beispielsweise in 1024 Zellen aufgeteilt. Jede der 1024 Zellen wird als eine Einfachzelle bezeichnet. Wenn irgendein Teil der Einfachzelle einen Fehler aufweist, dann wird die gesamte Zelle als fehlerhaft markiert. Die 1024 Zellen sind in einem Gittermuster ausgelegt, wobei jede Zelle andere, an sie angrenzende Zellen aufweist. Es gibt beispielsweise 17 Fehlerpunkte, die in den 1024 Zellen auftreten können. Diese Fehlerpunkte können wie folgt klassifiziert werden. Ein Fehlerpunkt einer Einfachzelle tritt auf, wenn eine der 1024 Zellen fehlerhaft ist, wobei alle benachbarten Zellen in Ordnung sind. Ein Doppel- Bit Fehlerpunkt (Fehlerpaar) tritt auf, wenn zwei angrenzende Zellen fehlerhaft sind. Ein Ein-Mega Fehlerpunkt tritt auf, wenn vier angrenzende Zellen fehlerhaft sind. Die 17 Fehlerpunkte sind ähnlich benannt und klassifiziert. Die 17 Fehlerpunkte können beispielsweise umfassen: BL16M, BL1M, BL 2M, BLK16M, BLK1M, BLK2M, BLK4M, BLK8M, MDQ16, MDQ32, NO DATA, PAIRED, SINGLE, TOTAL, UNKNOWN, WL, WLSHT.

Während der Durchführung des CPR-Testprogramms auf den 1024 Zellen eines Chips, werden zur gleichen Zeit Werte für die 17 Fehlerpunkte gesammelt. Die Datenmenge, die für jeden Fehlerpunkt gesammelt werden kann, ist davon abhängig, wieviele Chips auf einem Wafer sind. Wenn eine Zelle in einem Chip fehlerhaft ist, wird der Wert des NO DATA- Punktes immer Null sein. Beispielsweise kann die Anzahl der Zeiten bzw. Häufigkeit, mit der ein Einfachfehler auf einem Wafer auftritt, durch Aufaddieren der Häufigkeiten herausgefunden werden, mit denen ein Einfachfehler auf allen Chips auf dem Wafer auftritt.

Wenn ein Chip 1024 Zellen aufweist, beträgt die maximale Anzahl der Einfachfehler 512. Wenn ein Chip nur Fehlerpaare aufweist, beträgt die maximale Anzahl der Fehlerpaare 256. Deshalb kann bloßes Betrachten der Anzahl der Einfachfehler oder der Fehlerpaare zur Bestimmung des Hauptfehlers zu einer falschen Beurteilung des Hauptfehlers als ein Einfachfehler führen.

Zur Bestimmung des realen bzw. richtigen Hauptfehlers wird die Summe der Häufigkeiten berechnet, mit denen ein Fehler auf den Chips eines Wafers gefunden wird. Die Summe des ersten Fehlerpunktes wird mit S. bezeichnet. Die Summe des zweiten Fehlerpunktes wird mit S₂ bezeichnet. Diese Berechnung wird durchgeführt, bis die Summe des letzten Fehlerpunktes S₁₇ bestimmt ist. Die Häufigkeit, mit der der erste Fehlerpunkt auf dem ersten Chip auftritt, wird mit C1₁ bezeichnet. Die Häufigkeit, mit der der zweite Fehlerpunkt auf dem ersten Chip auftritt, wird mit C1₂ bezeichnet. Die Häufigkeit, mit der der letzte Fehlerpunkt auf dem ersten Chip auftritt, wird mit C1₁₇ bezeichnet. Die Häufigkeit, mit der der erste Fehlerpunkt auf dem zweiten Chip auftritt, wird mit C2₁ bezeichnet. Die Häufigkeit, mit der der zweite Fehlerpunkt auf dem zweiten Chip auftritt, wird mit C2₂ bezeichnet. Die Häufigkeit, mit der der letzte Fehlerpunkt auf dem zweiten Chip auftritt, wird mit C2₁₇ bezeichnet. Dies wird fortgesetzt, bis die Häufigkeiten bestimmt sind, mit denen jeder Fehlerpunkt auf jeden Chip auftritt.

Dann wird C1₁/S₁ berechnet. In ähnlicher Weise werden alle Werte für C1₂/S₂, C1₃/S₃, . . ., C1₁₇/S₁₇ berechnet. Der größte Wert aus C1₁/S₁, C1₂/S₂, C1₃/S₃, . . ., C1₁₇/S₁₇, wird herausgenommen, und der dem größten Wert entsprechende Fehlerpunkt wird als der Hauptfehler für diesen Chip bezeichnet. Dieses Verfahren wird durchgeführt, um die Hauptfehler aller Chips herauszufinden. Der Ausbeuteverlustbeitrag jedes Fehlerpunktes für jeden Wafer (Y_lost/item) kann mit folgender Gleichung berechnet werden:

Y_lost/item = Y_total × f/F (2)

Wobei Y_total der Gesamtausbeuteverlust eines Wafers ist; f die Anzahl der Chips in einem Wafer ist, die den gleichen Hauptfehler aufweisen; und F die Gesamtanzahl der Chips mit Fehler (fehlerhafte Chips) in einem Wafer ist. Y_total ist bei der Durchführung eines DC- Stromtests Y_dc. Y_total ist bei der Durchführung eines Funktionstests Y_A.

Fig. 2 ist ein Flussdiagramm, das die Verfahrensschritte einer bevorzugten Ausführungsform des Verfahrens zur Unterscheidung harter Fehler und zur Berechnung des Ausbeuteverlustbeitrags jedes harten Fehlerpunktes zeigt. Im Schritt 308 wird der DC- Stromtest oder der Funktionstest auf allen kommenden Wafern durchgeführt. Jeder Wafer weist dann einen Gesamtausbeuteverlust Y_total auf.

Im Schritt 310 wird der CPR-Test auf den Wafern durchgeführt. Der CPR-Test umfasst beispielsweise 17 Fehlerpunkte.

Im Schritt 312 wird die Gesamtanzahl F der fehlerhaften Chips auf einem Wafer erhalten. Die Häufigkeit C_item wird herausgefunden, mit der jeder Fehlerpunkt auf jedem Chip auftritt.

Im Schritt 314 wird die Summe S_item für jeden Fehlerpunkt berechnet, der auf dem Wafer auftritt. Der Wafer weist viele Chips auf. Die Summe S_item wird durch Addition aller C_item des Wafers herausgefunden.

Im Schritt 316 wird C_item/S_item für jeden Fehlerpunkt auf einem Chip berechnet, so dass es 17 Datenwerte von dem CPR-Test gibt. Der größte Datenwert aus den 17 Datenwerten wird herausgenommen. Der dem größten Datenwert entsprechende Fehlerpunkt wird als der Hauptfehler des Chips bezeichnet.

Im Schritt 322 wird die Anzahl f der Chips auf einem Wafer herausgefunden, die den gleichen Hauptfehler aufweisen. Anschließend werden f, F und Y_total zur Berechnung der Gleichung (2) verwendet. Dadurch wird der Ausbeuteverlustbeitrag jedes Fehlerpunktes für den ersten Wafer bestimmt.

Im Schritt 324 werden die Schritte 312-322 für alle kommenden Wafer wiederholt.

Jeder Wafer kann beispielsweise 17 Datenwerte für den Ausbeuteverlustbeitrag jedes Fehlerpunktes aufweisen. Danach kann für alle kommenden Wafer in einer Herstellungsperiode der Ausbeuteverlustbeitrag jedes Fehlerpunktes berechnet werden. Durch Vergleichen der Ausbeuteverlustbeiträge der unterschiedlichen Fehlerpunkte kann bestimmt werden, welcher Fehlerpunkt korrigiert werden muss. Das vorstehend beschriebene Verfahren für den Test harter Fehler kann automatisch durch einen Rechner durchgeführt werden, so dass die Zeit eingespart wird, die ein herkömmliches Verfahren zur manuellen Unterscheidung und zum Vergleich der Prüfdaten benötigt.

Obwohl die Erfindung durch ein Beispiel und mit Begriffen einer bevorzugten Ausführungsform beschrieben wurde, ist es klar, dass die Erfindung nicht darauf beschränkt ist. Im Gegenteil ist es beabsichtigt, verschiedene Modifikationen und ähnliche Anordnungen und Verfahren einzuschließen, und dem Schutzumfang der beigefügten Ansprüche soll folglich die breiteste Interpretation derart gewährt werden, dass alle diese Modifikationen und ähnlichen Anordnungen und Verfahren eingeschlossen sind.

Claims (7)

1. Verfahren zur Unterscheidung von Fehlerpunkten und zum Berechnen eines Ausbeuteverlustbeitrags eines jeden Fehlerpunktes, umfassend die Schritte:
Bereitstellen einer Charge Wafer mit N Wafern, wobei jeder Wafer mehrere Chips aufweist, und jeder der Chips mehrere Zellen aufweist;
Durchführen eines Weichfehler-Testverfahrens auf jeder Charge Wafer, wobei das Weichfehler-Testverfahren mehrere Testpunkte aufweist, und jeder Testpunkt sich auf einem Fehlerpunkt bezieht;
jeweiliges Berechnen eines Fehlerbereichszählers für jeden Fehlerpunkt, der auf allen Wafern auftritt;
Herausfinden eines maximalen Fehlerbereichszählers und Anzeigen eines Fehlerpunktes, der dem maximalen Fehlerbereichszähler entspricht; und
Einsetzen der Anzahl der Wafer mit demselben Fehlerpunkt, des Ausbeuteverlustes jedes Wafers, und der Anzahl der gesamten kommenden Wafer in die Gleichung
Wobei n die Anzahl der Wafer mit dem gleichen Fehlerpunkt angibt, N die Gesamtanzahl der Wafer angibt, und Y₁, y₂, . . . y_n, jeweils den Ausbeuteverlust des n-ten Wafers darstellen.

2. Verfahren nach Anspruch 1, wobei das Weichfehler-Testverfahren zwei Schritte umfasst.

3. Verfahren nach Anspruch 2, wobei ein erster Schritt des Weichfehler-Testverfahrens 6 Fehlerpunkte umfasst, und ein zweiter Schritt des Weichfehler-Testverfahrens 13 Fehlerpunkte umfasst.

4. Verfahren zur Unterscheidung von Fehlerpunkten und zum Berechnen eines Ausbeuteverlustbeitrags eines jeden Fehlerpunktes, umfassend die Schritte:
Bereitstellen eines Wafers mit mehreren Chips, wobei jeder der Chips mehrere Zellen aufweist;
Durchführen einer Erfassung auf dem Wafer, um den Gesamtausbeuteverlust Ytocat zu erhalten;
Durchführen eines Hartfehler-Testverfahrens auf dem Wafer, wobei das Hartfehler- Testverfahren mehrere Testpunkte aufweist, und jeder Testpunkt sich auf einem Fehlerpunkt bezieht;
jeweiliges Herausfinden eines Hauptfehlers für jeden Chip, wobei der Hauptfehler der maximale Wert eines Fehlerpunktes ist, der auf dem Wafer auftrat;
Berechnen des Ausbeuteverlustbeitrags jedes Fehlerpunktes des Wafers unter Verwendung der Gleichung
y_lost/item = y_total × f/F
wobei f die Anzahl der Chips mit dem gleichen Hauptfehler angibt; F die Gesamtanzahl der Chips mit einem Fehler angibt, Y_total den Gesamtausbeuteverlust des Wafers angibt; und Y_lost/item den Ausbeuteverlustbeitrag eines Fehlerpunktes für den Wafer angibt.

5. Verfahren nach Anspruch 4, wobei das Hartfehler-Testverfahren 17 Fehlerpunkte umfasst.

6. Verfahren nach Anspruch 4, wobei der Schritt des jeweiligen Herausfindens des Hauptfehlers jedes Chips, in dem der Hauptfehler der maximale Wert eines Fehlerpunktes ist, der auf dem Wafer aufgetreten ist, ferner die Schritte umfasst:
Berechnen eines Zählers, C_item, der Anzahl der Zeiten bzw. Häufigkeit, mit der ein Fehlerpunkt auf einem Chip des Wafers auftritt;
Berechnen einer Summe, Sitem, des Zählers, C_item, der Anzahl der Zeiten bzw. Häufigkeit, mit der der Fehlerpunkt auf allen Chips des Wafers auftritt; und
Herausfinden eines Maximums von C_item/S_item und benennen eines Fehlerpunktes, der dem Maximum als ein Hauptfehler entspricht.

7. Verfahren nach Anspruch 4, wobei die Erfassung auf dem Wafer aus einer Gruppe ausgewählt wird, die aus Gleichstrom- bzw. DC-Erfassung und einer Funktions- Erfassung besteht.