DE10019790A1

DE10019790A1 - Testsystem für Halbleitervorrichtungen

Info

Publication number: DE10019790A1
Application number: DE10019790A
Authority: DE
Inventors: Hisashi Oikawa; Yasuo Watanabe
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1999-04-30
Filing date: 2000-04-20
Publication date: 2001-04-12
Anticipated expiration: 2020-04-21
Also published as: DE10019790C2; US6459292B1

Abstract

Es wird ein Testsystem für eine Halbleitervorrichtung offenbart, die eine Testvorrichtung, die einen Test für eine Halbleitervorrichtung ausführt, einen Host-Computer, der eine Reparaturanalyseverarbeitung ausführt, sowie eine Testvorrichtungssteuervorrichtung umfaßt, die die Testvorrichtung anweist, den Test auszuführen, und das Testergebnis dem Host-Computer mitteilt. Der Host-Computer besitzt ein bleibendes und residentes Programm, das für die analytische Verarbeitung erforderlich ist, und sendet die Daten zur Testvorrichtungssteuervorrichtung zu dem Zeitpunkt, zu dem die Daten erfaßt werden, die eine "Reparierbarkeit" oder "Unreparierbarkeit" anzeigen.

Description

HINTERGRUND DER ERFINDUNG

Die vorliegende Erfindung bezieht sich auf ein Testsystem für eine Halbleitervorrichtung zum Testen der Halbleiter vorrichtung, und insbesondere auf ein Testsystem für eine Halbleitervorrichtung, die zu einer Hochgeschwindigkeits beurteilung bezüglich der Reparatur eines Halbleiterspei chers fähig ist.

In einem Schritt zur Herstellung des Halbleiterspeichers sind bisher folgende Speicherreparaturschritte notwendig: für Halbleiterspeichervorrichtungen in einem Zustand eines Wafers vor dem Kapseln wird ein Funktionstest ausgeführt, wobei eine defekte Zelle auf der Grundlage von Fehlerinformationen als Ergebnis des Tests erfaßt wird, um sie durch eine Reservezelle zu ersetzen. Es gibt ein Testsystem für Halbleitervorrichtungen, das eine als Speicherreparaturanalysator bezeichnete Hardware besitzt für die ausschließliche Verwendung zur Erhaltung einer reparierbaren Auflösung, um eine erfaßte defekte Zelle durch eine Reservezelle zu ersetzen.

Fig. 4 ist eine Ansicht, die eine grobe Konfiguration des herkömmlichen Testsystems für Halbleitervorrichtungen mit dem Speicherreparaturanalysator zeigt. Das Testsystem für Halbleitervorrichtungen umfaßt eine Arbeitsstation 1 (EWS), einen Testvorrichtungsprozessor (TP) 2, eine Testvorrichtung (TESTER) 3, sowie einen Speicherrepara turanalysator (MRA) 5. Die Arbeitsstation 1 arbeitet als ein Umgebungsprozessor, vermittelt den Befehl einer Arbeit und die Meldung eines Ergebnisses zwischen einem Benutzer und der Testvorrichtung und steuert das gesamte Testsystem für Halbleitervorrichtungen. Genauer lädt die Arbeitsstation 1 ein Testprogramm auf den Testvorrich tungsprozessor 2, um einen Funktionstest auszuführen, und startet einen Reparaturanalyseprozeß gemäß einer vom Testvorrichtungsprozessor 2 ausgegebenen Anfrage, um eine Reparaturanalyse mittels des Speicherreparaturanalysators 5 auszuführen. Der Testvorrichtungsprozessor 2 bedient eine Schnittstelle zwischen der Arbeitsstation 1 und der Testvorrichtung 3 und führt ein Testprogramm aus, welches von der Arbeitsstation 1 durch Laden in einen internen Speicher kompiliert worden ist, und führt die Verarbei tung der Vorrichtungsmessung aus, wie z. B. verschiedene Tests der Funktionen und einen parametrischen Test mit Gleichstrom. Die Testvorrichtung 3 umfaßt einen algorith mischen Mustergenerator (ALPG), eine programmierbare Datenauswahlvorrichtung (PDS), einen Zeitablaufgenerator, einen Fehleranalysespeicher 4, eine Formatsteuervorrich tung, einen Digitalkomparator und eine Gleichstrom-Para metrik-Testeinheit, die über einen Testvorrichtungsbus miteinander verbunden sind, der für die Datenübertragung verwendet wird. In Fig. 4 ist nur der Fehleranalysespei cher 4 gezeigt, wobei die anderen Einheiten zur Vereinfa chung der Erläuterung weggelassen sind. Im Fehleranalyse speicher 4 werden Fehlerdaten als Ergebnis des Funktions tests gespeichert. Der Speicherreparaturanalysator 5 führt die folgenden Serien von Prozessen der Reparatur analyse durch: Aufnehmen der im Fehleranalysespeicher 4 gespeicherten Fehlerdaten in einen Fehlerpufferspeicher, Synchronisieren mit einem Analysestartsignal, das von der Arbeitsstation 1 ausgegeben wird, Erfassen einer fehler haften Zelle auf der Grundlage ihrer Fehlerdaten, Finden einer notwendigen Reparaturauflösung, um die Halbleiter vorrichtung zu einem Produkt ohne Fehler zu machen durch Ersetzen der fehlerhaften Zelle durch eine Reservezelle, und Senden der Reparaturauflösung zur Arbeitsstation 1.

Das obenbeschriebene Testsystem für Halbleitervorrichtun gen kann eine Vorrichtungsmessung (Funktionstest) mittels der Testvorrichtung 3 und eine Reparaturanalyse mittels des Speicherreparaturanalysators 5 parallel ausführen. Vor der Ausführung der Reparaturanalyse ist es erforder lich, die Vorrichtungsmessung (Funktionstest) mit der Testvorrichtung 3 auszuführen und die Fehlerdaten als Ergebnis im voraus im Fehleranalysespeicher 4 zu spei chern. Bei dem herkömmlichen Testsystem für Halbleiter vorrichtungen weist daher der Testvorrichtungsprozessor 2 die Übertragung der Fehlerdaten vom Fehleranalysespeicher 4 in den Fehlerpufferspeicher des Speicherreparaturanaly sators 5 an und weist ferner die Arbeitsstation 1 am Endpunkt des ersten Funktionstests an, den Reparaturana lyseprozeß auszuführen.

Die Arbeitsstation 1, die den Befehl zum Ausführen der Reparaturanalyse erhalten hat, liest den Reparaturanaly seprozeß von einer Festplatte, um diesen zu starten, liest eine für die Analyse erforderliche Datei von der Festplatte, um Analysedaten vorzubereiten, und sendet die Analysedaten zum Speicherreparaturanalysator 5. Der Speicherreparaturanalysator 5, der die Analysedaten empfangen hat, führt die Reparaturanalyse auf der Grund lage der im Fehlerpufferspeicher gespeicherten Fehlerda ten aus und erstellt Reparaturlösungsdaten, um sie an die Arbeitsstation 1 zurückzugeben.

Die Arbeitsstation 1, die die Reparaturlösungsdaten empfangen hat, zeichnet die Reparaturlösungsdaten auf der Festplatte auf und meldet den Abschluß der Reparaturana lyse dem Testvorrichtungsprozessor 2. Die Testvorrichtung 3 hat parallel den nächsten zweiten Funktionstest bereits während der Reparaturanalyse durch die Arbeitsstation 1 und den Speicherreparaturanalysator 5 ausgeführt. Der Testvorrichtungsprozessor 2, der das Signal für den Ab schluß der Reparaturanalyse empfangen hat, weist somit die Arbeitsstation 1 und den Speicherreparaturanalysator 5 ebenso wie in den obenbeschriebenen Schritten am End punkt des zweiten Funktionstests an, die Reparaturanalyse entsprechend dem zweiten Funktionstest durchzuführen. Wenn der zweite Funktionstest vor dem Ende der Reparatur analyse abgeschlossen worden ist, weist der Testvorrich tungsprozessor 2 die Ausführung der Reparaturanalyse, die dem zweiten Funktionstest entspricht, zum Zeitpunkt des Empfangs der Meldung über den Abschluß der Reparaturana lyse an.

Durch diese Schritte erlaubt eine parallele Ausführung der Reparaturanalyse und der Funktionstests, daß die Reparaturanalyse und die Funktionstests effizient und mit hoher Geschwindigkeit ausgeführt werden. Somit wird ein sehr hoher Durchsatz des Gesamtsystems erreicht. Für den Test der Halbleitervorrichtung kann jedoch ein Test ausgeführt werden durch Reflektieren des Ergebnisses der Reparaturanalyse, die dem vorher ausgeführten ersten Funktionstest entspricht, auf den nächsten Funktionstest. Als ein Ergebnis der Reparaturanalyse kann z. B. die Gesamtzahl der Teststunden für eine Vorrichtung, die als unreparierbar (Nichtfreigabe (defektes Produkt)) ermit telt worden ist, verkürzt werden durch Weglassen des nächsten zweiten Funktionstests und der zugehörigen Reparaturanalyse. In einem solchen Fall sollte der näch ste zweite Funktionstest ausgeführt werden durch Warten auf den Abschluß der Reparaturanalyse. Dies zeigt fol gende Probleme auf: der Funktionstest und die Reparatur analyse sollten in serieller Reihenfolge und wechselweise ausgeführt werden; der Durchsatz kann durch Parallelver arbeitung nicht verbessert werden. Ferner ist es ein Problem, daß der Abfall des Durchsatzes die für die Reparaturanalyse erforderliche Zeitspanne verlängert.

ZUSAMMENFASSUNG DER ERFINDUNG

Die vorliegende Erfindung wurde hinsichtlich dieser Probleme geschaffen. Es ist eine Aufgabe der Erfindung, ein Testsystem für eine Halbleitervorrichtung zu schaf fen, die die parallele Ausführung des Funktionstests und der Reparaturanalyse durch Reflektieren des Ergebnisses der Reparaturanalyse auf den nächsten Test ermöglicht.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Testsystem für eine Halbleitervorrichtung zu schaf fen, das die Verkürzung der Gesamttestzeit für die Repa raturanalyse ermöglicht.

Das Testsystem der vorliegenden Erfindung für eine Halb leitervorrichtung umfaßt eine Testvorrichtungseinheit, die einen gegebenen Test für eine Halbleitervorrichtung ausführt, eine Host-Computereinheit, die eine Reparatur analyseverarbeitung auf der Grundlage eines Testergebnis ses der Testvorrichtungseinheit ausführt, eine Testvor richtungssteuereinheit, die die Testvorrichtungseinheit anweist, den Test durch Steuern der Testvorrichtungsein heit auszuführen, und die Host-Computereinheit benach richtigt, um die Reparaturanalyseverarbeitung auf der Grundlage des Testergebnisses durchzuführen, wobei die Host-Computereinheit diese Daten der Testvorrichtungs steuereinheit zu dem Zeitpunkt sendet, zu dem die Daten, die eine reparierbare oder unreparierbare Vorrichtung anzeigen, als Ergebnis der Reparaturanalyseverarbeitung erfaßt werden, um die Verarbeitung zum Suchen einer Repa raturlösung für die reparierbare Vorrichtung auszuführen.

Es ist wichtig, ob die Halbleitervorrichtung reparierbar oder unreparierbar ist, im Fall der Ausführung eines Tests durch Reflektieren des Ergebnisses der Reparatur analyse, die dem vorangehenden Funktionstest entspricht, auf den nächsten Funktionstest in einem Test der Halblei tervorrichtung. Die Reparaturlösung selbst wird nicht auf den nächsten Funktionstest reflektiert. Bei der vorlie genden Erfindung können daher der nächste zweite Funkti onstest und die zugehörige Reparaturanalyseverarbeitung auf der Grundlage der Daten weggelassen werden, die einen unreparierbaren Zustand anzeigen, um die Gesamtzahl der möglichen Teststunden zu verkürzen. Für eine Halbleiter vorrichtung, die als reparierbar ermittelt wird, kann ferner die Berechnungsverarbeitung der Reparaturlösung parallel zum nächsten zweiten Funktionstest ausgeführt werden. Somit kann der Durchsatz durch eine Parallelope ration verbessert werden.

Als eine bevorzugte Ausführungsform des obenbeschriebenen Testsystems für die Halbleitervorrichtung ist insbeson dere vorzuziehen, daß die Host-Computereinheit eine Host- Steuereinheit umfaßt zum Steuern der gesamten Einrich tung, sowie eine Steuereinheit zum Ausführen der Repara turanalyseverarbeitung, wobei die Reparatursteuereinheit die Reparaturanalyseverarbeitung ausführt durch Anweisung der Host-Steuereinheit und diese Daten zur Host-Steuer einheit zu dem Zeitpunkt sendet, zu dem die Daten erfaßt worden sind, die eine Reparierbarkeit oder Unreparierbar keit anzeigen, wobei die Host-Steuereinheit die Daten zur Testvorrichtungssteuereinheit sendet, die die Reparier barkeit oder Unreparierbarkeit anzeigen. In dem Fall, in dem die Host-Computereinheit eine solche Host-Steuerein heit als eine Arbeitsstation und die Reparatursteuerein heit umfaßt, um die Reparaturanalyseverarbeitung exklusiv auszuführen, werden die Daten, die die Reparierbarkeit oder Unreparierbarkeit anzeigen und von der Reparatur steuereinheit erhalten werden, zuerst zur Testvorrich tungssteuereinheit gesendet, wobei die Reparaturlösung später berechnet wird. Durch eine solche Anordnung kann die Testvorrichtungssteuereinheit den nächsten Funktions test für die Halbleitervorrichtung, die als reparierbar ermittelt worden ist, parallel während der Reparaturana lyseverarbeitung durch die Reparatursteuereinheit ausfüh ren.

Ferner ist vorzugsweise eine Hauptsteuereinheit zwischen der Reparatursteuereinheit und der Host-Steuereinheit wie oben beschrieben installiert, um mehrere Reparatursteuer einheiten zu steuern, wobei ein gemeinsam genutzter Speicher zwischen der Hauptsteuereinheit und der Host- Steuereinheit installiert ist, und wobei ein Datenaus tausch zwischen der Reparatursteuereinheit und der Host- Steuereinheit über die Hauptsteuereinheit und den gemein sam genutzten Speicher ausgeführt wird. Die Installation der Hauptsteuereinheit dient zum Verkürzen einer Kommuni kationszeit im Fall einer sequentiellen Kommunikation zwischen der Host-Steuereinheit und mehreren Reparatur steuereinheiten. Das Senden und Empfangen von Daten zwischen der Hauptsteuereinheit und der Host-Steuerein heit wird ebenfalls über den gemeinsam genutzten Speicher bewerkstelligt. Somit kann eine zum Einrichten eines Kommunikationsprotokolls erforderliche Zeitspanne ver kürzt werden, wobei eine Zeitspanne zum Senden und Emp fangen von Daten, die Reparierbarkeit oder Unreparierbar keit anzeigen, und Daten, die eine Reparaturlösung anzei gen, deutlich verkürzt werden kann.

Die Reparatursteuereinheit, wie oben beschrieben, liest vorzugsweise direkt das Testergebnis aus einer Testergebnisspeichereinheit, in der das Testergebnis gespeichert worden ist und die in der Testvorrichtungseinheit installiert ist, um die Reparaturanalyseverarbeitung auszuführen. Die Testvor richtungseinheit besitzt eine Speichereinheit zum Spei chern von Fehlerdaten, die ein Ergebnis des Funktions tests sind. Eine Zeitspanne, die die Reparatursteuerein heit benötigt, um direkt die Fehlerdaten als das Tester gebnis aus der Speichereinheit zu lesen, und in der die Reparaturanalyseverarbeitung durchgeführt wird, ist kürzer als die Zeitspanne, die erforderlich ist, um die Fehlerdaten vorübergehend von der Speichereinheit in einen Pufferspeicherbereich zu übertragen und die Repara turanalyseverarbeitung auszuführen. Somit kann die für das Übertragen des Testergebnisses erforderliche Zeit spanne weggelassen werden, um die Zeitspanne für den Test kürzer zu machen.

Das Testsystem der vorliegenden Erfindung für Halbleiter vorrichtungen ist so konfiguriert, daß es eine Testvor richtungseinheit zum Ausführen eines gegebenen Tests für eine Halbleitervorrichtung, eine Host-Computereinheit, die eine gegebene Analyseverarbeitung auf der Grundlage eines Testergebnisses der Testvorrichtungseinheit aus führt, und eine Testvorrichtungssteuereinheit umfaßt, die die Testvorrichtungseinheit steuert, um den Test mittels der Testeinheit auszuführen und die Host-Computereinheit anzuweisen, die Analyse des Testergebnisses durchzufüh ren, wobei die Testvorrichtungssteuereinheit als ein Client arbeitet, die Host-Computereinheit als ein Server arbeitet, der mit der Analyseverarbeitung als ein Dämon- Objekt arbeitet, und wobei ein gemeinsam genutzter Puf ferspeicher zwischen der Testvorrichtungssteuereinheit und der Host-Computereinheit installiert ist, um den Datenaustausch zwischen der Testvorrichtungssteuereinheit und der Host-Computereinheit über den gemeinsam genutzten Pufferspeicher zu bewerkstelligen.

Die herkömmliche Testvorrichtungssteuereinheit und die Host-Computereinheit arbeiten bei jeder Operation der gegebenen Analyseverarbeitung unabhängig voneinander. Wenn somit die Testvorrichtungssteuereinheit die Vorbe reitung eines analytischen Host-Prozesses der Host-Compu tereinheit befiehlt, führt die Host-Computereinheit die gegebene Analyseverarbeitung durch mittels Erzeugen eines analytischen Host-Prozesses gemäß der Anweisung des erzeugten Prozesses. Im Gegensatz hierzu ist das Testvor richtungssystem der vorliegenden Erfindung für eine Halbleitervorrichtung konfiguriert durch kontinuierliches Verarbeiten eines analytischen Host-Prozesses der Host- Computereinheit als das Dämon-Objekt eines Server-Prozes ses, wobei die Host-Computereinheit in einer Client- Server-Typ-Operation der Analyseverarbeitung gemäß einer unmittelbaren Anforderung arbeitet, wenn die Testvorrich tungssteuereinheit die Analyseverarbeitung anfordert. Im Vergleich mit dem herkömmlichen System ist daher eine Zeitspanne zum Erzeugen eines Prozesses für jedes Auftre ten des Analyseprozesses weggelassen, wobei eine Anlauf zeit zum Starten des Analyseprozesses deutlich verkürzt ist. Somit ist auch eine Zeitspanne für die Reparaturana lyse verkürzt. Außerdem wird der Datenaustausch, der als Client-Server-Typ arbeitet, zwischen der Testvorrich tungssteuereinheit und der Host-Computereinheit über den gemeinsam genutzten Speicher bewerkstelligt. Somit kann ein Senden und Empfangen von Daten zwischen diesen mit hoher Geschwindigkeit ausgeführt werden, wobei eine Zeit spanne für die Anforderung zum Erzeugen eines analyti schen Host-Prozesses durch die Testvorrichtungssteuerein heit zum Starten des Analyseprozesses durch die Host- Computereinheit weiter verkürzt werden kann, und wobei die Testvorrichtungssteuereinheit das Ergebnis der Ana lyse von der Host-Computereinheit mit hoher Geschwindig keit empfangen kann.

Das Testsystem der vorliegenden Erfindung für eine Halb leitervorrichtung ist so konfiguriert, daß es eine Test vorrichtungseinheit, die einen gegebenen Test für eine Halbleitervorrichtung ausführt, eine Host-Computerein heit, die eine gegebene Analyseverarbeitung auf der Grundlage eines Testergebnisses der Testvorrichtungsein heit ausführt, und eine Teststeuereinheit umfaßt, die die Testvorrichtungseinheit steuert, um den Test mittels der Testvorrichtungseinheit auszuführen und die Host-Compu tereinheit zu veranlassen, die Analyse des Testergebnis ses durchzuführen, wobei ein gemeinsam genutzter Puffer speicher zwischen der Testvorrichtungssteuereinheit und der Host-Computereinheit installiert ist, um die Kommuni kation zwischen diesen über den gemeinsam genutzten Pufferspeicher zu bewerkstelligen. Der Datenaustausch zwischen der Testvorrichtungssteuereinheit und der Host- Computereinheit über den gemeinsam genutzten Pufferspei cher ermöglicht das Senden einer Signalanforderung zum Erzeugen eines analytischen Host-Prozesses an die Host- Computereinheit in einer höheren Geschwindigkeit als im herkömmlichen Fall, wodurch die Zeitspanne, die zum Anfordern der Erzeugung des analytischen Host-Prozesses durch die Testvorrichtungssteuereinheit zum Starten der Analyseverarbeitung der Host-Computereinheit, erheblich verkürzt wird, und wobei ferner ein Hochgeschwindigkeits empfang des Ergebnisses der Analyse von der Host-Compu tereinheit durch die Testvorrichtungssteuereinheit ermög licht wird.

Insbesondere ist die Konfiguration vorzugsweise so be schaffen, daß ein Zugriff auf den gemeinsam genutzten Pufferspeicher durch die Host-Computereinheit ermöglicht wird durch Halten des gemeinsam genutzten Pufferspei chers, wie oben beschrieben, in einem Speicherbereich der Testvorrichtungssteuereinheit. Das Installieren des Pufferspeichers in einem Speicherbereich der Testvorrich tungssteuereinheit erfordert keinen speziellen Puffer speicher, wodurch Betriebsmittel für die effektive Nut zung eingespart werden.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist eine Ansicht, die eine grobe Konfiguration eines Testsystems für Halbleitervorrichtungen zeigt;

Fig. 2 ist eine Ansicht, die eine vordere Hälfte eines Flußdiagramms zeigt, das eine grobe Operation eines Testsystems für Halbleitervorrichtungen bezüglich dieser bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;

Fig. 3 ist eine Ansicht, die eine hintere Hälfte eines Flußdiagramms zeigt, das eine grobe Operation eines Testsystems für Halbleitervorrichtungen bezüglich dieser bevorzugten Ausführungsform der vorliegenden Erfindung zeigt; und

Fig. 4 ist eine Ansicht, die eine grobe Konfiguration gemäß einem herkömmlichen Testsystem für Halbleitervor richtungen zeigt, die einen Speicherreparaturanalysator besitzt.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

Im folgenden wird mit Bezug auf die Zeichnungen eine bevorzugte Ausführungsform eines Testsystems der vorlie genden Erfindung für eine Halbleitervorrichtung beschrie ben. In der bevorzugten Ausführungsform des Testsystems der vorliegenden Erfindung für einen Halbleiter arbeiten eine Arbeitsstation und ein Testvorrichtungsprozessor als ein Server bzw. ein Client, wobei ein analytischer Repa raturprozeß auf einer Arbeitsstationsseite als ein Dämon- Objekt resident gehalten wird, um mit dem Testvorrich tungsprozessor zu arbeiten.

Fig. 1 ist eine Ansicht, die eine grobe Konfiguration der bevorzugten Ausführungsform des Testsystems für Halblei tervorrichtungen zeigt. Das Testsystem für Halbleitervor richtungen ist konfiguriert durch eine Arbeitsstation (EWS) 10, einen Testvorrichtungsprozessor (TP) 20 und eine Testvorrichtung 30. In der bevorzugten Ausführungs form der vorliegenden Erfindung wird ein Speicherrepara turanalysator als in einer Testvorrichtung 30 installiert betrachtet. Die Arbeitsstation 10 vermittelt normaler weise einen Befehl einer Arbeit und eine Meldung eines Ergebnisses zwischen einem Benutzer und der Testvorrich tung 30 als einem Umgebungsprozessor und steuert das gesamte Testsystem für Halbleitervorrichtungen. Die Arbeitsstation 10 für die Reparaturanalyseverarbeitung arbeitet als ein Server und bleibt mit dem Reparaturana lyseprozeß als ein Dämon-Objekt resident. Genauer führt die Arbeitsstation 10 einen Funktionstest und einen Gleichstromparametertest aus durch Laden eines Testpro gramms auf den Testvorrichtungsprozessor 20, und führt den Reparaturanalyseprozeß aus mittels des Speicherrepa raturanalysators innerhalb der Testvorrichtung 30 durch Einleiten des Reparaturanalyseprozesses gemäß einer Meldung, die vom Testvorrichtungsprozessor 20 ausgegeben wird.

Der Testvorrichtungsprozessor 20 arbeitet als eine Schnittstelle zwischen der Arbeitsstation 10 und der Testvorrichtung 30 und führt das von der Arbeitsstation 10 kompilierte Programm aus durch Laden auf einen inter nen Speicher, um die Vorrichtungsmeßverarbeitung auszu führen, wie z. B. verschiedene Funktionstests, Gleich stromparametertests oder dergleichen. Der Testvorrich tungsprozessor 20 arbeitet als ein Client für die Ausfüh rung der Reparaturanalyseverarbeitung durch die Arbeits station 10, hält den Bereich eines Pufferspeichers 21 in einem Hauptspeicher und führt die Eingabe und Ausgabe verschiedener Daten bezüglich der Reparaturanalyseverar beitung von und zur Arbeitsstation 10 über diesen Bereich durch. Mit anderen Worten, die Arbeitsstation 10 liest die in diesem Pufferspeicher 21 gespeicherten Daten im Verlauf des Reparaturanalyseprozesses, startet die vorge schriebene Verarbeitung gemäß den Daten und schreibt die Daten bezüglich des Abschlusses der Verarbeitung in den Pufferspeicher 21 am Endpunkt der Verarbeitung, um eine Serie von Daten in den Testvorrichtungsprozessor 20 einzugeben und aus diesem auszugeben.

Die Testvorrichtung 30 wird konfiguriert durch einen algorithmischen Mustergenerator (ALPG), eine programmier bare Datenauswahlvorrichtung (PDS), einen Zeitablaufgene rator, einen Fehleranalysespeicher, eine Formatsteuervor richtung, einen digitalen Komparator, eine Gleichstrompa rametertesteinheit und dergleichen, die über einen für die Datenübertragung verwendeten Testvorrichtungsbus verbunden sind. In Fig. 1 sind nur Einheiten bezüglich der Reparaturanalyseverarbeitung gezeigt, wobei andere Einheiten weggelassen sind. Außerdem entsprechen in Fig. 1 die Fehlerspeicherreparaturzählerplatten (FMRCBs) 60 bis 6F dem Fehleranalysespeicher 4 der Fig. 4. Auf den FMRCBs 60 bis 6F sind ein Fehlerspeicher zum Speichern von Fehlerdaten als Ergebnis des Funktionstests, ein Zähler zum Zählen der Fehlerzahl in diesem Test und Schaltungen zum Prüfen der Reparierbarkeit in der Repara turanalyse und zum Reparieren eines Leitungsfehlers enthalten. In der bevorzugten Ausführungsform der vorlie genden Erfindung ist eine FMRCB für eine zu messende Vorrichtung (DUT = Device Under Test, nicht gezeigt) installiert. Daher besitzt das Testsystem für eine Halb leitervorrichtung der Fig. 1 eine Konfiguration, die ein gleichzeitiges Verarbeiten einer Vorrichtungsmessung und einer Reparaturanalyse für 16 DUTs ermöglicht.

In Fig. 1 ist der Speicherreparaturanalysator innerhalb der Testvorrichtung 30 so konfiguriert, daß er eine Arbeitsstationschnittstelle (I/F) 40, gemeinsam genutzte Speicher (SMEM) 41 bis 44, Haupt-CPUs (MCPUs) 45 bis 48 und Reparatur-CPUs (RCPUs) 50 bis 5F umfaßt. Die RCPUs 50 bis 5F sind entsprechend den jeweiligen FMRCBs 60 bis 6F installiert und greifen direkt auf die entsprechenden Fehlerspeicher und Fehlerzähler auf den FMRCBs 60 bis 6F zu, um die Reparaturanalyse auf der Grundlage dieser entsprechenden Daten auszuführen.

Die Reparaturanalyseverarbeitung durch die RCPUs 50 bis 5F wird ausgeführt durch Lesen der Daten vom FMRCB und Reparieren eines Bitfehlers und Erzeugen des Ergebnisses der Reparatur, um die Ergebnisdaten in den (nicht gezeig ten) DRAM zu schreiben. Genauer wird die Reparaturanalyse durchgeführt mittels sequentiellem Verarbeiten des ersten Schritts zum Prüfen der Reparierbarkeit, des zweiten Schritts der Reparatur des Leitungsfehlers und des drit ten Schritts der Reparatur des Bitfehlers, sowie durch Schreiben der Ergebnisdaten der entsprechenden Schritte in den DRAM. Die Ergebnisdaten, die in den DRAM geschrie ben worden sind, werden von den MCPUs 45 bis 48 gelesen, um sie zur Arbeitsstation 10 zu senden.

Die Reparierbarkeitsprüfung, die im ersten Schritt ausge führt wird, wird ausgeführt mittels Untersuchen eines Vergleichs der Anzahl der maximal reparierbaren Zellen mit der Anzahl aller fehlerhaften Zellen. In dem Fall, in dem die Daten der Anzahl der maximal reparierbaren Zellen kleiner gesetzt werden als die Anzahl aller fehlerhaften Zellen vom FMRCB, stellen die entsprechenden RCPUs 50 bis 5F die Unreparierbarkeit fest und schreiben die Daten "Nichtfreigabe" als Ergebnisdaten in den DRAM, um einen gegebenen Merker zu setzen. In dem Fall jedoch, in dem die Daten der Anzahl für die maximal reparierbaren Zellen mittels des FMRCB größer gesetzt werden als die Anzahl aller fehlerhaften Zellen, stellen die entsprechenden RCPUs 50 bis SF die Reparierbarkeit fest und führen die Reparatur des Leitungsfehlers im zweiten Schritt aus.

Die Reparatur des Leitungsfehlers im zweiten Schritt wird ausgeführt auf der Grundlage des Vergleichs der Leitungs fehleranzahl Fr der Zeilenseite mit der Reserveleitungs zahl Sr der Zeilenseite oder der Leitungsfehlerzahl Fc der Spaltenseite mit der Reserveleitungszahl Sc der Spaltenseite. In dem Fall, in dem von den FMRCBs entspre chend den jeweiligen RCPUs 50 bis 5F die Daten der Zei lenfehlerzahl Fr größer gesetzt werden als diejenigen der Reserveleitungszahl Sr oder die Daten der Zeilenfehler zahl Fc größer gesetzt werden als die Reservezeilenzahl Sc, stellen die jeweiligen RCPUs 50 bis 5F die Unrepa rierbarkeit fest und schreiben die Daten "Nichtfreigabe" als Ergebnisdaten in den DRAM, um den gegebenen Merker zu setzen. In dem Fall andererseits, in dem von den FMRCBs entsprechend den jeweiligen RCPUs 50 bis 5F die Daten der Zeilenfehlerzahl Fr kleiner gesetzt werden als die Reser vezeilenzahl Sr und die Daten der Zeilenfehlerzahl Fc kleiner gesetzt werden als diejenigen der Reservezeilen zahl Sc, stellen die entsprechenden RCPUs 50 bis 5F die Reparierbarkeit fest und schreiben die. Daten "Freigabe" als Ergebnisdaten in den DRAM, um den gegebenen Merker zu setzen, und führen die Reparatur des Bitfehlers im drit ten Schritt aus.

Die Reparatur des Bitfehlers im dritten Schritt wird ausgeführt durch Suchen einer Reparaturlösung für alle Kombinationen, Suchen einer Auflösung, die die geringste Anzahl von Halbleitervorrichtungen zum Reparieren als Reparaturlösung ergibt, Schreiben der Reparaturlösung als Ergebnisdaten in den DRAM und Setzen des gegebenen Mer kers.

Die MCPUs 45 bis 48 führen das Senden und Empfangen von Daten zwischen der Arbeitsstation 10 und den RCPUs 50 bis 53 über die gemeinsam genutzten Speicher 41 bis 44, die Arbeitsstationschnittstelle 40 und die DRAMs in den RCPUs 50 bis 53 aus. Die gemeinsam genutzten Speicher 41 bis 44 sind für einen gemeinsamen Zugriff durch die MCPUs 45 bis 48 und die Arbeitsstation 10 geeignet und entsprechend den jeweiligen Speicherbereichen den RCPUs 50 bis 5F zugewiesen. Somit besitzen die Speicherbereiche des gemeinsam genutzten Speichers 41 die ersten bis vierten Bereiche, die den jeweiligen RCPUs 50 bis 5F zugeordnet sind. Eine bestimmte RCPU kann in dem Bereich identifi ziert sind, in dem Daten gespeichert worden sind: z. B. gehören die in den ersten Bereich geschriebenen Daten zur RCPU 50, während die in den zweiten Bereich geschriebenen Daten zur RCPU 51 gehören. In ähnlicher Weise besitzen die anderen gemeinsam genutzten Speicher 42 bis 44 erste bis vierte Bereiche, die den RCPUs 54 bis 57, den RCPUs 58 bis 5B, bzw. den RCPUs 5C bis 5F zugeordnet sind. Somit können die jeweiligen MCPUs 45 bis 48 auf Daten in den gegebenen Speicherbereichen der gemeinsam genutzten Speicher 42 bis 44 auf der Grundlage der entsprechenden Beziehung zwischen den jeweiligen Speicherbereichen der gemeinsam genutzten Speicher 41 bis 44 zugreifen, ent sprechend den jeweiligen MCPUs 45 bis 48 und den RCPUs 50 bis 5F, wobei die Arbeitsstation 10 das Senden und Emp fangen von Daten zwischen den RCPUs 50 bis 5F und der Arbeitsstation 10 mit hoher Geschwindigkeit ausführen kann durch Zugreifen auf die Daten in dem gegebenen Speicherbereich der gemeinsam genutzten Speicher 41 bis 44 über die Arbeitsstationschnittstelle 40. Außerdem wird das Senden und Empfangen von Daten zwischen den MCPUs 45 bis 48 und den RCPUs 50 bis 5F über den (nicht gezeigten) DRAM ausgeführt, der in den RCPUs 50 bis 5F installiert ist. In diesem Fall wird ermittelt, ob Daten geschrieben worden sind, indem der gegebene Merker im DRAM gesetzt und zurückgesetzt wird.

Die Testvorrichtung 30 entspricht der Testvorrichtungs einheit, der Arbeitsstation 10, der Arbeitsstati onschnittstelle 40, den gemeinsam genutzten Speichern 41 bis 44, den Haupt-CPUs 45 bis 48 und den Reparatur-CPUs 50 bis 5F der Host-Computereinheit, dem Testvorrichtungs prozessor 20 entspricht die Testvorrichtungssteuerein heit. Außerdem entsprechen die Arbeitsstation 10, die Reparatur-CPUs 50 bis 5F und die Fehlerspeicherreparatur zählerplatten 60 bis 6F der Host-Steuereinheit, der Reparatursteuereinheit bzw. der Testergebnisspeicherein heit. Ferner entsprechen die Haupt-CPUs 45 bis 48, die gemeinsam genutzten Speicher 41 bis 44 und der Puffer speicher 21 der Hauptsteuereinheit, den gemeinsam genutz ten Speichern bzw. den gemeinsam genutzten Pufferspei chern.

Im folgenden wird eine Operation mit Bezug auf die Zeich nungen beschrieben, die eine bevorzugte Ausführungsform des Testsystems der vorliegenden Erfindung für eine Halbleitervorrichtung betrifft. Fig. 2 ist eine Ansicht, die die vordere Hälfte eines Flußdiagramms zeigt, welches eine grobe Operation eines Testsystems für Halbleitervor richtungen zeigt, das sich auf diese bevorzugte Ausfüh rungsform der vorliegenden Erfindung bezieht. Fig. 3 ist eine Ansicht, die eine hintere Hälfte eines Flußdiagramms zeigt, welches eine grobe Operation eines Testsystems für Halbleitervorrichtungen zeigt, das sich auf diese bevor zugte Ausführungsform der vorliegenden Erfindung bezieht. In diesen Figuren stellen "TP-Verarbeitung", "EWS-Verar beitung", "MCPU-Verarbeitung" und "RCPU-Verarbeitung" die vom Testvorrichtungsprozessor 20 ausgeführte Verarbei tung, die von der Arbeitsstation 10 ausgeführte Verarbei tung, die von irgendeiner der MCPUs 45 bis 48 ausgeführte Verarbeitung und die von irgendeiner der RCPUs 50 bis 5F ausgeführte Verarbeitung dar. Wie in diesen Figuren gezeigt, werden der Testvorrichtungsprozessor 20, die Arbeitsstation 10, die MCPUs 45 bis 48 und die RCPUs 50 bis 5F jeweils parallel betrieben. Wenn jedoch das Senden und Empfangen gegebener Daten nicht ausgeführt wird, geht die Operation in einen Wartezustand über, um die nächste Verarbeitung zu stoppen. Insgesamt ist die Konfiguration so beschaffen, daß eine Serie von Reparaturanalyseverar beitungen ausgeführt wird.

Vor der Ausführung der Verarbeitung des jeweiligen Schritts hält zuerst der Testvorrichtungsprozessor 20 einen Bereich des Pufferspeichers 21 im Hauptspeicher, um Daten zur Arbeitsstation 10 zu senden und von dieser zu empfangen, und sendet und empfängt Informationen bezüg lich dieses Bereichs von und zur Arbeitsstation 10. Nachdem der Bereich des Pufferspeichers 21 gehalten worden ist, führt die Arbeitsstation 10 im Schritt S1 die Verarbeitung aus, in der ein analytischer Host-Prozeß als das Dämon-Objekt eines Server-Prozesses startet und im Hauptspeicher verbleibt. Durch diesen Schritt meldet der Testvorrichtungsprozessor 20 die Ausführung des analyti schen Host-Prozesses an die Arbeitsstation 10 über den Pufferspeicher 21, um sofort den analytischen Host-Prozeß durch die Arbeitsstation 10 zu starten. Im Vergleich zu den herkömmlichen Beispielen wird folglich eine Zeit spanne zum Lesen eines für die Analyse erforderlichen Programms von der Festplatte für die Ausführung in jedem Fall verkürzt, was zu einem schnellen Start der Verarbei tung der Analyse führt. Als nächstes werden das Laden und Starten des Analyseverarbeitungsprogramms in den RCPUs 50 bis 5F ausgeführt.

Im Schritt S2 führt der Testvorrichtungsprozessor 20 die Verarbeitung des Lesens einer Reparaturbedingungsdatei von der Arbeitsstation 10 über den Pufferspeicher 21 aus, um diese zu setzen, die Verarbeitung des Rücksetzens des Fehlerspeichers und eines Reparaturzählers in der Test vorrichtung 30, die Verarbeitung der Konstruktion eines Systems für die Reparaturanalyse in der Testvorrichtung 30 und die Verarbeitung der Meldung der Ausführung der Initialisierungsverarbeitung der Reparaturanalyse an die Arbeitsstation 10 über den Pufferspeicher 21 als Initia lisierungsverarbeitung.

Im Schritt S3 führt die Arbeitsstation 10, die eine Meldung der Ausführung der Initialisierungsverarbeitung der Reparaturanalyse vom Testvorrichtungsprozessor 20 über den Pufferspeicher 21 empfangen hat, als Initiali sierungsverarbeitung die Verarbeitung des Lesens der Reparaturbedingungsdatei aus, um diese zu setzen, sowie die Verarbeitung des Sendens der Reparaturbedingungsdatei an die RCPUs 50 bis 5F über die gemeinsam genutzten Speicher 41 bis 44 und die MCPUs 45 bis 48. Im Schritt S4 führen die RCPUs 50 bis 5F, die die Reparaturbedingungs datei empfangen haben, die Verarbeitung des Rücksetzens der Daten und eines Merkers im DRAM durch, sowie die Verarbeitung des Startens eines analytischen Verarbei tungsprogramms und die Verarbeitung der Initialisierungs verarbeitung der gegebenen Reparaturanalyse.

Nach Abschluß der Initialisierungsverarbeitung bezüglich der Serien von Reparaturanalysen, wie oben beschrieben, betätigt der Testvorrichtungsprozessor 20 im Schritt S5 die Testvorrichtung 30, um den gegebenen Funktionstest auszuführen. Nach Abschluß des Funktionstests durch die Testvorrichtung 30 liest der Testvorrichtungsprozessor 20 im Schritt S6 die Bedingungen der Reparaturanalyse, die vorher von einem Benutzer definiert worden sind, um Daten bezüglich der Auswahl der DUT als ein Objekt der Repara turanalyse vorzubereiten. Im anschließenden Schritt 7 meldet der Testvorrichtungsprozessor 20 die Ausführung des analytischen Host-Prozesses, der in der Arbeitssta tion 10 resident bleibt, der Arbeitsstation 10 über den Pufferspeicher 21. Im Schritt S8 empfängt die Arbeitssta tion 10 diese Meldung, startet den analytischen Host- Prozeß, liest Daten bezüglich der Auswahl der DUT aus dem gegebenen Bereich des Pufferspeichers 21 des Testvorrich tungsprozessors 20 und verarbeitet Daten für die Auswahl der DUT als das Objekt der Reparaturanalysebedingung und die Reparaturanalyse für diejenigen, die den entsprechen den RCPUs 50 bis 5F entsprechen. Schließlich schreibt die Arbeitsstation 10 diese verarbeiteten Daten in die ge meinsam genutzten Speicher 41 bis 44, setzt die gegebenen Merker der gemeinsam genutzten Speicher 41 bis 44 und meldet den Abschluß des Schreibens der Daten den MCPUs 45 bis 48.

Im Schritt S9 empfangen die MCPUs 45 bis 48 die Meldung des Abschlusses des Datenschreibens, die von der Arbeits station 10 gesendet wird, bei der Merkererfassung der gemeinsam genutzten Speicher 41 bis 44 und liest die im gegebenen Speicherbereich der gemeinsam genutzten Spei cher 41 bis 44 gespeicherten Daten. Nach dem Schritt S9 schreiben die MCPUs 45 bis 48 diese Daten in die entspre chenden DRAMs der RCPUs 50 bis 5F und meldet den Abschluß des Datenschreibens den entsprechenden RCPUs 50 bis 5F durch Setzen des gegebenen Merkers der DRAMs.

Im Schritt S10 empfangen die RCPUs 50 bis 5F die Meldung, wie oben beschrieben, von den MCPUs 45 bis 48 bei der Merkererfassung in den DRAMs und starten die Reparatur analyseverarbeitung durch Lesen der Fehlerdaten und der Reparaturzählerdaten von den FMRCBs 60 bis 6F. Die RCPUs 50 bis 5F suchen die ersten "Freigabe/Nichtfreigabe"- Daten bei der Ausführung der Reparaturanalyseverarbei tung, um in den gegebenen Bereich der DRAMs zu schreiben, und setzen den gegebenen Merker der DRAMs, um den Ab schluß des Datenschreibens an die MCPUs 45 bis 48 zu melden. Wenn die Daten "Nichtfreigabe" im ersten Schritt der Reparaturanalyseverarbeitung erfaßt worden sind, melden die RCPUs 50 bis 5F die Daten "Nichtfreigabe" zu diesem Zeitpunkt den MCPUs 45 bis 48. Die RCPUs 50 bis 5F führen kontinuierlich die Verarbeitung zur Berechnung der Reparaturlösung des Bitfehlers aus, die der dritte Schritt der Reparaturanalyseverarbeitung für die FMRCBs 60 bis 6F ist, für die das Ergebnis der Reparaturanalyse als "Freigabe"-Daten ermittelt worden ist. In diesem Schritt lesen die jeweiligen RCPUs 50 bis 5F die Fehler daten von den FMRCBs 60 bis 6F, die ihnen selbst zugeord net sind, um sie in den DRAMs zu speichern, und berechnen die Reparaturlösung des Bitfehlers auf der Grundlage der gespeicherten Daten.

Im Schritt S11 empfangen die MCPUs 45 bis 48 ein Signal der Erfassung der Daten "Freigabe/Nichtfreigabe" bei der Merkererfassung in den DRAMs der RCPUs 50 bis 5F, um die Daten "Freigabe/Nichtfreigabe" aus den DRAMs zu lesen. Die MCPUs 45 bis 48 schreiben die Daten "Frei gabe/Nichtfreigabe", die gelesen worden sind, in die gemeinsam genutzten Speicher 41 bis 44, um die Arbeits station 10 mit einem Unterbrechungssignal zu benachrich tigen. Im Schritt S12 liest die Arbeitsstation 10, die das Unterbrechungssignal von den MCPUs 45 bis 48 empfan gen hat, die Daten "Freigab/Nichtfreigabe" aus dem gege benen Bereich der gemeinsam genutzten Speicher 41 bis 44, setzt die Daten "Freigabe/Nichtfreigabe" im Pufferspei cher 21 des Testvorrichtungsprozessor 20, setzt die gegebenen Merker und meldet den Abschluß der Erfassung der Daten "Freigabe/Nichtfreigabe" dem Testvorrichtungs prozessor 20. Im Schritt S13 schließt der Testvorrich tungsprozessor 20, der die Meldung des Abschlusses der Erfassung der empfangenen Daten "Freigabe/Nichtfreigabe" empfangen hat, den Reparaturanalyseprozeß ab und geht zur Ausführung des nächsten Funktionstests über. Auf der Grundlage der empfangenen Daten "Nichtfreigabe" wechselt der Testvorrichtungsprozessor 20, z. B. durch Auslassen des nächsten Funktionstests und der Reparaturanalysever arbeitung, die Inhalte des Tests für eine Vorrichtung, für die die Daten "Nichtfreigabe" erfaßt worden sind.

Im Schritt S14 führen die RCPUs 50 bis 5F die Verarbei tung kontinuierlich aus, die der dritte Schritt der Reparaturanalyseverarbeitung ist, um die Reparaturlösung für den Bitfehler zu berechnen, schreiben die sich erge bende Reparaturlösung in den gegebenen Bereich der DRAMs und setzen den gegebenen Merker in den DRAMs, um die Ausgabe der Reparaturlösung den MCPUs 45 bis 48 zu mel den.

Im Schritt S15 empfangen die MCPUs 45 bis 48 ein Signal, das die Ausgabe der Reparaturlösung ausdrückt, bei der Merkererfassung der DRAMs der RCPUs 50 bis 5F und lesen die Reparaturlösung aus den DRAMs. Die MCPUs 45 bis 48 schreiben die gelesene Reparaturlösung in die gemeinsam genutzten Speicher 41 bis 44 und melden dies durch Senden eines Unterbrechungssignals an die Arbeitsstation 10. Im Schritt S16 liest die Arbeitsstation 10, die das Unter brechungssignal von den MCPUs 45 bis 48 empfangen hat, die Reparaturlösung in den gegebenen Bereich der gemein sam genutzten Speicher 41 bis 44 und speichert die Daten "Freigabe/Nichtfreigabe" und die Reparaturlösung, die im Schritt S12 empfangen worden ist, im gegebenen Bereich der Festplatte. Somit kann der Benutzer die Daten "Frei gabe/Nichtfreigabe" und die Reparaturlösung lesen durch Betätigen der Arbeitsstation 10 und kann eine Situation der "Freigabe/Nichtfreigabe" der entsprechenden DUTs und die Inhalte der Reparaturlösung durch Anzeigen derselben bestätigen.

In dem Fall, in dem der nächste zweite Funktionstest unter der Bedingung des Übertragens der Reparaturlösung, die dem Ergebnis des ersten Funktionstests entspricht, von den RCPUs 50 bis 5F zur Arbeitsstation 10 ausgeführt wird und ferner "Freigabe/Nichtfreigabe", was das Ergeb nis der Reparaturanalyse ist, erfaßt worden ist, sollte die Übertragung der Daten "Freigabe/Nichtfreigabe" mit Priorität ausgeführt werden und die Übertragung der Reparaturlösung, die dem Ergebnis des ersten Funktions tests entspricht, sollte später ausgeführt werden. Die RCPUs 50 bis 5F sind so konfiguriert, daß sie das Halten der Reparaturlösung, die dem Ergebnis der ersten und zweiten Funktionstests entspricht, möglich machen. In dem Fall, in dem die Übertragung der Reparaturlösung, die dem Ergebnis der ersten und zweiten Funktionstests ent spricht, noch nicht abgeschlossen ist, wird die Ausfüh rung des dritten Funktionstests nicht durchgeführt, wobei die RCPUs 50 bis SF so gesteuert werden, daß sie in einen Wartezustand übergehen, bis die Übertragung der Repara turlösung, die dem Ergebnis der ersten und zweiten Funk tionstests entspricht, abgeschlossen ist.

In Fig. 1 wurde ein Fall beschrieben, in dem ein Spei cherreparaturanalysator innerhalb der Testvorrichtung 30 montiert war. Es ist jedoch selbstverständlich möglich, daß der Speicherreparaturanalysator auf einer alternati ven Platte montiert ist, die nicht diejenige der Testvor richtung 30 ist. Ferner können die Fehlerdaten und die Fehlerzählerwerte, die in den FMRCBs 60 bis 6F gespei chert sind, vor der Reparaturanalyse in den Fehlerpuffer speicher übernommen werden, um die Reparaturanalyseverar beitung auf der Grundlage der übernommenen Daten durchzu führen.

Wie oben beschrieben worden ist, wurde in der bevorzugten Ausführungsform ferner erläutert, daß die RCPUs 50 bis 5F in den jeweiligen FMRCBs 60 bis 6F (d. h. den DUTs) in 1 : 1-Entsprechung installiert sind und eine MCPU für vier RCPUs installiert ist. Die Beziehung zwischen diesen ist jedoch nur ein Beispiel. Zum Beispiel kann ausgeführt werden, daß eine RCPU mehreren FMRCBs zugeordnet ist und eine MCPU acht RCPUs zugeordnet ist. Die Beziehung der Verbindungen zwischen den MCPUs, RCPUs und FMRCBs kann frei verändert werden.

Claims

1. Testsystem für eine Halbleitervorrichtung, aufweisend:
eine Testvorrichtungseinheit, die einen gegebenen Test für eine Halbleitervorrichtung ausführt;
eine Host-Computereinheit, die eine Reparaturana lyseverarbeitung auf der Grundlage eines Testergebnisses der Testvorrichtungseinheit ausführt; und
eine Testvorrichtungssteuereinheit, die die Testvorrichtungseinheit anweist, den Test auszuführen, durch Steuern der Testvorrichtungseinheit und Benachrich tigen der Host-Computereinheit, die Reparaturanalysever arbeitung auf der Grundlage des Testergebnisses auszufüh ren, wobei
die Host-Computereinheit diese Daten zur Testvor richtungssteuereinheit zu dem Zeitpunkt sendet, zu dem die Daten, die eine Reparierbarkeit oder Unreparierbar keit anzeigen, als ein Ergebnis der Reparaturanalysever arbeitung erfaßt werden, um die Verarbeitung zum Suchen einer Reparaturlösung für die reparierbaren Vorrichtungen auszuführen.

2. Testsystem für eine Halbleitervorrichtung nach Anspruch 1, wobei
die Host-Computereinheit so konfiguriert ist, daß sie eine Host-Steuereinheit, um das gesamte System zu steuern, sowie eine Reparatursteuereinheit zum Ausführen der Reparaturanalyseverarbeitung enthält, und
die Reparatursteuereinheit die Reparaturanalyse verarbeitung ausführt durch Anweisung der Host-Computer einheit und die Daten zur Host-Steuereinheit zu dem Zeitpunkt sendet, zu dem die Daten, die eine Reparierbar keit oder Unreparierbarkeit anzeigen, erfaßt werden, und
die Host-Steuereinheit die Daten, die eine Repa rierbarkeit oder eine Unreparierbarkeit anzeigen, zur Testvorrichtungssteuereinheit sendet.

3. Testsystem für eine Halbleitervorrichtung nach Anspruch 2, wobei
eine Hauptsteuereinheit zwischen der Reparatur steuereinheit und der Host-Steuereinheit installiert ist, um mehrere Reparatursteuereinheiten zu steuern,
ein gemeinsam genutzter Speicher zwischen der Hauptsteuereinheit und der Host-Steuereinheit installiert ist, und
die Kommunikation zwischen der Reparatursteuereinheit und der Host-Steuereinheit ausge führt wird über die Hauptsteuereinheit und den gemeinsam genutzten Speicher.

4. Testsystem für eine Halbleitervorrichtung nach Anspruch 2, wobei die Reparatursteuereinheit direkt das Testergeb nis aus einer Testergebnisspeichereinheit liest, die in der Testvorrichtungseinheit installiert ist, um die Reparaturanalyseverarbeitung auszuführen.

5. Testsystem für eine Halbleitervorrichtung, aufweisend:
eine Testvorrichtungseinheit, die einen gegebenen Test für eine Halbleitervorrichtung ausführt;
eine Host-Computereinheit, die eine gegebene Analyseverarbeitung auf der Grundlage eines Testergebnis ses der Testvorrichtungseinheit ausführt; und
eine Testvorrichtungssteuereinheit, die die Testvorrichtungseinheit steuert, um den Test mittels der Testvorrichtungseinheit auszuführen, und die Host-Compu tereinheit benachrichtigt, um eine Analyse des Testergeb nisses auszuführen, wobei
die Testvorrichtungssteuereinheit als ein Client arbeitet,
die Host-Computereinheit als ein Server arbeitet, der mit der Analyseverarbeitung als ein Dämon-Objekt arbeitet, und
ein gemeinsam genutzter Pufferspeicher zwischen der Testvorrichtungssteuereinheit und der Host-Computer einheit installiert ist, um die Kommunikation zwischen diesen über den gemeinsam genutzten Pufferspeicher zu bewerkstelligen.

6. Testsystem für eine Halbleitervorrichtung nach Anspruch 5, wobei der gemeinsam genutzte Pufferspeicher in einem Speicherbereich der Testvorrichtungssteuereinheit gehal ten wird und auf den gemeinsam genutzten Pufferspeicher über die Host-Computereinheit zugegriffen wird.

7. Testsystem für eine Halbleitervorrichtung, aufweisend:
eine Testvorrichtungseinheit, die einen gegebenen Test für eine Halbleitervorrichtung ausführt;
eine Host-Computereinheit, die eine gegebene Analyseverarbeitung auf der Grundlage eines Testergebnis ses der Testvorrichtungseinheit ausführt; und
eine Testvorrichtungssteuereinheit, die die Testvorrichtungseinheit steuert, um den Test mittels der Testvorrichtungseinheit auszuführen, und die Host-Compu tereinheit benachrichtigt, um eine Analyse des Testergeb nisses auszuführen, wobei
der gemeinsam genutzte Pufferspeicher zwischen der Testvorrichtungssteuereinheit und der Host-Computer einheit installiert ist, um die Kommunikation zwischen diesen über den gemeinsam genutzten Pufferspeicher zu bewerkstelligen.

8. Testsystem für eine Halbleitervorrichtung nach Anspruch 7, wobei der gemeinsam genutzte Pufferspeicher in einem Speicherbereich der Testvorrichtungssteuereinheit gehal ten wird und auf den gemeinsam genutzten Pufferspeicher über die Host-Computereinheit zugegriffen wird.