DE60018468T2 - Verbrauch von redundanzdaten für das anzeigen der bitfehlerkarten für halbleiterelemente - Google Patents

Verbrauch von redundanzdaten für das anzeigen der bitfehlerkarten für halbleiterelemente Download PDF

Info

Publication number
DE60018468T2
DE60018468T2 DE60018468T DE60018468T DE60018468T2 DE 60018468 T2 DE60018468 T2 DE 60018468T2 DE 60018468 T DE60018468 T DE 60018468T DE 60018468 T DE60018468 T DE 60018468T DE 60018468 T2 DE60018468 T2 DE 60018468T2
Authority
DE
Germany
Prior art keywords
failures
data
file
data file
redundancy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60018468T
Other languages
English (en)
Other versions
DE60018468D1 (de
DE60018468T8 (de
Inventor
Michael Barnhard Sommer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Richmond LP
Original Assignee
Infineon Technologies Richmond LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Richmond LP filed Critical Infineon Technologies Richmond LP
Publication of DE60018468D1 publication Critical patent/DE60018468D1/de
Publication of DE60018468T2 publication Critical patent/DE60018468T2/de
Application granted granted Critical
Publication of DE60018468T8 publication Critical patent/DE60018468T8/de
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/72Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

  • Hintergrund
  • 1. Technisches Gebiet
  • Die vorliegende Offenlegung betrifft die Halbleiterprüfung und insbesondere ein Verfahren zur Bereitstellung von Ausfallbitmaps aus Redundanzdaten für Halbleiterbausteine. Ein Verfahren zum Prüfen eines Halbleiterspeicherbausteins gemäß dem Oberbegriff von Anspruch 1 ist aus WO-A-9820487 bekannt.
  • 2. Allgemeiner Stand der Technik
  • Halbleiterbausteine und insbesondere Speicherbausteine werden in der Regel durch Erzeugen eines Musters von Eingaben und Transferieren des Musters von Eingaben in das Array von Speicherzellen geprüft. Die in die Speicherzellen geschriebenen Daten werden dann abgerufen und mit dem Eingangsmuster verglichen, um Abnormitäten oder Ausfälle zu identifizieren. Die Ausfälle der Zellen werden in einem Tester in einem Adressenausfallspeicher gespeichert und korreliert, um die Ausfälle durch Ersetzen ausgefallener Zellen mit Redundanzen zu reparieren. In der Regel liefert ein Tester eine Ausfallredundanz-Latch-Map (FRL) mit 256 Regionen, die der Menge an Eingangs-/Ausgangsports (E/As), ungeachtet der Größe des Bausteins, zugeordnet sind. Dies führt zu weiteren Beschränkungen bezüglich der Fähigkeiten der Map zur Anzeige einer Bitmap.
  • Bei typischen Einrichtungen wird eine vollständige Prüfsequenz auf dem Tester abgespielt, um Ausfälle zu identifizieren, die dann in einem Adressenausfallspeicher gespeichert werden, und um Redundanzberechnungen durchzuführen. Um dann eine Bitmap der Ausfälle bereitzustellen, werden die Daten in dem Adressenausfallspeicher in eine Datei ausgelesen, um die Testdaten für die Bitmap zusammenzustellen. In bestimmten Fällen muß der gesamte Chip oder Wafer neu geprüft werden, um die Daten abzurufen. Dieser Ausleseprozeß kann sehr zeitaufwendig sein und erhöht die Prüfzeit. Außerdem sind zur Zeitverringerung spezialisierte Softwareprogramme notwendig, um diese Auslesezeit zu verringern. Diese spezialisierten Programme sind meist sehr kostspielig.
  • Deshalb wird ein Verfahren zur Bereitstellung einer Bitmap benötigt, das Redundanzdaten in einem ersten Prüfdurchlauf verwendet, um eine Bitmapanzeige zu erzeugen, während die für zusätzliche Datentransfers notwendige Zeit eliminiert wird.
  • Kurze Darstellung der Erfindung
  • Die Erfindung definiert ein Verfahren zum Prüfen eines Halbleiterspeicherbausteins gemäß Anspruch 1.
  • Die Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung beispielhafter Ausführungsformen in Verbindung mit den beigefügten Zeichnungen hervorgehen.
  • Kurze Beschreibung der Zeichnungen
  • Die vorliegende Offenlegung gibt im Detail die folgende Beschreibung bevorzugter Ausführungsformen mit Bezug auf die folgenden Figuren. Es zeigen:
  • 1 ein Block-/Flußdiagramm eines Systems/Verfahrens zum Anzeigen von Ausfallinformationen für Halbleiterbausteine durch Verwenden von Redundanzdaten gemäß der vorliegenden Erfindung;
  • 2 eine beispielhafte Ausgabe einer Redundanzdaten-Datei vor der Übersetzung in ein Anzeigeformat gemäß der vorliegenden Erfindung; und
  • 3 einen Monitor mit einer angezeigten Bitmap gemäß der vorliegenden Erfindung.
  • Ausführliche Beschreibung bevorzugter Ausführungsformen
  • Die vorliegende Erfindung liefert ein Verfahren zur Verwendung von Redundanzdaten zur Erzeugung einer Bitausfallmapanzeige. Auf diese Weise können während einer Produktionsprüfung eines Halbleiterbausteins erhaltene Ausfalldaten angezeigt werden, ohne daß die Produktionsprüfung neu initialisiert und neu ausgeführt werden muß. Indem vorteilhafterweise die Redundanzdaten verwendet werden, wird eine Bitmap bereitgestellt, während die notwendige Verarbeitungszeit zum Erhalten einer Anzeige der Ausfalldaten verringert wird.
  • Es versteht sich, daß die in 1 gezeigten Elemente in verschiedenen Formen von Hardware, Software oder Kombinationen davon implementiert werden können. Vorzugsweise werden diese Elemente auf einem oder mehreren entsprechend programmierten Vielzweck-Digitalcomputern mit einem Prozessor und einem Speicher und Eingangs-/Ausgangs-Schnittstellen implementiert. Nunmehr unter spezifischer Bezugnahme auf die Einzelheiten der Zeichnungen, in denen gleiche Bezugszahlen in allen der mehreren Ansichten ähnliche oder identische Elemente identifizieren, und unter anfänglicher Bezugnahme auf 1 ist ein Block-/Flußdiagramm zum Erzeugen einer Bitmapanzeige aus Redundanzdaten gezeigt. Im Block 100 wird ein Tester 102 zum Prüfen eines Halbleiterwafers 104 (oder eines zu prüfenden Bausteins (DUT – Device Under Test)) auf Ausfälle verwendet. Der Tester 102 enthält einen Mustergenerator und einen Verwürfler und andere Module oder Bausteine zum Eingeben von Datenmustern in ein Speicherarray auf dem DUT 104. Außerdem können weitere Tests ausgeführt werden, um zu bestimmen, ob Komponenten auf dem DUT 104 ausgefallen sind. Der Tester 102 enthält einen Adressenausfallspeicher 103, der Daten bezüglich durchgelassener und ausgefallener Bausteine und/oder Zellen auf dem DUT 104 speichert.
  • Bei einer Ausführungsform verwendet der Tester 102 verschiedene Testsequenzen zur Bestimmung von Ausfällen von Komponenten auf dem DUT 104. Auf diese Weise wird eine erste Testsequenz im Block 105 ausgeführt, Ausfälle werden im Block 106 bestimmt und im Block 107 wird eine Redundanzberechnung für diese Testsequenz durchgeführt. Diese Schritte können für weitere Prüfungen wiederholt werden. Jede Testsequenz gibt eine Daten-Datei 110 aus dem Block 108 aus. Die Blöcke 105, 106, 107 und 108 können parallel ausgeführt werden, z.B. können gleichzeitig ablaufen, um die Zeit zu verringern. Zum Beispiel werden während des Prüfens im Block 105 Ausfälle bestimmt und die Redundanzberechnung kann gleichzeitig im Block 107 begonnen werden. Eine neue Testsequenz kann eingeleitet werden, bevor die vorherige Testsequenz zu Ende ist. Während der Redundanzberechnung wird eine Reparatursteuerdatei (RFC) 112 verwendet, um entsprechende redundante Komponenten zuzuweisen, Abhängigkeiten und Anforderungen zu prüfen, die dem Zuweisen redundanter Regionen und der Steuerung und der Verfolgung anderer relevanter Informationen zugeordnet sind.
  • Der Block 106 verzeichnet Durchgangs-/Ausfalldaten in dem Adressenausfallspeicher 103 des Testers 102. Vorteilhafterweise werden die im Block 108 erzeugten Ausgangsdaten-Dateien 110 (siehe z.B. 2) nur mit Adressen ausgefallener Komponenten ausgegeben und werden in einer einzigen Daten-Datei 114 kombiniert. Die Daten-Datei 114 enthält Daten für alle Komponenten, die Ausfälle enthalten, die der Redundanzberechnung des Blocks 107 zugeordnet sind. Die Daten-Datei 114 enthält Adressen von ausgewechselten „spärlichen Ausfällen" oder einzelner Speicherzellen. Spärliche Ausfalladressen enthalten sowohl x- als auch y-Komponenten in dem Speicherarray. Spärliche Ausfälle können eine oder mehrere Speicherzellen enthalten, die gemäß Redundanzberechnungsanforderungen, die durch eine Reparatursteuerdatei 112 gesteuert werden, gruppiert werden. Die Daten-Datei 114 kann außerdem Zeilen- und Spaltenadressen (entweder x- oder y-Adressenwerte) enthalten, die die Zeilen- oder Spaltenausfälle identifizieren, die durch Prüfung entdeckt wurden. In einem Produktionsprüfprogramm können bis zu 5 beliebige Redundanzberechnungen durchgeführt werden. Jede Redundanzberechnung ergibt eine Daten-Datei 110. Außerdem können Touchdown-Dateien erzeugt werden, um einzelne Chips zu identifizieren, die auf einem Wafer geprüft wurden. Dies kann mehrere Daten-Dateien 114 ergeben (eine für jeden Chip auf einem Wafer).
  • Bei herkömmlichen Systemen können Daten-Dateien 110 eine Binärdatei enthalten, die durch Nachverarbeitung gelesen und gelöscht wird, um Fuse String oder RD-Datei (Redundanzdaten-Datei) 117 zu erzeugen. Das Löschen von Daten ist sowohl zeitaufwendig als auch ineffizient, wie oben beschrieben. Die aus den Daten-Dateien 110 gelesenen Daten werden durch einen Speicherreparaturalgorithmus in Block 116 verarbeitet, der die Adressendaten in Zeilen- und Spaltenadressen für eine Reparatur durch einen Fuser 119 umsetzt. Die Reparatursteuerdatei (RFC – Repair Control File) 112 beschreibt die Art und Weise der Durchführung der Redundanzberechnung, und wie die Daten in der RD-Datei 117 gespeichert werden. Mit der RCF 112 enthält die RD-Datei 117 AMUST@-Reparaturadressen von Zeilen und Spalten mit x- und y-Koordinaten. AMUST@-Reparaturen sind zeilenorientierte oder spaltenorientierte Ausfälle, die nicht durch die bereitgestellte Menge an Redundanzenspalten oder Redundanzenzeilen repariert werden können. Durch Vergrößern der Anzahl verfügbarer redundanter Zeilen und redundanter Spalten können etwaige AMUST@-Reparaturen verhindert werden. Dadurch würden etwaige Probleme abgeschwächt, die durch Verwenden redundanter Zeilen und redundanter Spalten verursacht werden, mit denen Ausfälle in der RD-Datei 117 repariert werden würden.
  • In Block 116 kann eine Übersetzung der RD-Datei 117 durchgeführt werden, indem der Speicherreparaturalgorithmus zum Umsetzen der Binärdaten der Daten-Dateien 110 in ein nützliches Format für den Fuser 119, wie zum Beispiel ein ASCII-Format oder eine „waf"-Datei, verwendet wird. Der Fuser 119 dient zum Programmieren von Schmelzverbindungen zum Freigeben/Sperren von Zeilen und Spalten zur Reparatur des DUT 104.
  • Da Informationen über Zeilen, Spalten und spärliche Ausfälle verfügbar sind, werden die Informationen in der Daten-Datei 114 gesammelt und können nun angezeigt werden. Gemäß der vorliegenden Erfindung werden Daten-Dateien 110 in der Daten-Datei 114 gespeichert. Die in der Datei 114 enthaltenen Daten werden für eine Anzeigemethode in einen Importierer 121 importiert. Der Importierer 121 liest die Daten-Datei 114, um Ausfalladresseninformationen zu erhalten, und weist der Ausfalladresse eine Pixeladresse oder Adressen zu, um eine umgesetzte Datei bereitzustellen. Die Daten werden dann in Block 123 angezeigt.
  • In Block 123 wird die umgesetzte Daten-Datei 114 angezeigt. Bei einem Beispiel wird die umgesetzte Daten-Datei 114 in einem Format bereitgestellt, das mit handelsüblicher Displaysoftware kompatibel ist. Die übersetzte Datei wird dann zum Beispiel auf einem Monitor angezeigt, wodurch eine Bitausfallmap für den geprüften Baustein 104 erzeugt wird. Das Importieren der Daten-Datei 114 führt zu Maps mit ausfallenden ganzen Bitleitungen oder Wortleitungen. Ein Vorteil der Verwendung der Daten-Datei 114 ist die Verfügbarkeit von Einzelbitausfallinformationen, die in der Regel für herkömmliche Bitmaps nicht verfügbar sind. Einzelbitausfälle können durch Einstellung der Auflösung der Reparatursteuerdatei 112 während Redundanzberechnungen erhalten werden. Durch Wählen der Redundanzgröße einer einzigen Zelle kann eine vollständige Bitmap erhalten werden.
  • Der Importierer 121 kann ein automatisches Mustererkennungsprogramm (APRC) verwenden, um zuerst die Adresseninformationen in der Daten-Datei zu identifizieren und dann einen Algorithmus anzuwenden, um den Daten entsprechend Anzeigeadressen zuzuweisen. APRC identifiziert Datenfelder, wie zum Beispiel x-, y-Koordinatendatenfelder und plaziert diese dann in ein nützliches Format, z.B. damit die Adressen gelesen und umgesetzt werden können. Adressenumsetzung kann durch einen Algorithmus oder mit Hilfe einer manuellen Adressenumsetzungsoperation durchgeführt werden. Indem zum Beispiel vom Benutzer definierte Start- und Endadressen als Referenzpunkte bereitgestellt werden und dann automatisch übrige Adressen-zu-Pixel-Orte zugewiesen werden.
  • Da die Redundanzberechnung durch den Tester 102 durchgeführt wird, wäre es vorteilhaft, die Redundanzberechnung durchzuführen und ihre Ergebnisse zur Erzeugung einer Bitausfallmap ohne erneutes Ausführen der Prüfungssequenz zu verwenden. Auf diese Weise werden sowohl Redundanzdaten-Dateien erzeugt als auch eine Anzeige der Einzelheiten der Redundanzberechnung erzielt. Vorteilhafterweise wird Prüfzeit gewonnen, da die Redundanzberechnungs informationen zur Anzeige einer Bitmap verfügbar sind, ohne daß die Testsequenz neu ausgeführt werden muß. Dies steht im Gegensatz zu der herkömmlichen Bitmapprozedur, die eine neue Prüfungssequenz oder eine zeitaufwendige Ausleseprozedur erfordern kann. Die herkömmliche Bitmap verbraucht außerdem durch die Erzeugung zusätzliche Zeit. Deshalb ist die Prüfzeitverringerung ein weiterer Vorteil der vorliegenden Erfindung.
  • Im Block 125 wird die übersetzte Datei für zusätzliche Analyse verwendet. Zum Beispiel kann eine KNIGHT-Analyse durchgeführt werden, um Daten bezüglich der Prozeßbegrenzungsausbeute (PLY – process limited yield) für die Erkennung von Partikeln auf einem Wafer zu vergleichen.
  • Mit Bezug auf 2 ist eine Daten-Datei 200 gezeigt. Die Daten-Datei 200 enthält Adressen für ausgefallene Zeilen 204, Spalten 206 und spärliche Ausfälle 208 (oder Einzelzellenausfälle). Man beachte, daß spärliche Ausfälle sowohl x- als auch y-Koordinaten enthalten. Die Redundanzdaten-Datei 200 ist ein Veranschaulichungsbeispiel für eine Daten-Datei 110, die oben mit Bezug auf 1 beschrieben wurde.
  • Mit Bezug auf 3 ist die Redundanzdaten-Datei 200 in der Anzeige 202 gemäß der vorliegenden Erfindung gezeigt. Die Daten-Datei 200 wird auf einem Monitor 210 angezeigt. Der Monitor 210 zeigt ein Schirmbild, das eine graphische Benutzeroberfläche (GUI) 212 enthält, die es einem Benutzer gestattet, mit einer angezeigten Redundanzdaten-Datei 200 gemäß der vorliegenden Erfindung in Wechselwirkung zu treten. Die GUI 212 kann virtuelle Steuerelemente zum Zugreifen auf Analysesoftware oder -werkzeuge bereitstellen. Man beachte, daß die angezeigte Daten-Datei 200 ausgefallene Zeilen 214, Spalten 216 und spärliche Ausfälle 218 enthält.
  • Nachdem nun bevorzugte Ausführungsformen der Benutzung von Redundanzdaten zum Anzeigen von Ausfallbitmaps für Halbleiterbausteine (die als Veranschaulichung und nicht als Einschränkung gedacht sind) beschrieben wurden, wird angemerkt, daß Fachleute im Hinblick auf die obigen Lehren Modifikationen und Abwandlungen vornehmen können. Es versteht sich deshalb, daß an den offengelegten konkreten Ausführungsformen der Erfindung Änderungen vorgenommen werden können, die in den Schutzumfang der Erfindung fallen, der durch die angefügten Ansprüche abgegrenzt wird. Nachdem also die Erfindung mit den von den Patentrechten vorgeschriebenen Einzelheiten und Details beschrieben wurde, wird das durch das schriftliche Patent zu schützende in den angefügten Ansprüchen dargelegt.

Claims (6)

  1. Verfahren zum Prüfen eines Halbleiterspeicherbausteins (104), um Ausfälle in einem Speicherarray des Bausteins (104) zu bestimmen, wobei das Verfahren die folgenden Schritte umfaßt: – Durchführen mehrerer Tests (105), wobei jedem Test eine Redundanzberechnung (107) folgt, um die Ausfälle des Tests (105) zu reparieren, – Speichern von Ergebnissen jeder Redundanzberechnung (107) in einer jeweiligen Daten-Datei (110), die nur Adressen von Komponenten des Bausteins (104), die ausgefallen sind, identifiziert, gekennzeichnet durch – Speichern jeder Daten-Datei (110) in einer kombinierten Daten-Datei (114), die Daten für alle geprüften Komponenten des Bausteins (104) enthält, – Konvertieren (116) der binären Daten der Daten-Dateien (110) in ein Format für einen Fuse-Brenner (119), um den Baustein (105) zu reparieren, – Konvertieren (121) der kombinierten Daten-Datei (114) in ein Anzeigeformat (200) und – Anzeigen (123) des Anzeigeformats (200), um eine Bitausfall-Map für den Halbleiterbaustein (104) bereitzustellen.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt des Konvertierens der kombinierten Daten-Datei (114) in ein Anzeigeformat (200) den Schritt des Verwendens eines Programms zur automatisierten Mustererkennung (APRC) zum Übersetzen der Datei (114) umfaßt.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schritte des Speicherns von Ergebnissen jeder Redundanzberechnung und des Anzeigens des Anzeigeformats (200), um eine Bitausfall- Map für den Halbleiterbaustein (104) bereitzustellen, während einer einzigen Prüfung (105) einer Produktionsprüfung durchgeführt werden.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Schritt des Anzeigens des Anzeigeformats (200), um eine Bitausfall-Map für den Halbleiterbaustein (104) bereitzustellen, das Anzeigen von Spaltenausfällen (216), Zeilenausfällen (214) und verstreuten Bitausfällen (218) auf derselben Map umfaßt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, gekennzeichnet durch den Schritt des Einstellens einer Auflösung der Bitausfall-Map durch Programmieren einer Reparatursteuerdatei.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Auflösung so eingestellt wird, daß Einzelzellenausfälle (218) angezeigt werden.
DE60018468T 1999-12-30 2000-12-20 Verbrauch von redundanzdaten für das anzeigen der bitfehlerkarten für halbleiterelemente Expired - Fee Related DE60018468T8 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/476,450 US6499120B1 (en) 1999-12-30 1999-12-30 Usage of redundancy data for displaying failure bit maps for semiconductor devices
US476450 1999-12-30
PCT/US2000/034614 WO2001050475A1 (en) 1999-12-30 2000-12-20 Usage of redundancy data for displaying failure bit maps for semiconductor devices

Publications (3)

Publication Number Publication Date
DE60018468D1 DE60018468D1 (de) 2005-04-07
DE60018468T2 true DE60018468T2 (de) 2006-02-16
DE60018468T8 DE60018468T8 (de) 2006-04-27

Family

ID=23891897

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60018468T Expired - Fee Related DE60018468T8 (de) 1999-12-30 2000-12-20 Verbrauch von redundanzdaten für das anzeigen der bitfehlerkarten für halbleiterelemente

Country Status (6)

Country Link
US (1) US6499120B1 (de)
EP (1) EP1242999B1 (de)
KR (1) KR100490499B1 (de)
DE (1) DE60018468T8 (de)
TW (1) TW487919B (de)
WO (1) WO2001050475A1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001202795A (ja) * 2000-01-21 2001-07-27 Nec Corp メモリlsi不良解析装置および解析方法
JP2001357697A (ja) * 2000-06-13 2001-12-26 Advantest Corp フェイル解析装置
US6601205B1 (en) * 2000-09-29 2003-07-29 Infineon Technologies Ag Method to descramble the data mapping in memory circuits
TW533422B (en) * 2000-11-28 2003-05-21 Advantest Corp Fail analysis device
US20040083410A1 (en) * 2002-10-29 2004-04-29 Cutter Douglas J. Systems and methods to improve silicon debug of speed failures in memory arrays
US7263638B2 (en) 2004-12-16 2007-08-28 Infineon Technologies Ag Memory having test circuit
US8595557B2 (en) * 2005-02-23 2013-11-26 International Business Machines Corporation Method and apparatus for verifying memory testing software
KR100772724B1 (ko) 2005-09-28 2007-11-02 주식회사 하이닉스반도체 반도체 메모리 장치
US7388797B2 (en) * 2005-09-28 2008-06-17 Hynix Semiconductor Inc. Semiconductor memory device
US20080270854A1 (en) * 2007-04-24 2008-10-30 Micron Technology, Inc. System and method for running test and redundancy analysis in parallel
US20080319568A1 (en) * 2007-06-22 2008-12-25 International Business Machines Corporation Method and system for creating array defect paretos using electrical overlay of bitfail maps, photo limited yield, yield, and auto pattern recognition code data
US7945815B2 (en) * 2007-08-14 2011-05-17 Dell Products L.P. System and method for managing memory errors in an information handling system
US9373362B2 (en) 2007-08-14 2016-06-21 Dell Products L.P. System and method for implementing a memory defect map
US7949913B2 (en) * 2007-08-14 2011-05-24 Dell Products L.P. Method for creating a memory defect map and optimizing performance using the memory defect map
US8286044B2 (en) * 2009-09-15 2012-10-09 International Business Machines Corporation Dynamic random access memory having internal built-in self-test with initialization
US8724408B2 (en) 2011-11-29 2014-05-13 Kingtiger Technology (Canada) Inc. Systems and methods for testing and assembling memory modules
US9117552B2 (en) 2012-08-28 2015-08-25 Kingtiger Technology(Canada), Inc. Systems and methods for testing memory
US11360840B2 (en) 2020-01-20 2022-06-14 Samsung Electronics Co., Ltd. Method and apparatus for performing redundancy analysis of a semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4736373A (en) * 1981-08-03 1988-04-05 Pacific Western Systems, Inc. Memory tester having concurrent failure data readout and memory repair analysis
EP0424612A3 (en) * 1989-08-30 1992-03-11 International Business Machines Corporation Apparatus and method for real time data error capture and compression for redundancy analysis of a memory
JP3186359B2 (ja) * 1993-07-28 2001-07-11 安藤電気株式会社 物理アドレス変換回路
US5720031A (en) * 1995-12-04 1998-02-17 Micron Technology, Inc. Method and apparatus for testing memory devices and displaying results of such tests
US5754556A (en) * 1996-07-18 1998-05-19 Teradyne, Inc. Semiconductor memory tester with hardware accelerators
GB9623215D0 (en) * 1996-11-07 1997-01-08 Process Insight Limited Solid state memory test system with defect compression
TW374951B (en) * 1997-04-30 1999-11-21 Toshiba Corp Semiconductor memory

Also Published As

Publication number Publication date
TW487919B (en) 2002-05-21
DE60018468D1 (de) 2005-04-07
EP1242999A1 (de) 2002-09-25
KR20020065920A (ko) 2002-08-14
US6499120B1 (en) 2002-12-24
KR100490499B1 (ko) 2005-05-19
DE60018468T8 (de) 2006-04-27
EP1242999B1 (de) 2005-03-02
WO2001050475A1 (en) 2001-07-12

Similar Documents

Publication Publication Date Title
DE60018468T2 (de) Verbrauch von redundanzdaten für das anzeigen der bitfehlerkarten für halbleiterelemente
DE60220511T2 (de) Verfahren und system zur optimierung der testkosten und deaktivierungsdefekte für scan- und bist-speicher
DE69924296T2 (de) Ic-test programmiersystem zur zuordnung logischer funktionstestdaten von logischen integrierten schaltung zu einer physikalischen darstellung
DE69408282T2 (de) Mit einem Reparatursystem für halbleiter-integrierte Schaltung verbundenes automatisches Reparaturdateneditiersystem
DE60005156T2 (de) Verteilte schnittstelle zur parallelen prüfung von mehreren vorrichtungen, wobei nur ein einzelner testkanal benutzt wird
DE69729771T2 (de) Integrierte Schaltung mit einer eingebauten Selbsttestanordnung
DE69619632T2 (de) Integrierte Halbleiterschaltung mit einer Speichereinrichtung und einer in einem Halbleiterchip eingebetteten Steuerung und Verfahren zur Prüfung der Einrichtung
DE10000690B4 (de) Verfahren zum Bestimmen des Ausbeute-Einflusses von Prozessschritten für Halbleiterwafer
DE60008789T2 (de) Bitfehlerkarten-kompression mit signaturanalyse
DE3901579A1 (de) Verfahren und vorrichtung zur funktionspruefung von speichern, die in mit mikroprozessoren versehenen einheiten angeordnet sind
DE69126400T2 (de) Fehleranalysegerät für mit Redundanzschaltungen versehene Speicher
DE112007003602T5 (de) Backup-Reihen-Zuordnungsvorrichtung, Speicher-Reparaturvorrichtung, Backup-Reihen-Zuordnungsverfahren, Speicher-Herstellungsverfahren und Programm
DE10125344A1 (de) Ereignisgestütztes Halbleiterprüfsystem mit modularer Architektur zur Speicherprüfung
DE19722414B4 (de) Verfahren und Vorrichtung zum Testen eines Halbleiterspeichers
DE10225381A1 (de) Verfahren und Vorrichtung zum Speichern von Speichertestinformantion
EP0783170B1 (de) Vorrichtung und Verfahren zur Erfassung und Bewertung eines räumlich diskreten Punktmusters
US20080270854A1 (en) System and method for running test and redundancy analysis in parallel
EP0843317B1 (de) Verfahren zum Testen eines in Zellenfelder unterteilten Speicherchips im laufenden Betrieb eines Rechners unter Einhaltung von Echtzeitbedingungen
DE112021002290T5 (de) Partitionierbares neuronales netz für festkörperlaufwerke
DE10019790C2 (de) Testsystem für Halbleitervorrichtungen
DE60104015T2 (de) Entschlüsselungsverfahren zur datenabbildung in speicherschaltungen
DE102004026521A1 (de) Vorrichtung und Verfahren zum Testen von Speichern
DE602004007906T2 (de) Testeinrichtung und einstellverfahren
DE102007004362A1 (de) Verfahren und Vorrichtung zum automatischen Formatieren von Daten basierend auf einem Beste-Übereinstimmung-Testergebnistyp
DE10237346A1 (de) Erzeugung einer Pseudo-Ausfall-Bitmap für RAMs während der Bauelementeprüfung und des Einbrennens in einer Herstellungsumgebung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee