DE69619632T2 - Integrierte Halbleiterschaltung mit einer Speichereinrichtung und einer in einem Halbleiterchip eingebetteten Steuerung und Verfahren zur Prüfung der Einrichtung - Google Patents

Integrierte Halbleiterschaltung mit einer Speichereinrichtung und einer in einem Halbleiterchip eingebetteten Steuerung und Verfahren zur Prüfung der Einrichtung

Info

Publication number
DE69619632T2
DE69619632T2 DE69619632T DE69619632T DE69619632T2 DE 69619632 T2 DE69619632 T2 DE 69619632T2 DE 69619632 T DE69619632 T DE 69619632T DE 69619632 T DE69619632 T DE 69619632T DE 69619632 T2 DE69619632 T2 DE 69619632T2
Authority
DE
Germany
Prior art keywords
self
testing
controller
semiconductor chip
scale memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69619632T
Other languages
English (en)
Other versions
DE69619632D1 (de
Inventor
Tomomi Momohara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE69619632D1 publication Critical patent/DE69619632D1/de
Publication of DE69619632T2 publication Critical patent/DE69619632T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
DE69619632T 1995-11-29 1996-11-29 Integrierte Halbleiterschaltung mit einer Speichereinrichtung und einer in einem Halbleiterchip eingebetteten Steuerung und Verfahren zur Prüfung der Einrichtung Expired - Lifetime DE69619632T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31061995A JP3274332B2 (ja) 1995-11-29 1995-11-29 コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法

Publications (2)

Publication Number Publication Date
DE69619632D1 DE69619632D1 (de) 2002-04-11
DE69619632T2 true DE69619632T2 (de) 2002-10-17

Family

ID=18007446

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69619632T Expired - Lifetime DE69619632T2 (de) 1995-11-29 1996-11-29 Integrierte Halbleiterschaltung mit einer Speichereinrichtung und einer in einem Halbleiterchip eingebetteten Steuerung und Verfahren zur Prüfung der Einrichtung

Country Status (7)

Country Link
US (1) US5825783A (de)
EP (1) EP0778584B1 (de)
JP (1) JP3274332B2 (de)
KR (1) KR100227451B1 (de)
CN (1) CN1265396C (de)
DE (1) DE69619632T2 (de)
TW (1) TW380229B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004039831B4 (de) * 2003-08-25 2016-05-12 Infineon Technologies Ag Multi-Chip-Package

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864565A (en) 1993-06-15 1999-01-26 Micron Technology, Inc. Semiconductor integrated circuit having compression circuitry for compressing test data, and the test system and method for utilizing the semiconductor integrated circuit
US5619461A (en) * 1995-07-28 1997-04-08 Micron Quantum Devices, Inc. Memory system having internal state monitoring circuit
JP3588529B2 (ja) * 1997-01-28 2004-11-10 株式会社東芝 半導体装置およびその応用システム装置
KR100474985B1 (ko) * 1997-06-23 2005-07-01 삼성전자주식회사 메모리로직복합반도체장치
US5764655A (en) * 1997-07-02 1998-06-09 International Business Machines Corporation Built in self test with memory
JP3244031B2 (ja) * 1997-08-20 2002-01-07 日本電気株式会社 半導体記憶装置
KR100459690B1 (ko) * 1997-12-12 2005-01-17 삼성전자주식회사 직접 액세스 모드 테스트를 위한 반도체 메모리장치 및 그테스트 방법
KR100265765B1 (ko) * 1998-02-06 2000-10-02 윤종용 빌트인 셀프 테스트 회로를 구비한 결함구제회로 및 이를 사용한 결함구제방법
US6154821A (en) 1998-03-10 2000-11-28 Rambus Inc. Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain
JPH11306798A (ja) * 1998-04-22 1999-11-05 Oki Electric Ind Co Ltd メモリ装置のテスト容易化回路
JP4234863B2 (ja) * 1998-12-11 2009-03-04 株式会社アドバンテスト フェイル情報取り込み装置、半導体メモリ試験装置及び半導体メモリ解析方法
JP2001051863A (ja) * 1999-08-09 2001-02-23 Fujitsu Ltd マイクロプロセッサ
DE19947041C2 (de) * 1999-09-30 2001-11-08 Infineon Technologies Ag Integrierter dynamischer Halbleiterspeicher mit redundanten Einheiten von Speicherzellen und Verfahren zur Selbstreparatur
DE19954346A1 (de) * 1999-11-11 2001-05-23 Infineon Technologies Ag Speichereinrichtung
JP2001159661A (ja) * 1999-12-02 2001-06-12 Oki Electric Ind Co Ltd 半導体集積回路
DE19963689A1 (de) * 1999-12-29 2001-07-12 Infineon Technologies Ag Schaltungsanordnung eines integrierten Halbleiterspeichers zum Speichern von Adressen fehlerhafter Speicherzellen
WO2001056038A1 (fr) * 2000-01-28 2001-08-02 Hitachi, Ltd. Systeme a semi-conducteur
JP4212257B2 (ja) 2001-04-26 2009-01-21 株式会社東芝 半導体集積回路
US6901542B2 (en) * 2001-08-09 2005-05-31 International Business Machines Corporation Internal cache for on chip test data storage
US7269766B2 (en) * 2001-12-26 2007-09-11 Arm Limited Method and apparatus for memory self testing
US6928588B2 (en) * 2001-12-31 2005-08-09 Broadcom Corporation System and method of improving memory yield in frame buffer memory using failing memory location
JP2003297100A (ja) * 2002-03-29 2003-10-17 Fujitsu Ltd 半導体装置
JP2003324155A (ja) * 2002-04-30 2003-11-14 Mitsubishi Electric Corp 半導体集積回路装置及びそのテスト方法
US6959256B2 (en) * 2003-05-16 2005-10-25 Analog Devices, Inc. Universally accessible fully programmable memory built-in self-test (MBIST) system and method
JP4601305B2 (ja) * 2004-02-27 2010-12-22 富士通セミコンダクター株式会社 半導体装置
JP4038216B2 (ja) * 2005-05-10 2008-01-23 ファナック株式会社 シーケンスプログラム編集装置
KR100702300B1 (ko) * 2005-05-30 2007-03-30 주식회사 하이닉스반도체 테스트 제어 회로를 갖는 반도체 메모리 장치
JP2007122853A (ja) * 2005-09-29 2007-05-17 Yamaha Corp 半導体メモリ
KR101005002B1 (ko) * 2005-11-01 2010-12-30 샌디스크 아이엘 엘티디 플래시 메모리에서의 테스트를 위한 방법, 시스템 및컴퓨터 판독가능한 코드를 저장한 저장 매체
JP4686350B2 (ja) * 2005-12-09 2011-05-25 株式会社東芝 不揮発性半導体記憶装置及びその自己テスト方法
JP4982173B2 (ja) * 2006-12-27 2012-07-25 株式会社東芝 半導体記憶装置
JP2008216980A (ja) * 2007-02-08 2008-09-18 Nec Electronics Corp ドライバ
WO2008099861A1 (ja) * 2007-02-16 2008-08-21 Advantest Corporation 試験装置および試験方法
JP5497631B2 (ja) * 2007-04-26 2014-05-21 アギア システムズ インコーポレーテッド ヒューズ焼付け状態機械及びヒューズダウンロード状態機械に基づく内蔵メモリ修理方法
US8484524B2 (en) * 2007-08-21 2013-07-09 Qualcomm Incorporated Integrated circuit with self-test feature for validating functionality of external interfaces
JP2008192309A (ja) * 2008-05-12 2008-08-21 Elpida Memory Inc 半導体集積回路装置
JP2008293652A (ja) * 2008-08-08 2008-12-04 Renesas Technology Corp 同期型半導体記憶装置およびそのテスト方法
JP2009004087A (ja) * 2008-08-22 2009-01-08 Renesas Technology Corp 半導体集積回路装置
JP2010225239A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 半導体集積回路およびメモリの機能検証方法
JP5606880B2 (ja) * 2010-11-11 2014-10-15 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
KR102471500B1 (ko) * 2018-03-12 2022-11-28 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 테스트 시스템
CN113656230B (zh) * 2021-08-20 2023-06-16 地平线(上海)人工智能技术有限公司 故障诊断电路、方法、装置及计算机可读存储介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970648A (en) * 1987-08-12 1990-11-13 Fairchild Space And Defense Corporation High performance flight recorder
JP2687785B2 (ja) * 1991-09-27 1997-12-08 日本電気株式会社 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004039831B4 (de) * 2003-08-25 2016-05-12 Infineon Technologies Ag Multi-Chip-Package

Also Published As

Publication number Publication date
CN1265396C (zh) 2006-07-19
KR970030590A (ko) 1997-06-26
CN1163475A (zh) 1997-10-29
JPH09145790A (ja) 1997-06-06
US5825783A (en) 1998-10-20
TW380229B (en) 2000-01-21
JP3274332B2 (ja) 2002-04-15
EP0778584B1 (de) 2002-03-06
DE69619632D1 (de) 2002-04-11
EP0778584A1 (de) 1997-06-11
KR100227451B1 (ko) 1999-11-01

Similar Documents

Publication Publication Date Title
DE69619632D1 (de) Integrierte Halbleiterschaltung mit einer Speichereinrichtung und einer in einem Halbleiterchip eingebetteten Steuerung und Verfahren zur Prüfung der Einrichtung
DE69419284D1 (de) System zur Identifikation und Steuerung eines elektrochemischen Generators
DE69221045D1 (de) Verfahren und Gerät zur programmierbaren Speicherssteuerung mit Fehlerregelung und Prüffunktionen
EP0665498A3 (de) Verfahren und Einrichtung zur partiellen Abtastprüfung eines Gerätes mit Hilfe seines Boundary-Scan-Ports.
DE69516402T2 (de) Gemischtes serielles paralleles dichotomisches Leseverfahren für nichtflüchtige Mehrpegel-Speicherzellen und Leseschaltung mit Verwendung eines solchen Verfahrens
DE69111635D1 (de) Gerät und Verfahren zur Background-Speicherprüfung während des Systemanlaufs.
DE69636701D1 (de) Verfahren und Vorrichtung zur Prüfung von Halbleiterchips
DE69734379D1 (de) Vorrichtung zur Prüfung von integrierten Schaltungen
EP1241678A3 (de) Eingebaute Selbsttestschaltung mit einem Schieberegister mit linearer Rückkopplung
EP0547682A3 (de)
DE69520853T2 (de) Verfahren und Vorrichtung zur Programmierung von Speicheranordnungen
ATE260504T1 (de) Verfahren und einrichtung zur elektronischen erkennung von verkehrszeichen
DE58909354D1 (de) Verfahren und Vorrichtung zum internen Paralleltest von Halbleiterspeichern.
DE69806904D1 (de) Halbleiterpruefgeraet mit schaltkreis zur datenserialisierung
ATE173346T1 (de) Verfahren zur rechnergestützten messung und prüfung von elektrischen schaltungen, insbesondere von elektronischen baugruppen, und prüfplatz zur durchführung des verfahrens
DE69831918D1 (de) Speicherschaltung mit DMA Prüfung und sein Prüfverfahren
FR2611972B1 (fr) Procede d'adressage d'elements redondants d'une memoire integree et dispositif permettant de mettre en oeuvre le procede
DE69431794T2 (de) LESE-/SCHREIBVORRICHTUNG FüR EINE IC-KARTE UND STEUERVERFAHREN DAFüR
DE69026809D1 (de) Verfahren zur Treibersteuerung integrierter Schaltungen während der Prüfung
DE69633713D1 (de) Verfahren und Vorrichtung zur Prüfung von integrierten Schaltungen
DE69724737D1 (de) Verfahren und Vorrichtung zur Prüfung von Speicherschaltungen
DE3853104D1 (de) Vorrichtung und Verfahren für den Hauptspeicherschutz mit Verwendung von Zugriffs- und logischen Fehlersignalen.
DE69617336T2 (de) Vorrichtung und Verfahren zur Prüfung von Einzelbitfehlern in integrierten Speicherschaltungen
ATE331979T1 (de) Verfahren und vorrichtung zum herstellen von belichteten strukturen
BR0116307A (pt) Sistema e método para pré-programar uma memória de dispositivo eletrônico

Legal Events

Date Code Title Description
8364 No opposition during term of opposition