KR970030590A - 콘트롤러 대용량 메모리 혼재형 반도체 집적회로 장치 및 테스트 사용방법 - Google Patents

Abstract

본 발명은 콘트롤러와 대용량 메모리를 혼재(混載)한 반도체 집적회로 장치의 수율, 생산효율, 설비투자 모두의 전체 비용을 저감할 수 있게 하는데 있다.

반도체 칩(100)에 주기억부로 되는 대용량 메모리(1)와, 칩(100)외부에서 메모리(1)로의 데이타 입력 및 메모리(1)에서 칩(100)으로의 데이타 출력을 적어도 콘트롤하는 콘트롤러(2)와, 데이타 개서(改書)가 가능한 기억부(34)와, 기억부(34)에 기입된 자기 테스트 시퀀스에 따라 대용량 메모리(1)를 자기 테스트힘과 동시에, 상기 자기 테스트에 의해 구해진 대용량 메모리(1)를 버퍼 메모리(22)에 기억시키는 회로와, 기억부(34)에 기입된 자기 리던던시 시퀀스에 따라, 다른 기억부(22)에 기억된 대용량 메모리(1)의 실패 어드레스에 대응하는 불량부분을 자기 구제하는 회로를 적어도 구비한다.

Description

콘트롤러 대용량 메모리 혼재형 반도체 집적회로 장치 및 테스트 사용방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

도1은 본 발명의 일실시형태에 관계되는 콘트롤러ㆍ대용량 메모리 혼재형 반도체 집적회로 장치의 블럭도.

Claims (10)

1. 반도체 칩에 설치된 주기억부(1)와, 상기 칩에 설치되어, 상기 칩 외부에서 상기 주기억부로의 데이타 입력 및 상기 주기억부에서 상기 칩 외부로의 데이타 출력을 적어도 컨트롤하는 콘트롤러(2)와, 상기 칩에 설치되어, 데이타의 개서(改書)가 가능한 기억부를 가지며, 상기 기억부에 기입된 자기 테스트 시퀀스에 따라, 상기 주기억부를 테스트하는 자기 테스트 수단(3)을 구비하는 것을 특징으로 하는 콘트롤러·대용량 메모리 혼재형 반도체 집적회로 장치.
2. 제1항에 있어서, 자기 테스트 수단은 상기 데이타의 개서가 가능한 기억부에 기입된 자기 테스트 시퀀스에 따라, 상기 주기억부를 자기 테스트하고, 상기 자기 테스트에 의해 구해진 상기 주기억부의 실패 어드레스를 상기 주기억부와는 다른 기억부(3)에 기억시키는 기능을 가지며, 상기 데이타의 개서가 가능한 기억부에 기입된 자기 구제 시퀀스에 따라 상기 다른 기억부에 기억된 상기 주기억부의 실패 어드레스에 대응하는 불량 부분을 자기 구제하는 자기 구제 수단(32)을 더 구비하는 것을 특징으로 하는 콘트롤러·대용량 메모리 혼재형 반도체 집적회로 장치.
3. 반도체 칩내에 설치된 주기억부와, 상기 칩에 설치되어, 상기 칩 외부에서 상기 주기억부로의 데이타데이타입력 및 상기 주기억부에서 상기 칩 외부로의 데이타출력을 적어도 콘트롤하는 콘트롤러와, 상기 칩에 설치되어, 상기 데이타의 개서가 가능한 기억부와, 상기 칩에 설치되어, 상기 데이타의 개서(改害)가 가능한 기억부에 기입된 자기 테스트 시퀀스에 따라 상기 주기억부를 자기 테스트함과 동시에, 상기 자기 테스트에 의해 구해진 상기 주기억부의 실패 어드레스를 상기 주기억부와는 다른 기억부에 기억시키는 자기 테스트 회로와, 상기 칩에 설치되어, 상기 데이타의 개서가 가능한 기억부에 기입된 자기 구제 시퀀스에 따라 상기 다른 기억부에 기억된 상기 주기억부의 실패 어드레스에 대응하는 불량부분을 자기 구제하는 자기 구제 회로를 적어도 구비하는 콘트롤러·대용량 메모리혼재형 반도체 집적회로장치의 테스트방법에 있어서, 적어도 상기 콘트롤러, 상기 다른기억부, 상기 데이타의 개서가 가능한 기억부, 상기 자기 테스트 회로 및 상기 자기 구제 회로를 외부 테스터에서 보내지는 신호로서 각각 테스트하고, 상기 외부 테스터로부터 상기 데이타의 개서가 가능한 기억부에 자기 테스트 시퀀스를 기입하고, 적어도 상기 주기억부를, 상기 데이타의 개서가 가능한 기억부에 기입 또는 자기 테스트 시퀀스에 따라 상기 자기 테스트회로에서 보내지는 신호로서 테스트하는 것을 특징으로 하는 콘트롤러·대용량 메모리 혼재형 반도체 집적회로 장치의 테스트방법.
4. 제3항에 있어서, 상기 외부 테스터로부터 상기 데이타의 개서가 가능한 기억부에 자기 구제 시퀀스를 더 기입하고, 상기 다른 기억부에 기억된 실패 어드레스에 대응하는 상기 주기억부의 불량 부분을 상기 데이타의 개서가 가능한 기억부에 기입된 자기 구제 시퀀스에 따라 상기 자기 구제 회로로서 구제하는 것을 특징으로 하는 콘트롤러·대용량 메모리 혼재형 반도체 집적회로 장치의 테스트 방법.
5. 제4항에 있어서, 상기 실패 어드레스는 상기 주기억부의 자기 테스트중 일시적으로 상기 다른 기억부에 기억되는 것을 특징으로 하는 콘트롤러·대용량 메모리 혼재형 반도체 집적회로 장치의 테스트 방법.
6. 제4항에 있어서, 실패 어드레스의 교체 정보를 기입하기 위한, 적어도 전기적으로 데이타의 기입이 가능한 기억부와, 용장 기억부와, 용장용 실패 어드레스 레지스터부와, 비교기부를 적어도 포함하는 용장 회로를 더 구비하고, 상기 주기억부의 불량 부분의 구제는 상기 적어도 전기적으로 데이타의 기입이 가능한 기억부에 실패 어드레스의 교체 정보를 전기적으로 기입하고, 실패 어드레스에 상당하는 어드레스가 입력된 때, 그 실패 어드레스의 교체가 바르게 행해졌는지 아닌지를 상기 용장용 실패 어드레스 레지스터부에 유지된 데이타와 비교하고, 상기 주기억부의 불량부분을 상기 용장 기억부에 치환함으로서 행해지는 것을 특징으로 하는 콘트롤러·대용량 메모리 혼재형 반도체 집적회로 장치의 테스트방법.
7. 제6항에 있어서, 상기 주기억부의 불량부분의 상기 용장 기억부에의 치환은 복수의 행 혹은 열을 포함하는 블럭 단위로 행해지는 것을 특징으로 하는 콘트롤러·대용량 메모리 혼재형 반도체 집적회로 장치의 테스트 방법.
8. 반도체 칩에 설치된 주기억부와, 상기 칩에 설치되어, 상기 칩 외부에서 상기 주기억부로의 데이타 입력 및 상기 주기억부에서 상기 칩 외부로의 데이타 출력을 적어도 콘트롤하는 콘트롤러와, 상기 칩에 설치되어, 데이타의 개서(改書)가 가능한 기억부를 가지며, 상기 기억부에 기입된 자기 테스트 시퀀스에 따라 상기 주기억부를 테스트하는 자기 테스트 수단을 적어도 구비하는 콘트롤러·대용량 메모리 혼재형 반도체 집적회로장치의 사용방법에 있어서, 상기 데이타의 개서가 가능한 기억부를 여기에 기입된 자기 테스트 시퀀스 및 자기 구제 시퀀스를 소거한 후, 반도체 집적회로 장치의 작업 메모리로서 사용하는 것을 특징으로 하는 콘트롤러·대용량 메모리 혼재형 반도체 집적회로 장치의 사용 방법.
9. 반도체 칩내에 설치된 주기억부(1)와, 상기 칩에 설치되어, 상기 주기억부에 기억된 데이타에 따른 연산을 적어도 행하는 연산수단(20)과, 상기 칩에 설치된 데이타의 개서(改書)가 가능한 기억부(34)와, 상기 데이타의 개서가 가능한 기억부에 상기 주기억부를 테스트하는 자기 테스트 시퀀스를 기입하고, 상기 기입된 자기 테스트 시퀀스에 따라 상기 주기억부를 테스트하는 수단(32) 을 구비하는 것을 특징으로 반도체 집적회로 장치.
10. 반도체 칩내에 설치된 주기억부와, 상기 칩에 설치되어, 상기 주기억부에 기억된 데이타에 따른 연산을 적어도 행하는 연산수단과, 상기 칩에 설치된 데이타의 개서(改書)가 가능한 기억부를 구비하는 반도체 집적회로 장치의 테스트 방법에 있어서, 상기 연산수단을 적어도 외부 테스터로서 테스트하고, 상기 주기억부를 상기 개서가능한 기억부에 상기 주기억부를 테스트하는 자기 테스트 시퀀스를 기입하고, 상기 기입된 자기 테스트 시퀀스에 따라 테스트하는 것을 특징으로 하는 반도체 집적회로 장치의 테스트 방법.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.