KR100596868B1 - 반도체 메모리 장치의 테스트 방법 - Google Patents

반도체 메모리 장치의 테스트 방법 Download PDF

Info

Publication number
KR100596868B1
KR100596868B1 KR1020020086700A KR20020086700A KR100596868B1 KR 100596868 B1 KR100596868 B1 KR 100596868B1 KR 1020020086700 A KR1020020086700 A KR 1020020086700A KR 20020086700 A KR20020086700 A KR 20020086700A KR 100596868 B1 KR100596868 B1 KR 100596868B1
Authority
KR
South Korea
Prior art keywords
test
data
data input
output pins
test step
Prior art date
Application number
KR1020020086700A
Other languages
English (en)
Other versions
KR20040060165A (ko
Inventor
박상욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020086700A priority Critical patent/KR100596868B1/ko
Publication of KR20040060165A publication Critical patent/KR20040060165A/ko
Application granted granted Critical
Publication of KR100596868B1 publication Critical patent/KR100596868B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명에 따른 반도체 메모리 장치의 테스트 방법은, 일정한 압축 비율로 설정된 데이터 입출력 핀 압축 테스트 방법을 사용하여 메모리 셀에 대해 테스트를 수행하는 제1 테스트 단계와, 제1차 테스트 단계에서 패일로 판정된 셀들을 리던던시 셀로 대체하는 리페어 단계와, 최대의 압축 비율로 설정된 데이터 입출력 핀 압축 테스트 방법을 사용하여 메모리 셀에 대하여 테스트를 수행하는 제2 테스트 단계를 포함하여, 리페어를 수행한 후에 2차 증명 테스트(probe test 2; PT2)를 수행할 때 데이터 입출력 핀 개수를 줄일 수 있기 때문에, 테스트 장비의 채널 효율을 향상시킬 수 있다.

Description

반도체 메모리 장치의 테스트 방법{Method for testing for a semiconductor memory device}
도 1a 및 도 1b는 종래 기술에 따른 증명 테스트를 수행하기 위한 반도체 메모리 장치의 읽기 및 쓰기 개념도.
도 2는 본 발명에 따른 반도체 메모리 장치의 테스트 방법을 나타낸 순서도.
도 3a 및 도 3b는 도 2의 제2차 증명 테스트를 수행하기 위한 반도체 메모리 장치의 읽기 및 쓰기 개념도.
본 발명은 반도체 메모리 장치의 테스트 방법에 관한 것으로, 보다 상세하게는 1차 증명 테스트(probe test 1; PT1)에 의해 불량 셀로 판정된 셀에 대해 리페어를 수행한 후에 2차 증명 테스트(probe test 2; PT2)를 수행할 때 데이터 입출력 핀 개수를 줄일 수 있는 반도체 메모리 장치의 테스트 방법에 관한 것이다.
도 1a 종래 기술에 따른 증명 테스트를 수행하기 위한 반도체 메모리 장치의 쓰기 동작의 개념도이고, 도 1b는 반도체 메모리 장치의 읽기 개념도이다.
여기서는 16개의 데이터 입출력 핀 DQ 중에서 4개의 데이터 입출력 핀을 사 용하여 멀티 비트 병렬 테스트 모드 쓰기 및 읽기 기능을 수행하는 경우를 예를 들어 설명한다.
생산량을 증가시키기 위해 첫 번째 증명 테스트 PT1 단계에서 하나의 데이터 입출력 핀에 여러 개의 데이터 입출력 핀을 회로적으로 연결하여(이를 데이터 입출력 핀 압축(DQ compress)이라고 한다) 멀티 칩 테스트(multi chip test)를 구현한다.
먼저, 16개의 데이터 입출력 핀 중에서 4개의 데이터 입출력 핀 DQ1, DQ3, DQ6, DQC을 사용하여 동일한 데이터("0" 또는 "1")를 모든 셀에 쓰고, 테스트 조건을 적용한 후에 동일한 데이터 입출력 핀을 통해 셀에 저장되어 있는 데이터를 읽는다.
여기서, 동일한 데이터를 모든 셀에 저장하였기 때문에 읽혀진 데이터들이 동일한지 여부를 검사한다.
첫 번째 증명 테스트 PT1에 의해 불량 셀로 판정된 셀은 리페어 해석(repair analysis)을 통해 리던던시 셀로 대체(repair)된다.
모든 불량 셀에 대해 대체가 완료되면, 첫 번째 증명 테스트와 동일한 방법으로 두 번째 증명 테스트 PT2를 통해 불량 셀을 리던던시 셀로 올바로 대체 되었는지를 검사한다.
여기서 두 번째 증명 테스트 PT2에서는 테스트를 수행한 후에 리페어 해석 단계가 없기 때문에 리던던시 효율(redundancy efficiency)을 고려할 필요가 없는데도 첫 번째 증명 테스트 PT1에서와 동일한 데이터 입출력 핀 압축 테스트 방법을 수행하기 때문에 테스트 장비의 채널 효율(channel efficiency)이 떨어지고, 테스트 시간이 증가하는 문제점이 있다.
상기 문제점을 해결하기 위한 본 발명의 목적은, 메모리 리던던시 효율에 상관없는 두 번째 증명 테스트를 수행할 때에는 최상의 데이터 입출력 핀 압축 테스트 방법을 사용하여 테스트 장비의 채널 효율을 높이는 반도체 메모리 장치의 테스트 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 테스트 방법은, 일정한 압축 비율로 설정된 데이터 입출력 핀 압축 테스트 방법을 사용하여 메모리 셀에 대해 테스트를 수행하는 제1 테스트 단계; 상기 제1차 테스트 단계에서 패일로 판정된 셀들을 리던던시 셀로 대체하는 리페어 단계; 및 최대의 압축 비율로 설정된 데이터 입출력 핀 압축 테스트 방법을 사용하여 상기 메모리 셀에 대하여 테스트를 수행하는 제2 테스트 단계를 포함하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 반도체 메모리 장치의 테스트 방법을 나타낸 순서도이다.
먼저, 적절한 압축 비율로 설정하여 데이터 입출력 핀 압축 테스트 방법에 의해 첫 번째 증명 테스트 PT1을 수행한다(S1). 여기서는 멀티 비트 병렬 테스트를 위한 테스트 모드에서 리던던시 효율을 고려하여 16개의 데이터 입출력 핀 중에서 4개의 입출력 핀을 사용하여 첫 번째 증명 테스트를 수행하는 경우를 예를 들어 설명한다. 이때 테스트 장비의 설정 프로그램(setup program)과 테스트 보드(probe card)는 16개의 데이터 입출력 핀 중에서 4개의 입출력 핀을 사용하여 증명 테스트를 수행하도록 설정된다.
첫 번째 증명 테스트 PT1을 통해 불량 셀로 판정된 셀에 대해 리던던시 셀로 대체하는 리페어를 수행한다(S2).
리페어 동작이 완료되면, 최대의 압축 비율로 설정하여 데이터 입출력 핀 압축 테스트 방법에 의해 두 번째 증명 테스트 PT2를 수행한다(S3). 여기서는 테스트 장비의 채널 효율을 고려하여 16개의 데이터 입출력 핀 중에서 2개의 입출력 핀을 사용하여 두 번째 증명 테스트를 수행하는 경우를 예를 들어 설명한다. 이때 테스트 장비의 설정 프로그램(setup program)과 테스트 보드(probe card)는 16개의 데이터 입출력 핀 중에서 2개의 입출력 핀을 사용하여 증명 테스트를 수행하도록 설정된다.
도 3a는 두 번째 증명 테스트를 수행하기 위한 반도체 메모리 장치의 쓰기 개념도이고, 도 3b는 반도체 메모리 장치의 읽기 개념도이다.
여기서 첫 번째 증명 테스트에서 사용하였던 두개의 데이터 입출력 핀 DQ3, DQ6에 할당되었던 테스트 장비의 채널은 동일한 칩의 두 번째 증명 테스트에서 두 개의 데이터 입출력 핀 DQ3, DQ6에 할당(assign)하고, 첫 번째 증명 테스트에서 사용하였던 나머지 두개의 데이터 입출력 핀 DQ1, DQC에 할당되었던 테스트 장비의 채널은 두 번째 증명 테스트를 수행하는 다른 칩의 두개의 데이터 입출력 핀에 할당해야 테스트의 안정성(stability)을 높일 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 반도체 메모리 장치의 테스트 방법은, 리던던시 효율을 고려할 필요가 없는 리페어를 수행한 후에 수행되는 증명 테스트에 대해 최대의 데이터 입출력 핀 압축 테스트를 적용하여 테스트 장비의 채널 효율을 향상시킬 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

  1. 소정개수의 단위셀을 포함하는 메모리 셀에 동일한 데이터를 라이트하고, 다시 상기 메모리셀에서 데이터를 리드한 후, 상기 리드한 데이터 중 상기 라이트한 데이터와 다른 데이터가 있는 지를 판별하여 출력하는, 일정한 압축 비율로 설정된 데이터 입출력 핀 압축 테스트 방법을 사용하여 메모리 셀에 대해 테스트를 수행하는 제1 테스트 단계;
    상기 제1 테스트 단계에서 고장으로 판정된 셀들을 리던던시 셀로 대체하는 리페어 단계; 및
    상기 제1 테스트 단계의 메모리 셀에 포함된 단위셀의 개수의 배수개의 단위셀을 포함하는 메모리 셀에 동일한 데이터를 라이트하고, 다시 상기 메모리셀에서 데이터를 리드한 후, 상기 리드한 데이터 중 상기 라이트한 데이터와 다른 데이터가 있는 지를 판별하여 출력하는, 상기 제1 테스트 단계보다 높은 압축 비율로 설정된 데이터 입출력 핀 압축 테스트 방법을 사용하여 상기 메모리 셀에 대하여 테스트를 수행하는 제2 테스트 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 테스트 방법.
  2. 제 1 항에 있어서,
    상기 제1 테스트 단계에서 테스트 장비의 설정 프로그램과 테스트 보드(probe card)는 상기 제1 테스트 단계의 압축 비율로 설정되어 수행되는 것을 특징으로 하는 반도체 메모리 장치의 테스트 방법.
  3. 제 1 항에 있어서,
    상기 제2 테스트 단계에서 테스트 장비의 설정 프로그램과 테스트 보드(probe card)는 상기 제2 테스트 단계의 압축 비율로 설정되어 수행되는 것을 특징으로 하는 반도체 메모리 장치의 테스트 방법.
  4. 제 1 항에 있어서,
    상기 제1 테스트 단계에서 사용되는 복수의 데이터 입출력 핀들 중에서 테스트 장비의 동일한 채널에 할당되어 사용되는 데이터 입출력 핀들은 동일한 칩의 상기 제2 테스트 단계에서 사용되는 데이터 입출력 핀들에 할당(assign)되고,
    상기 제1 테스트 단계에서 사용되는 복수의 데이터 입출력 핀들 중에서 상기 동일한 칩의 상기 제2 테스트 단계에서 사용되는 데이터 입출력 핀들에 할당된 데이터 입출력 핀들을 제외한 나머지 핀들 중에서 상기 테스트 장비의 동일한 채널에 할당되어 사용되는 데이터 입출력 핀들은 다른 칩의 상기 제2 테스트 단계에서 사용되는 데이터 입출력 핀들에 할당되는 것을 특징으로 하는 반도체 메모리 장치의 테스트 방법.
KR1020020086700A 2002-12-30 2002-12-30 반도체 메모리 장치의 테스트 방법 KR100596868B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086700A KR100596868B1 (ko) 2002-12-30 2002-12-30 반도체 메모리 장치의 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086700A KR100596868B1 (ko) 2002-12-30 2002-12-30 반도체 메모리 장치의 테스트 방법

Publications (2)

Publication Number Publication Date
KR20040060165A KR20040060165A (ko) 2004-07-06
KR100596868B1 true KR100596868B1 (ko) 2006-07-04

Family

ID=37352100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086700A KR100596868B1 (ko) 2002-12-30 2002-12-30 반도체 메모리 장치의 테스트 방법

Country Status (1)

Country Link
KR (1) KR100596868B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101639185B1 (ko) 2015-07-02 2016-07-13 가온미디어 주식회사 무선랜 네트워크에서의 에어타임 제어 방법 및 이를 위한 기록매체
KR102585790B1 (ko) * 2021-10-13 2023-10-06 테크위드유 주식회사 논리적 식별자를 이용하는 테스트 방법 및 스위치 ｉｃ

Also Published As

Publication number Publication date
KR20040060165A (ko) 2004-07-06

Similar Documents

Publication Publication Date Title
US7890819B2 (en) Method and apparatus for storing failing part locations in a module
US11315657B2 (en) Stacked memory apparatus using error correction code and repairing method thereof
JP4308637B2 (ja) 半導体試験装置
US5142541A (en) Error-bit generating circuit for use in a non-volatile semiconductor memory device
US7206988B1 (en) Error-correction memory architecture for testing production errors
KR20010104362A (ko) 교차-ｄｕｔ 및 내부-ｄｕｔ 비교를 이용한 집적 회로디바이스의 병렬 테스트
US7411848B2 (en) Independent polling for multi-page programming
US6009026A (en) Compressed input/output test mode
KR20080069778A (ko) 멀티칩 테스트를 위한 반도체 메모리 장치의 테스트 회로및 그의 테스트 방법
US7552369B2 (en) Semiconductor device and method for testing semiconductor device
US7859938B2 (en) Semiconductor memory device and test method thereof
US6697290B2 (en) Apparatus for random access memory array self-repair
US7055075B2 (en) Apparatus for random access memory array self-test
KR100596868B1 (ko) 반도체 메모리 장치의 테스트 방법
US20230013082A1 (en) Test method and test system
KR100604888B1 (ko) 개선된 테스트 회로를 구비하는 집적회로 장치 및집적회로 장치 테스트 방법
CN100444286C (zh) 存储单元信号窗测试方法和设备
US6721911B1 (en) Method and apparatus for testing a memory array using compressed responses
KR100630716B1 (ko) 다양한 패턴 데이터를 쓸 수 있는 반도체 메모리 소자 및그 전기적 검사방법
KR20160115485A (ko) 데이터 패일 검출 회로 및 이를 포함하는 반도체 장치
KR19980018345A (ko) Ａｒａｍ 메모리 칩을 사용하여 ｓｉｍｍ 메모리 모듈을 생성 및 검사하는 시스템
TW202305816A (zh) 記憶體裝置及其具有修復資訊維持機制的記憶體測試電路與方法
JPH1196793A (ja) 半導体メモリ試験装置
JP2000123595A (ja) メモリ試験装置
JPH03160698A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee