KR100519504B1 - 반도체장치의 기생커패시턴스 측정 패턴 및 그측정 방법 - Google Patents

Abstract

본 발명은 금속배선간에 발생되는 기생커패시턴스의 값을 정확하게 예측하여 정전기등에 의한 소자의 보호회로 구성에 이용하여 소자의 동작성능을 예측할 수 있도록 하는 기생커패시턴스 측정 패턴 및 그 측정 방법에 관한 것으로, 기생커패시턴스 측정 패턴은 제1금속판(10) 위로 일정한 간격을 띄운 상태에서 제2금속판(20)을 'S'자 형태로 배선한 제1패턴과, 제1금속평판(30)과 일정한 간격을 두고 형성된 제2금속평판(40)으로 이루어진 제2패턴으로 이루어지는 것을 특징으로 하며, 기생커패시턴스의 측정 방법으로는 제1패턴에서 커패시턴스 값을 구하는 단계와, 제2패턴에서 커패시턴스 값을 구하는 단계와, 제2패턴에서 얻은 커패시턴스 값을 제1패턴의 지역커패시턴스 성분으로 환산하여 프린지커패시턴스 값을 구하는 단계로 이루어지는 것을 특징으로 한다.

Description

반도체장치의 기생커패시턴스 측정 패턴 및 그 측정 방법

본 발명은 반도체장치의 기생커패시턴스 측정 패턴 및 그 측정 방법에 관한 것으로서, 보다 상세하게는 금속배선간에 발생되는 기생커패시턴스의 값을 정확하게 예측하여 정전기등에 의한 소자의 보호회로 구성에 이용할 때 유용한 기생커패시턴스 측정 패턴 및 그 측정 방법에 관한 것이다.

현대의 반도체 소자는 점차 미세 구조화 되고 있으며, 금속배선의 전기적인 연결 또한 좁은 폭을 가지며 많은 배선 밀도를 필요로 하고 있다. 이에 따라서 소자의 동작속도에 영향을 미치는 금속배선의 상호연결부분에서 존재하는 기생커패시턴스가 점차적으로 중요하게 대두되고 있다.

기생커패시턴스의 성분에는 크게 마주보는 두 면에 의하여 생기는 지역커패시턴스 성분과, 측벽부분에서 생기는 프린지커패시턴스 성분으로 나눌 수 있다.

도1은 금속배선 간에서 발생되는 커패시턴스를 설명하기 위한 측단면도로서, 전기력선을 도시한 측단면도이다. 여기에서 보는바와 같이 제1금속판(10)과 제2금속판(20)간에 직선의 형태로 이루어진 전기력선에 의해 발생되는 커패시턴스가 지역커패시턴스 성분이고, 휘어진 형태로 이루어진 전기력선에 의해 발생되는 커패시턴스가 프린지커패시턴스 성분을 나타내고 있다.

이와 같은 기생커패시턴스를 측정하는 방법으로는 시뮬레이션에 의한 방법과 테스트 패턴에서 실측치로 측정하는 방법이 사용되고 있다.

실측에 의한 방법은 지역커패시턴스의 경우, 넓은 평판의 테스트 패턴을 이용하여 비교적 정확하게 측정하고 있지만, 프린지커패시턴스의 경우는 실험적으로 측정하는 방법은 아직 널리 사용되지 않고 있다.

그러나, 금속배선이 미세화 될수록 프린지커패시턴스의 성분이 점차적으로 큰 값을 가지게 되어 기생커패시턴스 값에서 큰 비중을 가지게 되어 이 값을 측정하는 방법이 필요하게 되고 있다.

한편, 시뮬레이션에 의한 방법은 정확한 계산을 위해서 두 금속배선간 사이에서 유전상수의 값을 알아야 한다. 그러나 물성이 다른 여러 절연층을 사용할 경우, 총 유전상수를 구하기가 매우 힘들게 된다. 따라서 계산치에는 많은 오차가 수반된다는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 반도체장치에서 금속배선간 발생되는 기생커패시턴스 값을 측정하기 위한 측정 패턴을 제시하여 측정 패턴에 의한 측정 방법으로 기생커패시턴스 값을 정확하게 산출함으로서 소자의 동작성능을 정확하게 예측할 수 있도록 하는 반도체장치의 기생커패시턴스 측정 패턴 및 그 측정 방법을 제공함에 있다.

상기와 같은 목적을 실현하기 위한 본 발명은 제1금속판 위로 일정한 간격을 띄운 상태에서 제2금속판을 'S'자 형태로 배선한 제1패턴과, 제1금속평판과 일정한 간격을 두고 형성된 제2금속평판으로 이루어진 제2패턴으로 이루어지는 것을 특징으로 한다.

여기서 제1금속판은 넓은 평판으로 이루어지고, 제2금속판은 금속배선으로 이루어진다. 또한 'S'자 형태의 배선시 배선간의 간격은 제1금속판의 폭에 대해 3∼5배 이상의 간격을 띄우고 배치된다.

또한 기생커패시턴스의 측정 방법으로는 제1패턴에서 커패시턴스 값을 구하는 단계와, 제2패턴에서 커패시턴스 값을 구하는 단계와, 제2패턴에서 얻은 커패시턴스 값을 제1패턴의 지역커패시턴스 성분으로 환산하여 프린지커패시턴스 값을 구하는 단계로 이루어지는 것을 특징으로 한다.

금속배선간에 발생되는 기생커패시턴스는 지역커패시턴스와 프린지커패시턴스 값이 합산되서 얻어지는 값으로서 제1패턴에 의한 커패시턴스 값은 전체 기생커패시턴스 값을 나타낸다. 또한 제2패턴에 의해 측정된 커패시턴스 값은 지역커패시턴스 값을 나타낸다. 따라서 제2패턴에 의해 얻어진 지역커패시턴스 값을 제1패턴의 지역커패시턴스 값으로 환산한 다음, 제1패턴에 의해 얻어진 커패시턴스 값에서 감산하면 프린지커패시턴스 값을 구할 수 있게 된다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.

도2는 금속배선간에 발생되는 전체 기생커패시턴스를 측정하기 위한 측정 패턴을 나타낸 도면이다.

여기에서 보는 바와 같이 제1패턴은 넓은 평판 형태의 제1금속판(10)을 아래쪽에 위치시킨다. 이 제1금속판(10) 위로 유전상수를 갖는 물질을 사이에 두고 금속배선인 제2금속판(20)을 제2금속판(20)을 굴곡이 많은 'S'자 형태로 배선한다. 이때 제2금속판(20)을 배선할 때는 제2금속판(20) 간에서 발생되는 기생커패시턴스의 영향을 배제시키기 위해 제2금속판(20) 폭에 대해 3∼5배 이상의 간격이 유지되도록 제2금속판(20)을 배선한다.

또한 커패시턴스 측정장비(미도시)와 연결하기 위한 패드(50)를 제1금속판(10)과 제2금속판(20)에 각각 설치한다.

도3은 도2에 도시된 제1패턴에서 지역커패시턴스 값을 측정하기 위한 제2패턴을 나타낸 도면이다.

여기에서 보는 바와 같이 제1금속평판(30)과 제2금속평판(40)은 가로, 세로의 길이가 100㎛ 이상의 평판으로 이루어지도록 한다. 그레서 제1금속평판(30)과 제2금속평판(40) 간에 프린지커패시턴스의 값이 배제되도록 하여 지역커패시턴스 값을 정확하게 측정할 수 있도록 한다.

도2와 도3과 같이 이루어진 제1패턴과 제2패턴을 이용하여 프린지커패시턴스 값을 구하기 위한 방법은 다음과 같다.

기생커패시턴스의 측정 방법으로는 제1패턴에서 커패시턴스 값을 구하는 단계와, 제2패턴에서 커패시턴스 값을 구하는 단계와, 제2패턴에서 얻은 커패시턴스 값을 제1패턴의 지역커패시턴스 성분으로 환산하여 프린지커패시턴스 값을 구하는 단계로 이루어진다.

기생커패시턴스 값을 구하는 측정 방법을 보다 상세하게 설명하면 다음과 같다.

제1패턴에서 제1금속판(10)과 제2금속판(20) 간에 발생되는 기생커패시턴스 값을 제1금속판(10)과 제2금속판(20)에 설치된 패드(50)에 커패시턴스 측정장비를 이용하여 전체의 커패시턴스 값을 측정한다.

이 측정된 전체 기생커패시턴스(Cp1)값은 제1금속판(10)과 제2금속판(20) 간에서 넓은 면에 의해서 발생되는 지역커패시턴스(Ca1) 값과 제2금속판(20)의 측벽에 의해 발생되는 프린지커패시턴스(Cf1) 값을 더한 값으로서 다음과 같다.

Cp1=Ca1+Cf1

수학식1에서 프린지커패시턴스(Cf1) 값은 전체 기생커패시턴스(Cp1) 값에서 지역커패시턴스(Ca1) 값을 빼면 얻을 수 있다.

따라서 지역커패시턴스(Ca1) 값을 구하기 위해 제2패턴의 제1금속평판(30)과 제2금속평판(40) 간에서 발생되는 커패시턴스(Ca2) 값을 구한다.

그런다음 제2패턴에 의해 구한 커패시턴스(Ca2) 값을 제1패턴에서 발생되는 지역커패시턴스(Ca1) 값을 변환한다.

변환하는 방법은 먼저, 제2패턴에서 제1금속평판(30)과 제2금속평판(40)의 면적을 A2라고 하고, 제1패턴에서 제1금속판(10)과 제2금속판(20)에서 서로 겹치는 면적을 A1이라고 한다.

그러면 면적 A1과 A2의 비율을 제2패턴에서 구한 커패시턴스(Ca2) 값에 곱하면 얻어지게 된다.

Ca1=Ca2t()

따라서, 최종적으로 구하고자 하는 프린지커패시턴스(Cf1) 값은 수학식1과 수학식2로부터 수학식3과 같이 주어진다.

Cf1=Cp1-Ca2t()

위와 같은 측정 패턴 및 측정 방법은 도2와 도3의 아래쪽의 제1금속판(10)과 제1금속평판(30)을 실리콘의 N+ 내지는 P+액티브로 바꾸고 위의 제2금속판(20)을 트랜지스터의 게이트로 바꾸면, 게이트의 프린지커패시턴스 즉, 미러커패시턴스를 측정할 수도 있다.

또한 도4에 도시된 실제의 반도체 장치에서 많이 존재하는 금속배선의 예시 도면에서 보는 바와 같이 다층의 금속배선이 존재할 경우 각 층에서의 프린지커패시턴스는 본 발명의 방법에 의한 측정 패턴 및 측정 방법에 의해 쉽게 측정할 수 있게된다.

상기한 바와 같이 본 발명은 반도체 장치가 점차 소형화됨에 따라 높은 밀도의 금속배선을 형성할 때 대두되는 기생커패시터의 성분중에서 프린지커패시턴스의 성분을 위와 같은 측정 패턴과 측정 방법에 의해 예측할 수 있어 소자의 동작성능 예측에 매우 중요하게 사용된다는 이점이 있다.

도1은 금속배선간에 발생되는 전기력선을 나타낸 측단면도이다.

도2는 금속배선간에 발생되는 전체 기생커패시턴스 값을 측정하기 위한 측정 패턴을 나타낸 평면도이다.

도3은 도2에서 지역커패시턴스 값을 구하기 위한 측정 패턴을 나타낸 사시도이다.

도4는 다층의 금속배선 간에 존재하는 기생커패시터를 나타낸 도면이다.

- 도면의 주요부분에 대한 부호의 설명 -

10 : 제1금속판 20 : 제2금속판

30 : 제1금속평판 40 : 제2금속평판

50 : 패드

Claims (8)

1. 제1금속판 위로 일정한 간격을 띄운 상태에서 제2금속판을 굴곡이 많은 형태로 배선한 제1패턴과,

   제1금속평판과 일정한 간격을 두고 형성된 제2금속평판으로 이루어진 제2패턴

   으로 이루어지는 것을 특징으로 하는 반도체장치의 기생커패시턴스 측정 패턴.
2. 제1항에 있어서, 상기 제1금속판은 넓은 평판으로 이루어진 것을 특징으로 하는 반도체장치의 기생커패시턴스 측정 패턴.
3. 제1항에 있어서, 상기 제2금속판은 금속배선인 것을 특징으로 하는 반도체장치의 기생커패시턴스 측정 패턴.
4. 제1항에 있어서, 상기 제2금속판의 형태는 'S'자 형태인 것을 특징으로 하는 반도체장치의 기생커패시턴스 측정 패턴.
5. 제1항에 있어서, 상기 제2금속판간의 배선 간격은

   상기 제2금속판의 폭에 대해 3∼5배 이상의 간격이 유지된 것

   을 특징으로 하는 반도체장치의 기생커패시턴스 측정 패턴.
6. 제1항에 있어서, 상기 제1금속평판과 제2금속평판은

   가로,세로의 길이가 100㎛ 이상인 것

   을 특징으로 하는 반도체장치의 기생커패시턴스 측정 패턴.
7. 상기 제1패턴에서 커패시턴스 값을 구하는 단계와,

   상기 제2패턴에서 커패시턴스 값을 구하는 단계와,

   상기 제2패턴에서 얻은 커패시턴스 값을 상기 제1패턴의 지역커패시턴스 값으로 환산하여 프린지커패시턴스 값을 구하는 단계

   로 이루어지는 것을 특징으로 하는 반도체장치의 기생커패시턴스 측정 방법.
8. 제7항에 있어서, 상기 제1패턴의 지역커패시턴스 값은

   상기 제2패턴의 겹치는 면적과 제1패턴에서 제1금속판과 제2금속판과의 겹치는 면적의 비율로 얻어지는 것

   을 특징으로 하는 반초제장치의 기생커패시턴스 측정 방법.