KR101676288B1 - 캐패시턴스 계산방법, 이를 수행하는 시뮬레이션 장치, 및 이를 저장하는 기록매체 - Google Patents

캐패시턴스 계산방법, 이를 수행하는 시뮬레이션 장치, 및 이를 저장하는 기록매체 Download PDF

Info

Publication number
KR101676288B1
KR101676288B1 KR1020160024130A KR20160024130A KR101676288B1 KR 101676288 B1 KR101676288 B1 KR 101676288B1 KR 1020160024130 A KR1020160024130 A KR 1020160024130A KR 20160024130 A KR20160024130 A KR 20160024130A KR 101676288 B1 KR101676288 B1 KR 101676288B1
Authority
KR
South Korea
Prior art keywords
metal
capacitance
mesh
determining
meshes
Prior art date
Application number
KR1020160024130A
Other languages
English (en)
Inventor
강동완
김호준
김웅
Original Assignee
(주)링크글로벌21
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)링크글로벌21 filed Critical (주)링크글로벌21
Priority to KR1020160024130A priority Critical patent/KR101676288B1/ko
Application granted granted Critical
Publication of KR101676288B1 publication Critical patent/KR101676288B1/ko

Links

Images

Classifications

    • G06F17/5009—
    • G06F17/5068—
    • G06F17/5081—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 시뮬레이션 장치에서 수행되는 캐패시턴스 계산 방법에 있어서, (a) 캐패시턴스를 측정하고자 하는 2개의 금속배선들을 결정하는 단계; (b) 상기 2개의 금속배선들에 대하여, 삼각분할을 통해 특정 크기를 가지는 메쉬로 분할하는 단계; (c) 상기 분할된 메쉬 중에서 최소의 전기장을 가지는 메쉬와 연관된 금속배선을 제1 금속배선으로 결정하고, 다른 하나를 제2 금속배선으로 결정하는 단계; 및 (d) 상기 분할된 각각의 메쉬에 대하여, 상기 제1 금속배선에서 상기 제2 금속배선 방향으로 캐패시턴스를 계산하는 단계를 포함한다.

Description

캐패시턴스 계산방법, 이를 수행하는 시뮬레이션 장치, 및 이를 저장하는 기록매체{METHOD FOR CALCULATING CAPACITANCE, SIMULATION APPARATUS PERFOMING THE SAME, STORAGE MEDIUM STORING THE SAME}
본 발명은 시뮬레이션 공간에서 수행되는 수치해석을 통한 캐패시턴스 계산 기술에 관한 것으로, 보다 상세하게, 서로 길이 및 두께가 다른 금속배선들 사이에서 발생하는 캐패시턴스를 빠르게 계산하기 위한 캐패시턴스 계산방법, 이를 수행하는 시뮬레이션 장치, 및 이를 저장하는 기록매체에 관한 것이다.
집적회로는 기판 상에 다수의 절연층과 도전 패턴들이 적층되어 구현되는데, 집적회로가 점점 고집적화 됨에 따라 도전 패턴, 예컨대, 도 1과 같이 금속배선 간의 전기적인 연결이 좁을 폭을 가지게 된다. 이에 따라 배선간의 기생 캐패시턴스나 기생 저항이 집적회로의 전기적 특성인 신호 지연이나 누화 등에 미치는 영향이 점차 중요해지고 있고, 현재 집적회로 설계시에는 통상 기생 캐패시턴스를 미리 계산하여 그 영향을 고려하고 있다.
도 2를 참조하면, 기생 캐패시턴스는 크게 마주보는 두 면에 의하여 생기는 지역 캐패시턴스 성분(210)과 측벽 부분에서 생기는 프린지 캐패시턴스 성분(220)으로 구분되고, 지역 캐패시턴스(210)의 경우에는 전기장의 변화가 일정하고 두 개의 금속배선들 모두에서 동일하여 비교적 어렵지 않고 정확하게 계산될 수 있다. 반면, 프린지 캐패시턴스(220)의 경우에는 양 금속배선들의 길이 및 두께의 차이에 따라 전기장의 변화가 다르고, 예를 들어, 길이가 긴 곳에서는 전기장의 변화가 적고, 두께가 얇은 곳에서는 전기장의 변화가 크다. 즉, 도 2에서 위쪽에 위치한 길이가 짧은 금속배선의 두께가 얇을수록 3개의 전기력선이 좁은 면적으로 밀집되므로 전기장의 변화가 커진다. 따라서, 양 금속배선들에서 프린지 캐패시턴스를 구하는 계산의 정확도 및 속도가 달라질 수 있다. 또한, 금속배선이 미세화 될수록 프린지 캐패시턴스의 값이 기생 캐패시턴스 값에서 차지하는 비중이 크게 되므로 프린지 캐패시턴스를 빠르고 정확하게 미리 계산할 수 있는 방법이 요구된다.
한국등록특허 제10-0519504호는 반도체 장치의 기생 캐패시턴스 측정 패턴 및 측정 방법에 관한 것으로서, 제1금속판 위로 제2금속판(20)을 'S'자 형태로 배선한 제1패턴과, 제1금속평판과 일정한 간격을 두고 형성된 제2금속평판으로 이루어진 제2패턴으로 구성되는 것을 특징으로 하고, 제1패턴 및 제2패턴에서 캐패시턴스 값을 구하고, 제2패턴에서 얻은 캐패시턴스 값을 제1패턴의 지역 캐패시턴스 성분으로 환산하여 프린지 캐패시턴스 값을 구하는 방법을 제공한다.
한국등록특허 제10-0519504호
본 발명의 목적은 2개의 금속배선들 간의 프린지 캐패시턴스를 구함에 있어서, 전기장 변화의 크기가 작은 곳에서 전기장 변화의 크기가 큰 곳으로 향하는 방향으로 프린지 캐패시턴스를 계산하는 캐패시턴스 계산방법을 제공하는데 있다.
본 발명의 목적은 2개의 금속배선들에 대하여 삼각 분할을 통해 메쉬로 분할하고, 분할된 메쉬가 가지는 전기장의 크기를 기초로 캐패시턴스의 계산 방향을 결정하는 캐패시턴스 계산방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 제1 측면은, 시뮬레이션 장치에서 수행되는 캐패시턴스 계산 방법에 있어서, (a) 캐패시턴스를 측정하고자 하는 2개의 금속배선들을 결정하는 단계; (b) 상기 2개의 금속배선들에 대하여, 삼각분할을 통해 특정 크기를 가지는 메쉬로 분할하는 단계; (c) 상기 분할된 메쉬 중에서 최소의 전기장을 가지는 메쉬와 연관된 금속배선을 제1 금속배선으로 결정하고, 다른 하나를 제2 금속배선으로 결정하는 단계; 및 (d) 상기 분할된 각각의 메쉬에 대하여, 상기 제1 금속배선에서 상기 제2 금속배선 방향으로 캐패시턴스를 계산하는 단계를 포함한다.
바람직하게, 상기 매쉬의 크기는 전기장 변화의 크기에 따라 결정되고, 상기 전기장 변화의 크기와 상기 메쉬의 크기는 반비례관계에 있다.
바람직하게, 상기 캐패시턴스는 상기 분할된 각각의 메쉬에 대하여 아래의 [식 1]을 통하여 계산될 수 있다.
[식 1]
Figure 112016019618578-pat00001
여기에서, C는 캐패시턴스, ε는 유전율(dielectric permittivity), ε0는 진공에서의 유전율, W는 금속배선의 폭, T는 금속배선의 두께, H는 금속배선들 간의 유전체층, 및 S는 평행한 배선들 간의 빈 공간 간격이다.
상기 목적을 달성하기 위한 본 발명의 제2 측면은, 캐패시턴스 계산 방법을 수행하는 시뮬레이션 장치에 있어서, 캐패시턴스를 측정하고자 하는 2개의 금속배선들을 결정하는 금속배선 결정부; 상기 2개의 금속배선들에 대하여, 삼각분할을 통해 특정 크기를 가지는 메쉬로 분할하는 메쉬 분할부; 상기 분할된 메쉬 중에서 최소의 전기장을 가지는 메쉬와 연관된 금속배선을 제1 금속배선으로 결정하고, 다른 하나를 제2 금속배선으로 결정하는 제1 및 제2 금속배선 결정부; 및 상기 분할된 각각의 메쉬에 대하여, 상기 제1 금속배선에서 상기 제2 금속배선 방향으로 캐패시턴스를 계산하는 캐패시턴스 계산부를 포함한다.
상기한 바와 같이 본 발명에 의하면, 2개의 금속배선들 간의 프린지 캐패시턴스를 구함에 있어서, 전기장 변화의 크기가 작은 곳에서 전기장 변화의 크기가 큰 곳으로 향하는 방향으로 프린지 캐패시턴스를 계산하므로, 비교적 큰 메쉬를 이용하여 빠른 속도로 정확하게 프린지 캐패시턴스를 계산할 수 있는 효과가 있다.
도 1은 기판상에 적층되어 구현된 금속배선들 및 금속배선들 간에 발생되는 캐패시턴스를 나타내는 도면이다.
도 2는 면적이 다른 금속배선들 간에 발생되는 전기력선을 나타내는 도면이다.
도 3은 본 발명의 바람직한 일 실시예에 따라 수행되는 캐패시턴스 계산방법의 흐름도이다.
도 4는 금속배선들에 대하여 삼각 분할을 통해 분할된 메쉬를 나타낸 도면이다.
도 5는 금속배선들 간에 발생되는 프린지 캐패시턴스의 전기력선을 나타내는 도면이다.
도 6은 다른 실시예에 따른 금속배선들 간에 발생되는 프린지 캐패시턴스를 나타내는 도면이다.
도 7은 메쉬를 사용하는 유한 요소법에 대한 그래프이다.
이하, 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
또한, 각 단계들에 있어 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 “포함한다(comprises)" 및/또는 “포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
또한, 본 발명의 실시예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명의 실시예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 3은 본 발명의 바람직한 일 실시예에 따라 수행되는 캐패시턴스 계산방법의 흐름도이고, 도 4는 금속배선들에 대하여 삼각 분할을 통해 분할된 메쉬를 나타낸 도면이고, 도 5는 금속배선들 간에 발생되는 프린지 캐패시턴스의 전기력선을 나타내는 도면이다. 이하, 도 3 내지 도 5를 참조하여 본 발명을 설명한다.
먼저, 본 발명의 캐패시턴스 계산 방법은 시뮬레이션 장치를 통하여 수행될 수 있고, 시뮬레이션 장치는 금속배선 결정부, 메쉬 분할부, 제1 및 제2 금속배선 결정부, 캐패시턴스 계산부, 및 제어부를 포함할 수 있다. 즉, 이하에서 설명할 도 3의 단계 S310 내지 S340 단계에서 수행되는 각 동작은 시뮬레이션 장치의 금속배선 결정부, 메쉬 분할부, 제1 및 제2 금속배선 결정부, 및 캐패시턴스 계산부를 통하여 각각 수행될 수 있고, 금속배선 결정부, 메쉬 분할부, 제1 및 제2 금속배선 결정부, 및 캐패시턴스 계산부의 동작 및 데이터의 흐름은 제어부를 통하여 제어될 수 있다.
금속배선 결정부는 캐패시턴스를 측정하고자 하는 2개의 금속배선들을 결정한다(단계 S310). 캐패시턴스는 절연되어 있는 두개의 도체 사이에 존재하는 것으로서, 금속배선 결정부는 캐패시턴스를 측정하기 위하여 절연되어 있는, 즉, 떨어져 있는 2개의 금속배선들을 결정할 수 있다.
메쉬 분할부는 금속배선 결정부를 통하여 결정된 2개의 금속배선들에 대하여, 삼각분할을 통해 특정 크기를 가지는 메쉬로 분할한다(단계 S320). 여기에서, 메쉬의 크기는 전기장 변화의 크기에 따라 결정될 수 있고, 메쉬의 크기는 전기장 변화의 크기와 반비례 관계에 있다. 또는, 메쉬의 크기는 하나의 메쉬에 일정 수준의 전기력선이 들어오도록, 즉, 전기장의 변화가 들어가도록 사용자에 의하여 기설정될 수 있다.
바람직하게, 메쉬 분할부는 들로네 방식을 적용하여 도 4에 도시된 바와 같이 삼각 분할로 메쉬를 분할 할 수 있다. 도 4는 분할된 메쉬를 위에서 아래 방향으로 바라본 것으로서 들로네 방식을 이용하여 삼각 분할된 것을 나타내며, 도 5는 도 4와 같이 삼각 분할로 분할된 메쉬를 측면에서 바라본 것으로서, 측면에서는 메쉬가 직사각형 형태로 관찰되는 것을 나타낸다.
제1 및 제2 금속배선 결정부는 메쉬 분할부를 통하여 분할된 각각의 메쉬 중에서, 최소의 전기장을 가지는 메쉬와 연관된 금속배선을 제1 금속배선으로 결정하고, 다른 하나를 제2 금속배선으로 결정한다(단계 S330). 도 5를 참조하면, 메쉬 분할부를 통하여 분할된 메쉬 중에서 특정 영역(511)에 있는 메쉬는 각각 1개 또는 2개의 전기력선을 가지고, 다른 특정 영역(521)에 있는 메쉬는 하나의 메쉬가 3개의 전기력선을 가진다. 즉, 도 5에서 전기력선을 1개 가지는 메쉬는 최소의 전기장을 가지는 메쉬로서 해당 메쉬와 연관된 금속배선이 제1 금속배선(510)으로 결정되고, 다른 하나는 제2 금속배선(520)으로 결정된다.
여기에서, 전기장의 변화는 금속배선의 길이 및 두께와 관련이 있으며, 동일한 전기장을 받는 경우, 즉, 동일한 개수의 전기력선을 받아들이는 경우, 면적의 길이 또는 두께가 두꺼우면, 면적의 길이가 짧거나 또는 두께가 얇은 곳보다 전기력선의 밀도가 적어 전기장의 변화가 적다. 예를 들어, 도 5를 참조하면, 제1 금속배선(510)에서 3개의 전기력선을 받는 면적(511)은 제2 금속배선에서 3개의 전기력선을 받는 면적(521)보다 넓어 제1 금속배선(510)에서의 전기장의 변화가 작은 것이다.
캐패시턴스 계산부는 분할된 각각의 메쉬에 대하여 제1 금속배선(510)에서 제2 금속배선(520) 방향으로 캐패시턴스를 계산한다(단계 S340).
일반적으로, 캐패시턴스는 두 금속배선들에 대한 전하의 양을 통하여 계산될 수 있고, 아래의 [식 1]과 같이 계산될 수 있다.
[식 1]
Figure 112016019618578-pat00002

여기에서, Q는 전하량, C는 캐패시턴스, 및 V는 전압이다. 캐패시턴스를 계산하는 시뮬레이션에서는 셀프(self) 캐패시턴스에 곱해져 있는 전압을 0V로 만들면 커플링(coupling) 캐패시턴스가 바로 추출될 수 있다. 이론적으로 [식 1]의 수식 (1) 및 수식 (2)는 어떠한 것을 이용하더라도 동일한 결과를 얻게 된다.
즉, 일 실시예에서, 제1 금속배선(510)과 제2 금속배선(520)이 서로 겹치는 부분에서는 전기장의 변화가 일정하므로 [식 1]의 수식 (1) 및 (2)가 동일하게 계산될 것이다. 따라서, 제1 금속배선(510)과 제2 금속배선(520)의 길이가 겹치는 면적에 대한 지역 캐패시턴스 제1 금속배선(510)에서 제2 금속배선(520) 방향으로 계산되거나 또는 제2 금속배선(520)에서 제1 금속배선(510)으로 계산될 수 있다. 예를 들어, 지역 캐패시턴스는 오버랩(overlap) 방식으로 계산될 수 있다.
그러나, 도 5에 도시된 바와 같은 프린지 캐패시턴스에 대하여, 시뮬레이션의 경우에는 이산 수학으로 진행하기 때문에 메쉬 크기가 같다는 조건하에서, 2개의 금속배선의 구조가 다를 경우에 정확도의 차이가 발생되어 이론적인 값의 차이가 허용치를 벗어나게 된다. 따라서 이러한 경우에는 메쉬 크기를 최적화 시켜야 하고, 2개의 금속배선에 모두 맞는 메쉬 크기를 찾아야 하는데, 2개의 금속배선에 모두 맞는 메쉬 크기로는 가장 작은 메쉬가 선택되어야 해서 계산 시간이 많이 걸린다. 즉, 메쉬의 크기에 따라 정확도가 달라질 수 있고, 메쉬의 크기가 클수록 오차의 범위는 커지고 메쉬의 크기가 작을수록 오차의 범위는 줄어드므로, 작은 크기의 메쉬를 이용하여 계산을 하면 시간이 오래 걸리게 된다.
여기에서, 메쉬란 유한 요소법에서 사용되는 작은 원소로서, 유한요소는 물리적 시스템의 솔루션으로 근사 된다. 솔루션은, 도 7과 같이 1차 선형 방정식으로 나타낼 수 있고, 반드시 요소들을 일차 선형 방정식을 만족하는 작은 요소들로 분할하여야 한다. 즉, 하나의 메쉬 각각이 유한 요소법으로 계산되는 것이고, 따라서 메쉬의 크기가 크다는 것은 특정 면적을 크게 분할하여 계산하는 것이고, 메쉬의 크기가 작다는 것은 특정 면적을 작게 분할하여 계산하는 것을 나타낸다. 해석학 문제를 수치적인 근사로 구하는 알고리즘으로 적합한 모델의 정의는 아래의 수식들과 같고, 메쉬의 크기에 따른 계산의 정확도 및 속도는 아래의 [표 1]과 같다.
근사 방정식 :
Figure 112016019618578-pat00003
지배 방정식 :
Figure 112016019618578-pat00004
근사 방정식 :
Figure 112016019618578-pat00005
Matrix 를 만들어 계산 하는 방법 :
Figure 112016019618578-pat00006
Figure 112016019618578-pat00007

[표 1]
Figure 112016019618578-pat00008

즉, [식 1]의 수식(1) 및 수식(2) 중 어느 하나만 정확해도 되는 조건하에서, 가장 최적화된 메쉬 크기, 즉, 비교적 작은 크기를 가지는 메쉬를 이용하여 캐패시턴스를 계산하는 것은 시간 낭비를 초래한다. 따라서, 비교적 큰 크기를 가지는 메쉬를 이용하여 정확도를 확보하면서도 캐패시턴스를 계산할 수 있다면, 계산 시간을 향상시킬 수 있다.
도 5를 참조하면, 제1 금속배선(510)과 제2 금속배선(520) 간의 프린지 캐패시턴스는 제1 금속배선(510)의 특정 영역(511)과 제2 금속배선(520)의 특정 영역(521)에서 발생하고, 제1 금속배선(510)의 특정 영역(511)의 면적이 넓어 전기장의 변화가 비교적 작고, 제2 금속배선(520)의 특정 영역(521)은 면적이 좁아 전기장의 변화가 크다. 따라서, 동일한 크기의 전기장을 받아들이는 면적이 크고 작음에 따라, 즉, 하나의 메쉬가 가지는 전기력선의 개수에 따라 전기력선의 밀도가 낮은 곳에서 전기력선의 밀도가 큰 곳으로 계산하면, 그 반대의 경우보다 캐패시턴스의 계산이 쉽고 빠르다.
위와 같이 길이 또는 두께에 대한 면적의 차이에 따른 제1 금속배선(510) 및 제2 금속배선(520) 간에 발생하는 프린지 캐패시턴스의 특성에 따라, 캐패시턴스 계산부는 분할된 메쉬 각각에 대하여 제1 금속배선(510)으로부터 제2 금속배선(520) 방향으로 캐패시턴스를 계산할 수 있다. 보다 구체적으로, 캐패시턴스 계산부는 메쉬 각각에 대하여 전기장 변화가 작은 제1 금속배선(510)에 1 볼트(volt)를 주고 전기장 변화가 큰 제2 금속배선(520)에 0 볼트를 주어 캐패시턴스를 계산한다.
바람직하게, 본 발명에 따르면, 전기장 변화가 작은 금속배선을 찾아 이에 해당되는 시뮬레이션만 진행하면, 즉, 전기장 변화가 작은 금속배선에는 1볼트를 주고 다른 하나의 금속배선에는 0볼트를 주면, 2개의 금속배선들 간의 프린지 캐패시턴스가 계산될 수 있는 것이다. 종래에는, 두개의 금속배선들의 면적이 다른 경우, 매쉬 크기를 최소화하고 두개의 금속배선들에 1볼트 및 0볼트를 번갈아 가면서 주어 프린지 캐패시턴스를 계산하고, 계산된 값들의 평균을 이용하였으나, 본 발명은 면적이 큰 금속배선에 맞는 매쉬 사이즈를 이용하고 면적이 큰 금속배선에 1볼트를 주어 프린지 캐패시턴스 값을 계산하여 정확도도 잃지 않고 속도 또한 빠르게 증가시키는 효과가 있다.
바람직하게, 캐패시턴스 계산부는 분할된 각각의 매쉬에 대해 아래의 [식 2]를 통하여 캐패시턴스를 계산할 수 있다.
[식 2]
Figure 112016019618578-pat00009
여기에서, C는 캐패시턴스, ε는 유전율(dielectric permittivity), ε0는 진공에서의 유전율, W는 금속배선의 폭, T는 금속배선의 두께, H는 금속배선들 간의 유전체층(dielectric layer), 및 S는 평행한 배선들 간의 빈 공간 간격이다.
상기에서 설명된 캐패시턴스 계산방법은 반도체 기판에서 발생하는 금속배선 소자를 해결하기 위해 수치해석을 이용한 시뮬레이션 장치에서 수행되는 것으로서, 반도체 장치의 패턴 형성 공정에서의 가공 패턴의 단위 영역당 금속배선에 대한 정보를 수신하고, 패턴 형성 공정에 생성되는 패턴의 구조에 대한 정보를 수신한 다음 단계 S310 내지 S340을 수행하고, 단계 S310 내지 S340은 금속배선들의 길이와 두께에 대한 데이터를 받아 3차원으로 출력된 금속배선들의 이미지를 이용하여 수행된다.
상기에서 설명한 캐패시턴스 계산방법은 2개의 금속배선들이 겹쳐지거나 평행일 때 적용되는 실시예를 설명한 것이고, 도 6과 같이, 2개의 금속배선들이 수직인 경우에는 다음과 같이 캐패시턴스가 계산될 수 있다.
금속배선 결정부를 통하여 결정된 2개의 금속배선들이 서로 수직으로 위치한 경우에는, 2개의 금속배선들이 서로 겹쳐지는 면적을 계산하고, 겹쳐지는 면적으로부터 프린지 캐패시턴스가 영향을 주는 프린지 영향 영역을 설정한다. 즉, 도 6을 참조하면, 2개의 금속배선들이 서로 겹쳐지는 면적(610)이 계산되면, 해당 면적(610)으로부터 프린지 캐패시턴스가 영향을 줄 수 있는 영역(620)을 계산하여 프린지 영향 영역(620)으로 설정할 수 있다. 여기에서, 프린지 영향 영역(620)은 {금속배선의 두께*프린지 캐패시턴스의 영향이 미치는 최대 범위(예를 들어, 프린지 필드값)}으로 결정될 수 있다.
다음으로, 프린지 영향 영역(620)에 포함되는 다른 금속배선을 선택하고, 두 금속배선들의 두께가 같다면 두 금속배선들에서의 캐패시턴스를 모두 계산하여 프린지 캐패시턴스를 결정하고, 두 금속배선들의 두께가 다르다면 더 얇은 두께를 가지는 금속배선에 1V의 전압을 주어 프린지 캐패시턴스를 구한다.
두개의 금속배선들이 평행인 경우의 캐패시턴스 계산 방법을 두개의 금속배선들이 수직인 경우의 캐패시턴스의 계산에 적용하면, 전기장의 변화가 작은 금속배선이라도 캐패시턴스 계산에 필요 없는 많은 면적 부분을 가지고 있다면 캐패시턴스의 계산 결과가 다르게 얻어질 수 있고, 캐패시턴스 값이 있더라도 결과에 미치는 영향이 미비하여 고려하지 않아도 되는 경우가 생기기도 하므로, 2개의 금속배선들이 수직으로 위치되는 경우에는 위와 같은 방법으로 캐패시턴스를 계산할 수 있다.
한편, 본 발명의 일 실시예에 따른 캐패시턴스 계산방법은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현되는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.
예컨대, 컴퓨터가 읽을 수 있는 기록매체로는 롬(ROM), 램(RAM), 시디-롬(CD-ROM), 자기 테이프, 하드디스크, 플로피디스크, 이동식 저장장치, 비휘발성메모리(Flash Memory), 광 데이터 저장장치 등이 있다.
또한, 컴퓨터로 읽을 수 있는 기록매체는 컴퓨터 통신망으로 연결된 컴퓨터시스템에 분산되어, 분산방식으로 읽을 수 있는 코드로서 저장되고 실행될 수 있다.
전술한 본 발명에 따른 캐패시턴스 계산방법에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
210: 지역 캐패시턴스
220: 프린지 캐패시턴스
510: 제1 금속배선
520: 제2 금속배선

Claims (5)

  1. 시뮬레이션 장치에서 수행되는 캐패시턴스 계산 방법에 있어서,
    (a) 캐패시턴스를 측정하고자 하는 2개의 금속배선들을 결정하는 단계;
    (b) 상기 2개의 금속배선들에 대하여, 삼각분할을 통해 특정 크기를 가지는 메쉬로 분할하는 단계;
    (c) 상기 분할된 메쉬 중에서 최소의 전기장을 가지는 메쉬와 연관된 금속배선을 제1 금속배선으로 결정하고, 다른 하나를 제2 금속배선으로 결정하는 단계; 및
    (d) 상기 분할된 각각의 메쉬에 대하여, 상기 제1 금속배선에서 상기 제2 금속배선 방향으로 캐패시턴스를 계산하는 단계를 포함하되,
    상기 캐패시턴스는 상기 분할된 각각의 메쉬에 대하여 아래의 [식 1]을 통하여 계산되는 것을 특징으로 하는 캐패시턴스 계산방법.
    [식 1]
    Figure 112016037409442-pat00018

    여기에서, C는 캐패시턴스, ε는 유전율(dielectric permittivity), ε0는 진공에서의 유전율, W는 금속배선의 폭, T는 금속배선의 두께, H는 금속배선들 간의 유전체층(dielectric layer), 및 S는 평행한 배선들 간의 빈 공간 간격이다.
  2. 제1항에 있어서, 상기 메쉬의 크기는
    전기장 변화의 크기에 따라 결정되고, 상기 전기장 변화의 크기와 상기 메쉬의 크기는 반비례관계에 있는 것을 특징으로 하는 캐패시턴스 계산방법.
  3. 삭제
  4. 캐패시턴스 계산 방법을 수행하는 시뮬레이션 장치에 있어서,
    캐패시턴스를 측정하고자 하는 2개의 금속배선들을 결정하는 금속배선 결정부;
    상기 2개의 금속배선들에 대하여, 삼각분할을 통해 특정 크기를 가지는 메쉬로 분할하는 메쉬 분할부;
    상기 분할된 메쉬 중에서 최소의 전기장을 가지는 메쉬와 연관된 금속배선을 제1 금속배선으로 결정하고, 다른 하나를 제2 금속배선으로 결정하는 제1 및 제2 금속배선 결정부; 및
    상기 분할된 각각의 메쉬에 대하여, 상기 제1 금속배선에서 상기 제2 금속배선 방향으로 캐패시턴스를 계산하는 캐패시턴스 계산부를 포함하되,
    상기 캐패시턴스는 상기 분할된 각각의 메쉬에 대하여 아래의 [식 1]을 통하여 계산되는 것을 특징으로 하는 시뮬레이션 장치.
    [식 1]
    Figure 112016037409442-pat00019

    여기에서, C는 캐패시턴스, ε는 유전율(dielectric permittivity), ε0는 진공에서의 유전율, W는 금속배선의 폭, T는 금속배선의 두께, H는 금속배선들 간의 유전체층(dielectric layer), 및 S는 평행한 배선들 간의 빈 공간 간격이다.
  5. 제1항 및 제2항 중 어느 한 항의 방법을 컴퓨터로 실행시킬 수 있는 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR1020160024130A 2016-02-29 2016-02-29 캐패시턴스 계산방법, 이를 수행하는 시뮬레이션 장치, 및 이를 저장하는 기록매체 KR101676288B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160024130A KR101676288B1 (ko) 2016-02-29 2016-02-29 캐패시턴스 계산방법, 이를 수행하는 시뮬레이션 장치, 및 이를 저장하는 기록매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160024130A KR101676288B1 (ko) 2016-02-29 2016-02-29 캐패시턴스 계산방법, 이를 수행하는 시뮬레이션 장치, 및 이를 저장하는 기록매체

Publications (1)

Publication Number Publication Date
KR101676288B1 true KR101676288B1 (ko) 2016-11-29

Family

ID=57706430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160024130A KR101676288B1 (ko) 2016-02-29 2016-02-29 캐패시턴스 계산방법, 이를 수행하는 시뮬레이션 장치, 및 이를 저장하는 기록매체

Country Status (1)

Country Link
KR (1) KR101676288B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108614903A (zh) * 2016-12-11 2018-10-02 复旦大学 集成电路仿真数据相关性建模方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331567B1 (ko) * 2000-03-21 2002-04-06 윤종용 부유 도전 패턴을 고려한 집적회로의 배선간 기생커패시턴스 계산 방법 및 이를 기록한 기록매체
KR100519504B1 (ko) * 1998-06-30 2005-11-25 매그나칩 반도체 유한회사 반도체장치의 기생커패시턴스 측정 패턴 및 그측정 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519504B1 (ko) * 1998-06-30 2005-11-25 매그나칩 반도체 유한회사 반도체장치의 기생커패시턴스 측정 패턴 및 그측정 방법
KR100331567B1 (ko) * 2000-03-21 2002-04-06 윤종용 부유 도전 패턴을 고려한 집적회로의 배선간 기생커패시턴스 계산 방법 및 이를 기록한 기록매체

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108614903A (zh) * 2016-12-11 2018-10-02 复旦大学 集成电路仿真数据相关性建模方法及装置
CN108614903B (zh) * 2016-12-11 2021-10-01 复旦大学 集成电路仿真数据相关性建模方法及装置

Similar Documents

Publication Publication Date Title
JP5244990B1 (ja) 不良検出装置
CN113588724A (zh) 电缆缓冲层的缺陷检测方法、装置和设备
JP2005317961A (ja) 集積回路の相互接続プロセスパラメータの測定
US20130275083A1 (en) Apparatus and method for measuring thickness of printed circuit board
JP6768784B2 (ja) バスバーの電圧を測定するためのシステム
KR101676288B1 (ko) 캐패시턴스 계산방법, 이를 수행하는 시뮬레이션 장치, 및 이를 저장하는 기록매체
JP2011129615A (ja) Ｍｏｓトランジスタのシミュレーションパラメータの抽出方法
Holguin et al. Simple analytical approach for the calculation of winding resistance in gapped magnetic components
US20100076580A1 (en) Semiconductor integrated circuit design method for determining thickness of wiring based on plural factors contributing to thickness of wiring
JP2006266833A (ja) 特性インピーダンス測定方法、特性インピーダンス測定装置及び特性インピーダンス算出プログラム
CN113609816A (zh) 多层大规模集成电路电磁仿真失效频率确定方法及系统
JP2002334912A (ja) 半導体装置評価方法、半導体装置評価装置、半導体装置製造管理方法、半導体装置製造方法および記録媒体
CN103250118B (zh) 用于确定在电容式的感应区上的接触位置的方法
JP3643450B2 (ja) コンピュータ支援設計システム
JP2010060546A (ja) 電流センサ
JP2007248112A (ja) 比誘電率の値を求める方法、及び比誘電率値求得装置
JP4699797B2 (ja) 測定方法および装置
US11774389B2 (en) Monolithic sensor arrangement, manufacturing method and measurement method
JP6101387B2 (ja) 不良検出装置及び不良検出方法
CN103487674B (zh) 电特性检测方法以及检测装置
JP5540772B2 (ja) 特性インピーダンス測定用テストクーポンおよびそれを有するプリント基板
JP3649683B2 (ja) プロセス変数同定方法、プロセス変数同定装置、及び評価用試料
KR101188161B1 (ko) 전자 장치의 측정 방법 및 측정 장치
CN113053767B (zh) 栅极结构中氮化钛层厚度的确定方法、装置、设备与介质
CN118310406B (zh) 电容触控板检测方法、装置、设备及存储介质

Legal Events

Date Code Title Description
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191107

Year of fee payment: 4