JPH0964122A - プローブカード、プローブカードの製造方法及びプローブカードを用いた半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 開発又は製造途上にある被検物となる半導体
装置の未形成部分に対応する上層の配線層とコンタクト
となる接触端子とを絶縁性基板上に形成し、接触端子と
半導体装置の下層の配線層とを電気的に接触させること
により、開発又は製造途上にある半導体装置の特性評価
ができるようにする。 【解決手段】 絶縁性基板１１上に第１の配線層１２、
第１の層間絶縁膜１３、第２の配線層１４、表面絶縁膜
１７Ａ及び接触端子１６が形成されている。前記配線層
１２及び１４が有する配線パターンは、半導体基板上に
トランジスタ等の半導体素子と下層配線層とが形成され
ている被検物となる半導体装置における前記下層配線上
に層間絶縁膜を介して形成されるべき上層配線層と対応
するパターンを有している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の開発
及び製造過程において、電気特性を測定するために用い
られるプローブカード及びその製造方法並びにそのプロ
ーブカードを用いた半導体装置の製造方法に関する。

【０００２】

【従来の技術】半導体装置の製造段階においては、完成
した半導体装置が正常に動作するか否かを電気的に測定
する必要がある。また、開発段階においては、半導体装
置の製造後に半導体装置の特性を測定する以外に、半導
体装置を構成する各部分の特性、例えば配線の抵抗、ト
ランジスタの電圧電流特性及び配線間の接続部の抵抗等
を検査するためにテストパターンを用いて電気測定を行
ない、問題点を抽出したり改善点の効果等を調べたりす
る必要がある。

【０００３】半導体装置には多種多様な機能を有するも
のがあり、それに対応してテストパターンも多種多様な
パターンを有している。また、各半導体装置は多くの端
子を有するために、半導体装置ごとに又はテストパター
ンごとにそれらの端子を一括して測定できるプローブカ
ードが用いられている。

【０００４】以下、半導体装置を構成する各部分の特性
を測定する従来のプローブカードを図面を参照しながら
説明する。図２１（ａ）、（ｂ）は従来のプローブカー
ドを示し、（ｂ）は平面図であり、（ａ）は（ｂ）のXX
I −XXI 線における断面図である。図２１（ａ）、
（ｂ）において、５０１はプローブカードの本体となる
絶縁性基板、５０２は電気測定器と接続するための接続
ピン、５０３は被検物の端子に接触する接触針、５０４
は接続ピン５０２と接触針５０３とを電気的に接続する
導電パターンである。プローブカードは接続ピン５０２
によって、電気測定器と機械的に接続されると共に電気
測定器の端子に電気的に接続される。接触針５０３は金
属製の針であって、この接触針５０３の先端が被検物の
端子に接触することにより電気信号の送受ができる。

【０００５】以上のように構成されたプローブカードを
用いた半導体装置の評価方法を以下に説明する。測定す
る半導体装置又はテストパターンの端子にプローブカー
ドの接触針５０３を押し当てることにより、半導体装置
又はテストパターンの端子とプローブカードとは電気的
に接続される。また、プローブカードの接続ピン５０２
を電流計、電圧計、電流源及び電圧源を備えている電気
測定器に接続して、各端子に所望の電気信号を与えるこ
とにより各半導体装置の特性を評価する。

【０００６】半導体装置の開発段階において、ＬＳＩの
試作を行なうには１００工程以上もの工程を処理し数カ
月も要する場合がある。開発を短期間にて行なうために
は、検討が必要な工程の処理が終了した時点の半導体装
置の特性の評価を行なう必要がある。また、半導体装置
の製造段階において、途中の工程までの特性を評価し、
不良のＬＳＩを早期に発見してその後の工程を取りやめ
ることにより、無駄な労力及び費用を費やすことなく早
期に問題の対処を行なう必要がある。

【０００７】

【発明が解決しようとする課題】しかしながら、前記従
来のプローブカードは、被検物に接触する接触針５０３
の先端は針状となっており、従って被検物の端子は少な
くとも径が５０μｍ以上の大きさの断面積が必要とな
る。また、多数の接触針５０３を互いに接触させること
なく配置するには限界がある。さらに、プローブカード
の絶縁性基板５０１上には導電パターン５０４が一層し
か形成できず、互いの端子間を複雑に配線することは不
可能である。

【０００８】以上の理由から従来の半導体装置の評価方
法は、測定する端子として径が５０μｍ以上の大きさの
端子をあらかじめ被検物に設けておく必要があり、複雑
なパターン内の任意の位置の測定ができないという問題
点と、複雑な配線をプローブカード上に配線することが
できないため、被検物側にあらかじめ評価用の配線を形
成しておく必要があり、トランジスタ等の素子の特性評
価であっても配線形成が終了してからでないと測定でき
ないという問題点と、製造の途中段階において半導体装
置の機能を評価することができず、最終工程まで終了し
てからでないと特性評価ができないという問題点とを有
していた。

【０００９】本発明は、前記従来の問題点を一挙に解決
し、開発又は製造工程の途中段階にある半導体装置の特
性評価ができるようにすることを目的とする。

【００１０】

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、製造途中にある半導体素子又は下層の配
線パターン層のみが形成された被検物となる半導体装置
の上層の配線パターン層に対応する配線パターン、被検
物となる半導体装置に接触する接触端子及び測定器等に
接続される外部端子をプローブカードに設けるものであ
る。

【００１１】具体的に請求項１の発明が講じた解決手段
は、プローブカードを、絶縁性基板と、該絶縁性基板上
に形成されており、トランジスタ等の半導体素子が形成
された半導体基板と該半導体基板上に形成された下層配
線層とを有する半導体装置における前記下層配線層上に
層間絶縁膜を介して形成されるべき上層配線層と対応す
るパターン形状を持つ配線パターンと、前記絶縁性基板
の一面に前記配線パターンと電気的に接続されるように
形成されており、測定器等に接続される外部端子と、前
記絶縁性基板の他面に前記配線パターンと電気的に接続
されるように形成されており、前記半導体装置の下層配
線層と接触される接触端子とを備えている構成とするも
のである。

【００１２】前記の構成により、半導体基板上に形成さ
れるべき配線層に対応する複雑なパターンの配線パター
ン層を有し、被検物となる半導体装置の配線に接触する
微細な接触端子及び測定器に接続するための外部端子を
備えているため、接触端子と被検物となる半導体装置の
下層配線層とを電気的に接触させることにより、所望の
半導体装置と同じ構成が得られる。従って、評価用の配
線及び端子をあらかじめ半導体基板上に形成することな
く開発又は製造途中の半導体装置の評価が任意のテスト
パターンにより可能となる。

【００１３】請求項２の発明は、プローブカードを、絶
縁性基板と、該絶縁性基板上に形成されており、トラン
ジスタ等の半導体素子が形成された半導体基板の前記半
導体素子を評価するための配線パターンと、前記絶縁性
基板の一面に前記配線パターンと電気的に接続されるよ
うに形成されており、測定器等に接続される外部端子
と、前記絶縁性基板の他面に前記配線パターンと電気的
に接続されるように形成されており、前記半導体基板に
接触される接触端子とを備えている構成とするものであ
る。

【００１４】前記の構成により、絶縁性基板上に半導体
素子の電極に対応する位置に微細な接触端子と測定器に
接続するための外部端子とを備えているため、接触端子
と被検物となる半導体素子の電極とを電気的に接触させ
ることにより、単体としての半導体素子の評価が可能と
なる。従って、評価用の配線及び端子をあらかじめ半導
体基板上に形成する必要がなくなる。

【００１５】請求項３の発明は、請求項１又は２におい
て、前記接触端子の径は１０μｍ以下である構成とする
ものである。

【００１６】前記の構成により、絶縁性基板上に半導体
素子の電極に対応する位置に微細な接触端子を備えてい
るため、評価用の配線及び端子をあらかじめ形成するこ
となく絶縁性基板上に形成されたトランジスタ等の半導
体素子だけの特性評価が可能となる。

【００１７】請求項４の発明は、プローブカードを、絶
縁性基板の一面に測定器等に接続される外部端子を形成
すると共に、前記絶縁性基板の他面に導電膜を堆積する
第１の工程と、前記導電膜に対してエッチングを行なっ
て、トランジスタ等の半導体素子が形成された半導体基
板と該半導体基板上に形成された下層配線層とを有する
半導体装置における前記下層配線層上に層間絶縁膜を介
して形成されるべき上層配線層と対応するパターンを形
状を持ち前記外部端子と電気的に接続された配線パター
ンを形成する第２の工程と、前記配線パターン上に前記
半導体装置の下層配線層と接触される接触端子を前記配
線パターンと電気的に接続されるように形成すると共
に、前記配線パターン上に表面保護膜を前記接触端子同
士を絶縁するように形成する第３の工程を備えている構
成とするものである。

【００１８】前記の構成により、半導体基板上に形成さ
れるべき配線層に対応する複雑なパターンの配線パター
ン層が形成され、被検物となる半導体装置の配線に接触
する微細な接触端子及び測定器に接続するための外部端
子が形成されるため、接触端子と被検物となる半導体装
置の下層配線層とを電気的に接触させることにより、所
望の半導体装置と同じ構成が得られる。従って、評価用
の配線及び端子をあらかじめ半導体基板上に形成するこ
となく開発又は製造途中の半導体装置の評価が任意のテ
ストパターンにより可能となる。

【００１９】請求項５の発明は、プローブカードを、絶
縁性基板の一面に測定器等に接続される外部端子を形成
すると共に、前記絶縁性基板の他面に導電膜を堆積する
第１の工程と、前記導電膜に対してエッチングを行なっ
て、前記外部端子と電気的に接続された配線パターンを
形成する第２の工程と、前記配線パターン上に前記半導
体素子の電極と接触される接触端子を前記配線パターン
と電気的に接続されるように形成すると共に、前記配線
パターン上に表面保護膜を前記接触端子同士を絶縁する
ように形成する第３の工程とを備えている構成とするも
のである。

【００２０】前記の構成により、絶縁性基板上に半導体
素子の電極に対応する位置に微細な接触端子と測定器に
接続するための外部端子とが形成されるため、接触端子
と被検物となる半導体素子の電極とを電気的に接触させ
ることにより、所望の半導体装置と同じ構成が得られ
る。従って、評価用の配線及び端子をあらかじめ半導体
基板上に形成することなく絶縁性基板上に形成されたト
ランジスタ等の半導体素子だけの特性評価が可能とな
る。

【００２１】請求項６の発明は、請求項４又は５におい
て、前記第１の工程は、前記絶縁性基板の一面に対して
エッチングを行なって凹部を形成する工程と、前記絶縁
性基板の一面及び前記凹部の周面に導電膜を堆積する工
程と、前記導電膜が堆積された前記凹部内に充填材を充
填する工程と、前記絶縁性基板の他面に前記凹部の周面
の前記導電膜を露出させることにより、前記外部端子を
形成する工程とを含む構成とするものである。

【００２２】請求項７の発明は、請求項４又は５におい
て、前記第１の工程は、前記絶縁性基板の一面に対して
エッチングを行なって凹部を形成する工程と、前記凹部
内に導電材を充填する工程と、前記絶縁性基板を前記凹
部において基板にほぼ垂直な方向に切断して切断面に前
記導電材を露出させることにより、前記外部端子を形成
する工程とを含む構成とするものである。

【００２３】請求項８の発明は、請求項７において、前
記導電材は導電性を有するポリイミドである構成とする
ものである。

【００２４】請求項９の発明は、プローブカードを用い
た半導体装置の製造方法を、絶縁性基板と、該絶縁性基
板上に形成されており、トランジスタ等の半導体素子が
形成された第１の半導体基板と該第１の半導体基板上に
形成された下層配線層とを有する半導体装置における前
記下層配線層上に層間絶縁膜を介して形成されるべき上
層配線層と対応するパターン形状を持つ配線パターン
と、前記絶縁性基板の一面に前記配線パターンと電気的
に接続されるように形成されており、測定器等に接続さ
れる外部端子と、前記絶縁性基板の他面に前記配線パタ
ーンと電気的に接続されるように形成されており、前記
半導体装置の下層配線層と接触される接触端子とを備え
たプローブカードを準備する準備工程と、トランジスタ
等の半導体素子が形成された第２の半導体基板上に、前
記半導体素子と電気的に接続されるように下層配線層を
形成する下層配線層形成工程と、前記プローブカードの
外部端子を測定器等に電気的に接続すると共に、前記プ
ローブカードの接触端子と前記第２の半導体基板上の下
層配線層とを電気的に接触させて前記第２の半導体基板
の特性を評価する評価工程と、評価の結果良品と判断さ
れた第２の半導体基板上に前記下層配線層と電気的に接
続されるように上層配線層を形成する上層配線層形成工
程とを備えている構成とするものである。

【００２５】前記の構成により、プローブカードは半導
体基板上に形成されるべき配線層に対応する複雑なパタ
ーンの配線パターン層を有し、被検物となる半導体装置
の配線に接触する微細な接触端子及び測定器に接続する
ための外部端子を備えているため、プローブカードの接
触端子と半導体装置の下層配線層とを電気的に接触させ
ることにより、所望の半導体装置と同じ構成が得られ
る。従って、評価用の配線及び端子をあらかじめ半導体
基板上に形成することなく開発又は製造途中の半導体装
置の評価が任意のテストパターンにより可能となる。

【００２６】請求項１０の発明は、プローブカードを用
いた半導体装置の製造方法を、絶縁性基板と、該絶縁性
基板上に形成されており、トランジスタ等の半導体素子
が形成された第１の半導体基板の前記半導体素子を評価
するための配線パターンと、前記第１の絶縁性基板の一
面に前記配線パターンと電気的に接続されるように形成
されており、測定器等に接続される外部端子と、前記第
１の絶縁性基板の他面に前記配線パターンと電気的に接
続されるように形成されており、前記第１の半導体基板
に接触される接触端子とを備えたプローブカードを準備
する準備工程と、第２の半導体基板上にトランジスタ等
の半導体素子を形成する半導体素子形成工程と、前記プ
ローブカードの外部端子を測定器等に電気的に接続する
と共に、前記プローブカードの接触端子と前記第２の半
導体基板上のトランジスタ等の半導体素子の電極とを電
気的に接触させて前記第２の半導体基板の半導体素子の
特性を評価する評価工程と、評価の結果良品と判断され
た前記第２の半導体基板上に前記半導体素子と電気的に
接続されるように上層配線層を形成する上層配線層形成
工程とを備えている構成とするものである。

【００２７】前記の構成により、プローブカードは半導
体基板上に形成されるべき全ての配線層に対応する複雑
なパターンの配線パターン層を有し、被検物となる半導
体装置の電極に接触する微細な接触端子及び測定器に接
続するための外部端子を備えているため、プローブカー
ドの接触端子と半導体装置の電極とを電気的に接触させ
ることにより、所望の半導体装置と同じ構成が得られ
る。従って、評価用の配線及び端子をあらかじめ半導体
基板上に形成することなく開発又は製造途中の半導体装
置の評価が任意のテストパターンにより可能となる。

【００２８】

【発明の実施の形態】以下、本発明の第１の実施形態を
図面に基づいて説明する。

【００２９】図１（ａ）、（ｂ）は本発明の第１の実施
形態に係るプローブカードの断面構造を示し、（ｂ）は
その平面図であり、（ａ）は（ｂ）のＩ−Ｉ線における
断面図である。図２は本発明の第１の実施形態に係るプ
ローブカードを用いて製造する半導体装置の断面構造を
示している。図１（ａ）において、１１は絶縁性基板、
１２はアルミニウム等よりなる第１の配線層、１３は第
１の配線層１２を絶縁する第１の層間絶縁膜、１４は第
１の層間絶縁膜１３の上に形成されたアルミニウム等よ
りなる第２の配線層、１５は第１の配線層１２と第２の
配線層１４とを電気的に接続するコンタクト、１６は下
層配線まで形成された半導体装置の下層配線に接触され
る接触端子、１７Ａはプローブカードと被検物となる半
導体装置との絶縁を保つ表面保護膜である。図２におい
て、３１はシリコンよりなる半導体基板、３２はＬＯＣ
ＯＳ膜等の素子分離膜、３３はＭＯＳトランジスタのゲ
ート絶縁膜、３４はＭＯＳトランジスタのゲート電極、
３５はＢＰＳＧ膜等の層間絶縁膜、３６はアルミニウム
等よりなる第１層の金属配線である。

【００３０】図１（ａ）に示す第２の配線層１４は、図
２に示す被検物となる半導体装置における第１層の金属
配線３６の上に形成されるべき第２層の配線層と同一の
配線パターンを有している。また、図１（ａ）に示す第
１の配線層１２は、半導体装置における第３層に形成さ
れるべき配線層と同一の配線パターンを有している。

【００３１】従って、図１（ａ）に示す接触端子１６を
図２に示す第１層の金属配線３６に電気的に接触させる
ことにより、図２に示す被検物となる半導体装置は形成
されていない上層の配線層を有した所望の半導体装置の
構成となる。

【００３２】図３（ａ）、（ｂ）は本発明の第１の実施
形態に係るプローブカードを保持するホルダーの構成を
示し、（ａ）はその平面図であり、（ｂ）は（ａ）のII
I −III 線における断面図である。図３（ａ）、（ｂ）
において、１０１は図２０に示す従来のプローブカード
と同一の大きさの絶縁性基板、１０２は電気測定器と接
続するための接続ピン、１０３は接続ピン１０２と第１
の実施形態に係るプローブカード１１０とを電気的に接
続する導電パターンである。ホルダーは接続ピン１０２
によって、電気測定器と機械的に接続されると共に電気
測定器の端子に電気的に接続される。接続ピン１０２か
らプローブカード１１０の外部端子までは、絶縁性基板
１０１上に形成された金属製の導電パターン１０３によ
り接続されている。

【００３３】以上の構成からなるホルダーを用いること
により、図２１に示す従来のプローブカードと同様に電
気測定器に接続することができ、被検物となる半導体装
置の評価を行なうことができる。

【００３４】本実施形態の特徴として、下層配線まで形
成された製造途中の半導体装置の未形成部分の上層配線
層と同一の配線パターンがプローブカードに形成されて
いるため、所望の半導体装置の構成が得られるので、評
価用の配線及び端子をあらかじめ半導体基板上に形成す
ることなく製造途中の半導体装置の特性評価が可能とな
る。

【００３５】以下、本発明の第２の実施形態を図面に基
づいて説明する。

【００３６】図４は本発明の第２の実施形態に係るプロ
ーブカードの断面構造を示す図である。図４において、
図１に示したのと同じ部材には同じ符号を付すことによ
り説明を省略する。図４に示す被検物となる半導体素子
は半導体基板３１上に形成されているＭＯＳトランジス
タである。図４に示すプローブカードは絶縁性基板１１
上に第１の配線層１２、被検物と接触される接触端子１
６及びプローブカードと被検物とを絶縁する表面保護膜
１７とからなる構成である。

【００３７】図４に示す接触端子１６を被検物となる半
導体基板上のＭＯＳトランジスタのソース・ドレイン領
域に電気的に接触させ、本プローブカードを図３に示す
ホルダーに装てんすることにより、ＭＯＳトランジスタ
の動作特性等の評価を行なう。

【００３８】なお、ソース・ドレイン領域に段差が生じ
ているＭＯＳトランジスタの場合には、あらかじめプロ
ーブカードの接触端子１６の高さを調整しておくことも
考えられる。一例として、図４に示すプローブカードの
表面絶縁膜及び高さを調整する必要のない接触端子１６
をレジスト膜にてマスクして、マスクされていない接触
端子のみ選択的にエッチングを行なうと、接触端子１６
を所望の高さに調整することができる。

【００３９】本実施形態の特徴として、微細な接触端子
がプローブカードに形成されているため、評価用の配線
及び端子をあらかじめ半導体基板上に形成することなく
単体の半導体素子の特性評価が可能となる。

【００４０】以下、本発明の第３の実施形態を図面に基
づいて説明する。

【００４１】図５〜図８は本発明の第３の実施形態に係
るプローブカードの製造方法の概略工程を示す図であっ
て、各図において（ａ）は断面構造を示し、（ｂ）は平
面構造を示している。

【００４２】まず、シリコンよりなる半導体基板１１上
にアルミニウム等の金属膜をスパッタリング等によって
全面に形成した後、該金属膜の上にフォトリソグラフィ
ーによりレジストパターンを形成し、該レジストパター
ンをマスクとして前記金属膜に対してドライエッチング
又は薬品を用いたウエットエッチングを行なうことによ
り、図５に示すように、第１の配線層１２を形成する。

【００４３】次に、絶縁性基板１１及び第１の配線層１
２の上にＣＶＤ法等によりＳｉＯ₂等の第１の層間絶縁
膜１３を形成する。

【００４４】次に、第１の層間絶縁膜１３上にフォトリ
ソグラフィーによりレジストパターンを形成し、該レジ
ストパターンをマスクとして第１の層間絶縁膜１３に対
してドライエッチングを行なって層間接続孔を開けた
後、第１の層間絶縁膜１３の上にスパッタリング等によ
りタングステン又はアルミニウムの金属膜を全面に堆積
し、その後、堆積した金属膜の全面に対してドライエッ
チングを行うと層間接続孔の中にのみ前記の金属膜が残
り、図６に示すようなコンタクト１４が形成される。な
お、前記の層間接続孔内に導電性の材料を充填するに
は、金属表面のみに選択的にタングステンを形成する技
術を用いてもよい。また、この段階で層間接続孔に導電
材を充填しなくても、次の第２の配線層１４を形成する
際に第２の配線層１４を形成する物質が入り込み導通を
取ることができる。

【００４５】次に、図７に示すように、第１の層間絶縁
膜１３及びコンタクト１４の上に第１の配線層１２と同
様に第２の配線層１５を形成する。

【００４６】その後、前記と同様にして、接触端子１６
及びＳｉＯ₂ よりなる第２の層間絶縁膜１７Ｂを形成す
る。

【００４７】次に、第２の層間絶縁膜１７Ｂ及び接触端
子１６に対して、ガスに塩素を含ませない条件にて第２
の層間絶縁膜１７Ｂに対してドライエッチングを行なう
ことにより、接触端子１６をエッチングすることなく、
図８に示すように表面絶縁膜１７Ａを形成することがで
きる。

【００４８】以上説明したプローブカードの製造方法
は、半導体装置の製造方法と同様であり、微細なパター
ンが形成できると共に配線層の数も２層に限らずさらに
多層化することができる。

【００４９】本実施形態の特徴として、配線層を半導体
装置の製造方法において形成される配線パターンと同様
に複雑かつ多様な配線パターンに形成できると共に接触
端子の径を数μｍから１μｍ以下までの大きさに形成す
ることができるため、微細なパターンを有する半導体装
置の必要な場所を任意に測定することが可能となるプロ
ーブカードが得られる。

【００５０】以下、本発明の第４の実施形態を図面に基
づいて説明する。

【００５１】図９は本発明の第４の実施形態に係るプロ
ーブカードの製造方法の概略工程を示す図である。第４
の実施形態は、半導体基板上に形成されたトランジスタ
等の半導体素子のみを評価するためのプローブカードの
製造方法を示すものである。

【００５２】まず、シリコンよりなる半導体基板１１上
にアルミニウム等の第１の配線層１２をスパッタリング
等によって全面に形成し、その後、フォトリソグラフィ
ーによりレジストパターンを形成し、該レジストパター
ンをマスクとして第１の配線層１２に対してドライエッ
チング又は薬品を用いたウエットエッチングを行なう。

【００５３】次に、レジストパターンを除去し、絶縁性
基板１１及び第１の配線層１２の上にＣＶＤ法等により
ＳｉＯ₂ 等の表面絶縁膜１７を形成した後、フォトリソ
グラフィーによりレジストパターンを形成し、該レジス
トパターンをマスクとして層間絶縁膜１７に対してドラ
イエッチングを行なって、接触端子１６の形成孔を開口
する次に、表面絶縁膜１７の上にスパッタリング等によ
りタングステン又はアルミニウムの金属膜を全面に堆積
し、その後、堆積した金属膜の全面に対してドライエッ
チングを行なうと接触端子１６の形成孔の中にのみ前記
の金属膜が残る。なお、接触端子１６の形成孔内に導電
性の材料を充填するには、金属表面のみに選択的にタン
グステンを形成する技術を用いてもよい。

【００５４】次に、表面絶縁膜１７及び接触端子１６の
上面に対して、ガスに塩素を含ませない条件にて表面絶
縁膜１７に対してドライエッチングを行なうことによ
り、接触端子１６をを形成することができる。

【００５５】本実施形態の特徴として、接触端子の径を
数μｍから１μｍ以下までの大きさに形成することがで
きるため、微細な電極を有する半導体素子の必要な場所
を任意に測定することが可能となるプローブカードが得
られる。

【００５６】以下、本発明の第５の実施形態を図面に基
づいて説明する。

【００５７】図１０〜図１６は本発明の第５の実施形態
に係るプローブカードの製造方法の概略工程を示す図で
ある。第５の実施形態は、電気測定器に接続できる外部
端子を備えているプローブカードの製造方法を示すもの
である。図１０において、１１は絶縁性基板、２１は外
部端子の位置を決定するレジストパターンである。

【００５８】まず、絶縁性基板１１の上にレジストを塗
布し、フォトリソグラフィーによってレジストパターン
２１を形成する。

【００５９】次に、図１１に示すように、レジストパタ
ーン２１をマスクとして絶縁性基板１１に対してウエッ
トエッチングを行なって凹部２２Ａを形成する。凹部２
２Ａは絶縁性基板１１の裏面まで突き抜けることなく途
中で止めてある。

【００６０】次に、図１２に示すように、アルミニウム
等よりなる第１の配線層１２をスパッタリング等によっ
て全面に形成する。

【００６１】次に、図１３に示すように、第１の配線層
１２の上に導電性のポリイミド膜等の充填用導電材を堆
積する。なお、凹部２２Ａは、プローブカードの強度等
の関連から、数１０μｍから数１００μｍ以上の深さに
なるので、深い凹部２２Ａにも入り込める導電性の材料
であるポリイミド等を選ぶ必要がある。

【００６２】次に、図１４に示すように、充填用導電材
２３に対してエッチングを行ない、第１の配線膜１２の
表面が露出した時点でエッチングを停止する。

【００６３】次に、図１５に示すように、第１の配線層
１２上にフォトリソグラフィーによりレジストパターン
を形成し、該レジストパターンをマスクとして第１の配
線層１２に対してドライエッチング又は薬品を用いたウ
エットエッチングを行なって第１の配線層１２の配線パ
ターンを形成する。

【００６４】次に、絶縁性基板１１の裏面に対して研磨
又はエッチングを行なって絶縁性基板１１を薄くして第
１の配線層１２を露出させることにより、貫通孔２２Ｂ
を形成する。これにより、外部端子となる貫通孔２２Ｂ
は外部と導通が取れるようになり、電気測定器との接続
が可能になる。

【００６５】次に、図１６に示すように、第１の実施形
態と同様に第２及び第３の配線層並びに接触端子を形成
してプローブカードを完成させる。

【００６６】なお、充填用導電材２３に導電性の材料を
用いたが、絶縁性基板１１の裏面に対してエッチングを
行なった後に露出する貫通孔２２Ｂの底部は、電気測定
器と接続するのに必要な導電性を充分に有しているた
め、貫通孔２２Ｂ内において第１配線層が断線すること
がなければ、非導電性であるＳＯＧなどの材料も使用可
能である。

【００６７】また、貫通孔２２Ｂの内面を覆う材料とし
て第１の配線層１２を用いたが、図１４において上方か
らエッチングを行なう際に、絶縁性基板１１の表面が露
出するまでエッチングを行なって、形成された導電膜が
凹部２２Ａの内部にのみ残る構造とした後に、改めて第
１の配線層を１２を形成することも可能である。

【００６８】本実施形態の特徴として、微細なパターン
を有する半導体装置の必要な場所を任意に測定すること
が可能となると共に外部端子を備えているため、外部と
導通が取れるようになり、電気測定器との接続が可能と
なるプローブカードが得られる。

【００６９】以下、本発明の第６の実施形態を説明す
る。

【００７０】第５の実施形態においては、凹部２２Ａを
絶縁性基板１１の裏面まで貫通させて裏面から電気測定
器との導通を図ったが、本実施形態においては、絶縁性
基板１１の裏面に対してエッチングを行なわない。それ
に代えて、絶縁性基板１１を凹部２２Ａにおいて絶縁性
基板１１にほぼ垂直に切断して、プローブカードの側面
に導電性の部分を露出させることにより外部端子を形成
する。次に、本プローブカードを図３に示すホルダーに
装てんすることにより、電気測定器と接続することが可
能となる。

【００７１】以下、本発明の第７の実施形態を図面に基
づいて説明する。

【００７２】図１７〜図１９は本発明の第７の実施形態
に係るプローブカードを用いた半導体装置の製造方法の
概略工程を示す図である。図１７において、図２に示し
た部材と同じ部材には同一の符号を付すことにより説明
を省略する。

【００７３】まず、シリコンよりなる半導体基板３１上
にＭＯＳトランジスタを分離するＬＯＣＯＳ膜等の素子
分離膜３２、ゲート絶縁膜３３及びゲート電極３４を形
成し、その後、半導体基板１１の上にＢＰＳＧ膜等の絶
縁膜を堆積し、層間絶縁膜３５を形成した後、該層間絶
縁膜３５に対してエッチングを行なって、コンタクトホ
ールを形成する。

【００７４】次に、層間絶縁膜３５の上にスパッタリン
グ等によりアルミニウムからなる導電膜を堆積し、その
後、該導電膜に対してエッチングを行なって、第１層の
金属配線３６を形成する。

【００７５】次に、図１８に示す半導体装置は完成後は
３層の配線層からなるとすると、本評価工程においてあ
らかじめ準備するプローブカードは、被検物となる半導
体装置の上位２層に形成されるべき配線パターンと対応
する配線パターンを持つ配線層を有している必要があ
る。そのようなプローブカードは、第３の実施形態に示
した製造方法により得ることができる。

【００７６】次に、図１８に示すプローブカードの接触
端子１６を一点鎖線に示す方向に、被検物となる半導体
装置の第１層の金属配線に電気的に接触させることによ
り、完成後の半導体装置と同じ構成を有する半導体装置
が得られることになり、このプローブカードを図３に示
すホルダーに装てんし電気測定器に接続して、被検物と
なる半導体装置の特性評価を行なう。

【００７７】次に、図１９において、図１８に新たに追
加された部材のみ説明すると、４１は第１の層間絶縁
膜、４２は第２の層間絶縁膜、４３は第２層の金属配
線、４４は第３層の金属配線、４５は第１層の金属配線
３６と第２層の金属配線４３とを接続する第１のコンタ
クト、４６は第２層の金属配線４３と第３層の金属配線
４４とを接続する第２のコンタクト、４７は第３層の金
属配線４４と外部とを絶縁する表面保護膜である。

【００７８】評価工程において、良品として評価された
半導体装置にのみ、図６及び図７に示した製造方法と同
様にして、第２、第３層を形成し完成させる。

【００７９】本実施形態の特徴として、評価用の配線及
び端子をあらかじめ半導体基板上に形成することなく、
下層配線まで形成された製造途中の半導体装置の特性評
価を行なうことができる。従って、評価工程の次の製造
工程は良品のみを製造すればよいこととなり、無駄な労
力を省くことができる。

【００８０】以下、本発明の第８の実施形態を図面に基
づいて説明する。

【００８１】図２０は本発明の第８の実施形態に係るプ
ローブカードを用いた半導体装置の製造方法の評価工程
を示す図である。図２０に新たに追加された部材のみ説
明すると、３７は第１層の配線のコンタクト、５１は第
３の配線層である。

【００８２】図２０に示す半導体装置は完成後は３層の
配線層からなるものとすると、本工程においてあらかじ
め準備するプローブカードは、被検物となる半導体装置
の上位３層に形成されるべき配線パターンと対応する配
線パターンを持つ配線層を有している必要がある。

【００８３】そのようなプローブカードは、第３の実施
形態に示した製造方法と同様にして得ることができる。
まず、図１７に示した方法と同様にして、層間絶縁膜３
５にコンタクトホールを形成し、その後、コンタクトホ
ールにタングステン等の金属を充填してコンタクト３７
を形成する。

【００８４】次に、図２０に示すプローブカードの接触
端子１６を一点鎖線に示す方向に、被検物となる半導体
装置のコンタクトに電気的に接触させることにより、完
成後の半導体装置と同じ構成を有する半導体装置が得ら
れることになり、このプローブカードを図３に示すホル
ダーに装てんし、電気測定器に接続して被検物となる半
導体装置の特性評価を行なう。

【００８５】次に、第７の実施形態と同様に、評価され
た結果良品である半導体装置の第１層以上の配線層を形
成して完成させる。

【００８６】本実施形態の特徴として、評価用の配線及
び端子をあらかじめ半導体基板上に形成することなく半
導体素子又はそのコンタクトまで形成された製造途中の
半導体装置の特性評価ができる。従って、評価工程の次
の製造工程は良品のみを行なえばよいことになり、無駄
な労力を省くことができる。

【００８７】

【発明の効果】以上説明したように、請求項１又は３の
発明に係るプローブカードによると、接触端子と被検物
となる半導体装置の下層配線層とを電気的に接触させる
ことにより、所望の半導体装置と同じ構成が得られるた
め、評価用の配線及び端子をあらかじめ半導体基板上に
形成することなく開発又は製造の途中段階にある半導体
装置の評価が可能となるので、開発段階においては問題
点の早期発見及び対処が可能となり、開発期間の短縮が
可能となる。また、製造段階においては、不良の半導体
装置が早期に発見できることになり、早期の対処や無駄
な製造を省くことができる。

【００８８】請求項２又は３の発明に係るプローブカー
ドによると、接触端子と被検物となる半導体素子の電極
とを電気的に接触させることにより、単体としての半導
体素子の評価が可能となるため、評価用の配線及び端子
をあらかじめ半導体基板上に形成する必要がなくなるの
で、半導体基板上に従来の評価用の配線及び径が５０μ
ｍ以上もある評価用の端子を形成する必要がなくなり、
従って、エリアの自由度が大きくなるので、半導体装置
の設計は容易となる。

【００８９】請求項４又は６〜８の発明に係るプローブ
カードの製造方法によると、請求項１又は３の発明に係
るプローブカードと同様の効果が得られる。

【００９０】請求項５〜８の発明に係るプローブカード
の製造方法によると、請求項２又は３の発明に係るプロ
ーブカードと同様の効果が得られる。

【００９１】請求項９又は１０の発明に係るプローブカ
ードを用いた半導体装置の製造方法によると、プローブ
カードの接触端子と半導体装置の下層配線層とを電気的
に接触させることにより、所望の半導体装置と同じ構成
が得られる。従って、評価用の配線及び端子をあらかじ
め半導体基板上に形成することなく開発又は製造の途中
段階にある半導体装置の特性評価が行なえるため、開発
段階においては問題点の早期発見及び対処が可能とな
り、開発期間の短縮が可能となる。また、製造段階にお
いては、不良の半導体装置が早期に発見できることにな
り、早期の対処や無駄な製造を省くことができる。

【００９２】さらに、半導体基板上に従来の評価用の配
線及び径が５０μｍ以上もある評価用の端子を形成する
必要がなくなるため、エリアの自由度が増すので、半導
体装置の設計は容易となる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るプローブカード
の構成を示し、（ａ）は（ｂ）のＩ−Ｉ線における断面
図であり、（ｂ）は平面図である。

【図２】本発明の第１の実施形態に係るプローブカード
を用いて製造する半導体装置の断面構造を示す図であ
る。

【図３】本発明の第１の実施形態に係るプローブカード
を保持するホルダーの構成を示し、（ａ）は平面図であ
り、（ｂ）は（ａ）のIII −III 線における断面図であ
る。

【図４】本発明の第２の実施形態に係るプローブカード
の断面構造を示す図である。

【図５】本発明の第３の実施形態に係るプローブカード
の製造方法の概略工程のうち第１の配線層を形成する工
程のプローブカードの断面構造図であって、（ａ）は
（ｂ）のＶ−Ｖ線における断面図であり、（ｂ）は平面
図である。

【図６】本発明の第３の実施形態に係るプローブカード
の製造方法の概略工程のうち第１層を形成する工程のプ
ローブカードの断面構造図であって、（ａ）は（ｂ）の
VI−VI線における断面図であり、（ｂ）は平面図であ
る。

【図７】本発明の第３の実施形態に係るプローブカード
の製造方法の概略工程のうち第２層を形成する工程のプ
ローブカードの断面構造図であって、（ａ）は（ｂ）の
VII −VII 線における断面図であり、（ｂ）は平面図で
ある。

【図８】本発明の第３の実施形態に係るプローブカード
の製造方法の概略工程のうち接触端子を形成する工程の
プローブカードの断面構造図であって、（ａ）は（ｂ）
のVIII−VIII線における断面図であり、（ｂ）は平面図
である。

【図９】本発明の第４の実施形態に係るプローブカード
の製造方法の概略工程を示す図である。

【図１０】本発明の第５の実施形態に係るプローブカー
ドの製造方法の概略工程のうちレジストパターンを形成
する工程のプローブカードの断面構造図である。

【図１１】本発明の第５の実施形態に係るプローブカー
ドの製造方法の概略工程のうち外部端子を形成するため
の凹部を形成する工程のプローブカードの断面構造図で
ある。

【図１２】本発明の第５の実施形態に係るプローブカー
ドの製造方法の概略工程のうち第１の配線層を堆積する
工程のプローブカードの断面構造図である。

【図１３】本発明の第５の実施形態に係るプローブカー
ドの製造方法の概略工程のうち外部端子を形成するため
の凹部に導電材を充填する工程のプローブカードの断面
構造図である。

【図１４】本発明の第５の実施形態に係るプローブカー
ドの製造方法の概略工程のうち第１の配線層を形成する
工程のプローブカードの断面構造図である。

【図１５】本発明の第５の実施形態に係るプローブカー
ドの製造方法の概略工程のうち第１の配線層の配線パタ
ーンと外部端子とを形成する工程のプローブカードの断
面構造図である。

【図１６】本発明の第５の実施形態に係るプローブカー
ドの製造方法の概略工程のうち第２、第３の配線層及び
接触端子が形成されたプローブカードの断面構造図であ
る。

【図１７】本発明の第７の実施形態に係るプローブカー
ドを用いた半導体装置の製造方法の概略工程のうち第１
層を形成する工程の半導体装置の断面構造図である。

【図１８】本発明の第７の実施形態に係るプローブカー
ドを用いた半導体装置の製造方法の概略工程のうち第１
層まで形成された半導体装置の評価工程を示す図であ
る。

【図１９】本発明の第７の実施形態に係るプローブカー
ドを用いた半導体装置の製造方法の概略工程のうち第３
層まで形成されて完成した半導体装置の断面構造を示す
図である。

【図２０】本発明の第８の実施形態に係るプローブカー
ドを用いた半導体装置の製造方法の概略工程のうち第１
層のコンタクトまで形成された半導体装置の評価工程を
示す図である。

【図２１】従来のプローブカードの構成を示し、（ａ）
は（ｂ）のXXI −XXI 線における断面図であり、（ｂ）
は平面図である。

【符号の説明】 １１ 絶縁性基板 １２ 第１の配線層 １３ 第１の層間絶縁膜 １４ 第２の配線層 １５ コンタクト １６ 接触端子 １７ 表面絶縁膜 １７Ａ 表面絶縁膜 １７Ｂ 第２の層間絶縁膜 ２１ レジストパターン ２２Ａ 凹部 ２２Ｂ 貫通孔 ２３ 充填導電材 ３１ 半導体基板 ３２ 素子分離膜 ３３ ゲート絶縁膜 ３４ ゲート電極 ３５ 層間絶縁膜 ３６ 第１層の金属配線 ３７ コンタクト ４１ 第１の層間絶縁膜 ４２ 第２の層間絶縁膜 ４３ 第２層の金属配線 ４４ 第３層の金属配線 ４５ 第１のコンタクト ４６ 第２のコンタクト ４７ 表面保護膜 ５１ 第３の配線層 １０１ 絶縁性基板 １０２ 接続ピン １０３ 導電パターン １１０ プローブカード ５０１ 絶縁性基板 ５０２ 接続ピン ５０３ 接触針 ５０４ 導電パターン

Claims (10)

【特許請求の範囲】
1. 【請求項１】 絶縁性基板と、 該絶縁性基板上に形成されており、トランジスタ等の半
   導体素子が形成された半導体基板と該半導体基板上に形
   成された下層配線層とを有する半導体装置における前記
   下層配線層上に層間絶縁膜を介して形成されるべき上層
   配線層と対応するパターン形状を持つ配線パターンと、 前記絶縁性基板の一面に前記配線パターンと電気的に接
   続されるように形成されており、測定器等に接続される
   外部端子と、 前記絶縁性基板の他面に前記配線パターンと電気的に接
   続されるように形成されており、前記半導体装置の下層
   配線層と接触される接触端子とを備えていることを特徴
   とするプローブカード。
2. 【請求項２】 絶縁性基板と、 該絶縁性基板上に形成されており、トランジスタ等の半
   導体素子が形成された半導体基板の前記半導体素子を評
   価するための配線パターンと、 前記絶縁性基板の一面に前記配線パターンと電気的に接
   続されるように形成されており、測定器等に接続される
   外部端子と、 前記絶縁性基板の他面に前記配線パターンと電気的に接
   続されるように形成されており、前記半導体基板に接触
   される接触端子とを備えていることを特徴とするプロー
   ブカード。
3. 【請求項３】 前記接触端子の径は１０μｍ以下である
   ことを特徴とする請求項１又は２に記載のプローブカー
   ド。
4. 【請求項４】 絶縁性基板の一面に測定器等に接続され
   る外部端子を形成すると共に、前記絶縁性基板の他面に
   導電膜を堆積する第１の工程と、 前記導電膜に対してエッチングを行なって、トランジス
   タ等の半導体素子が形成された半導体基板と該半導体基
   板上に形成された下層配線層とを有する半導体装置にお
   ける前記下層配線層上に層間絶縁膜を介して形成される
   べき上層配線層と対応するパターン形状を持ち前記外部
   端子と電気的に接続された配線パターンを形成する第２
   の工程と、 前記配線パターン上に前記半導体装置の下層配線層と接
   触される接触端子を前記配線パターンと電気的に接続さ
   れるように形成すると共に、前記配線パターン上に表面
   保護膜を前記接触端子同士を絶縁するように形成する第
   ３の工程とを備えていることを特徴とするプローブカー
   ドの製造方法。
5. 【請求項５】 絶縁性基板の一面に測定器等に接続され
   る外部端子を形成すると共に、前記絶縁性基板の他面に
   導電膜を堆積する第１の工程と、 前記導電膜に対してエッチングを行なって、前記外部端
   子と電気的に接続された配線パターンを形成する第２の
   工程と、 前記配線パターン上に前記半導体素子の電極と接触され
   る接触端子を前記配線パターンと電気的に接続されるよ
   うに形成すると共に、前記配線パターン上に表面保護膜
   を前記接触端子同士を絶縁するように形成する第３の工
   程とを備えていることを特徴とするプローブカードの製
   造方法。
6. 【請求項６】 前記第１の工程は、 前記絶縁性基板の一面に対してエッチングを行なって凹
   部を形成する工程と、 前記絶縁性基板の一面及び前記凹部の周面に導電膜を堆
   積する工程と、 前記導電膜が堆積された前記凹部内に充填材を充填する
   工程と、 前記絶縁性基板の他面に前記凹部の周面の前記導電膜を
   露出させることにより、前記外部端子を形成する工程と
   を含むことを特徴とする請求項４又は５に記載のプロー
   ブカードの製造方法。
7. 【請求項７】 前記第１の工程は、 前記絶縁性基板の一面に対してエッチングを行なって凹
   部を形成する工程と、 前記凹部内に導電材を充填する工程と、 前記絶縁性基板を前記凹部において基板にほぼ垂直な方
   向に切断して切断面に前記導電材を露出させることによ
   り、前記外部端子を形成する工程とを含むことを特徴と
   する請求項４又は５に記載のプローブカードの製造方
   法。
8. 【請求項８】 前記導電材は導電性を有するポリイミド
   であることを特徴とする請求項７に記載のプローブカー
   ドの製造方法。
9. 【請求項９】 絶縁性基板と、該絶縁性基板上に形成さ
   れており、トランジスタ等の半導体素子が形成された第
   １の半導体基板と該第１の半導体基板上に形成された下
   層配線層とを有する半導体装置における前記下層配線層
   上に層間絶縁膜を介して形成されるべき上層配線層と対
   応するパターン形状を持つ配線パターンと、前記絶縁性
   基板の一面に前記配線パターンと電気的に接続されるよ
   うに形成されており、測定器等に接続される外部端子
   と、前記絶縁性基板の他面に前記配線パターンと電気的
   に接続されるように形成されており、前記半導体装置の
   下層配線層と接触される接触端子とを備えたプローブカ
   ードを準備する準備工程と、 トランジスタ等の半導体素子が形成された第２の半導体
   基板上に、前記半導体素子と電気的に接続されるように
   下層配線層を形成する下層配線層形成工程と、 前記プローブカードの外部端子を測定器等に電気的に接
   続すると共に、前記プローブカードの接触端子と前記第
   ２の半導体基板上の下層配線層とを電気的に接触させて
   前記第２の半導体基板の特性を評価する評価工程と、 評価の結果良品と判断された第２の半導体基板上に前記
   下層配線層と電気的に接続されるように上層配線層を形
   成する上層配線層形成工程とを備えていることを特徴と
   するプローブカードを用いた半導体装置の製造方法。
10. 【請求項１０】 絶縁性基板と、該絶縁性基板上に形成
    されており、トランジスタ等の半導体素子が形成された
    第１の半導体基板の前記半導体素子を評価するための配
    線パターンと、前記第１の絶縁性基板の一面に前記配線
    パターンと電気的に接続されるように形成されており、
    測定器等に接続される外部端子と、前記第１の絶縁性基
    板の他面に前記配線パターンと電気的に接続されるよう
    に形成されており、前記第１の半導体基板に接触される
    接触端子とを備えたプローブカードを準備する準備工程
    と、 第２の半導体基板上にトランジスタ等の半導体素子を形
    成する半導体素子形成工程と、 前記プローブカードの外部端子を測定器等に電気的に接
    続すると共に、前記プローブカードの接触端子と前記第
    ２の半導体基板上のトランジスタ等の半導体素子の電極
    とを電気的に接触させて前記第２の半導体基板の半導体
    素子の特性を評価する評価工程と、 評価の結果良品と判断された前記第２の半導体基板上に
    前記半導体素子と電気的に接続されるように上層配線層
    を形成する上層配線層形成工程とを備えていることを特
    徴とするプローブカードを用いた半導体装置の製造方
    法。