JP3453967B2 - 半導体薄膜磁気抵抗素子 - Google Patents
半導体薄膜磁気抵抗素子Info
- Publication number
- JP3453967B2 JP3453967B2 JP30869595A JP30869595A JP3453967B2 JP 3453967 B2 JP3453967 B2 JP 3453967B2 JP 30869595 A JP30869595 A JP 30869595A JP 30869595 A JP30869595 A JP 30869595A JP 3453967 B2 JP3453967 B2 JP 3453967B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- magnetoresistive element
- substrate
- insb thin
- insb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 173
- 239000004065 semiconductor Substances 0.000 title claims description 54
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims description 120
- 239000000758 substrate Substances 0.000 claims description 100
- 238000000605 extraction Methods 0.000 claims description 19
- 239000007772 electrode material Substances 0.000 claims description 17
- 239000010408 film Substances 0.000 claims description 13
- 230000005291 magnetic effect Effects 0.000 claims description 13
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 7
- 229910001120 nichrome Inorganic materials 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 description 17
- 239000010410 layer Substances 0.000 description 16
- 230000000694 effects Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 238000001514 detection method Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005294 ferromagnetic effect Effects 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Hall/Mr Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、回転、変位などの
検出に用いられる半導体薄膜磁気抵抗素子に関し、特に
Ｓｉ基板上に直接エピタキシャル成長したＩｎＳｂ薄膜
を用いた半導体薄膜磁気抵抗素子に関するものである。
検出に用いられる半導体薄膜磁気抵抗素子に関し、特に
Ｓｉ基板上に直接エピタキシャル成長したＩｎＳｂ薄膜
を用いた半導体薄膜磁気抵抗素子に関するものである。
【０００２】
【従来の技術】一般に、回転センサとしては、光学式、
磁気式を初め、種々の方式がある。この中で、特に汚
れ、塵埃など雰囲気の影響を受ける用途においては、そ
うした影響を比較的受けにくい磁気方式が最も有利であ
る。
磁気式を初め、種々の方式がある。この中で、特に汚
れ、塵埃など雰囲気の影響を受ける用途においては、そ
うした影響を比較的受けにくい磁気方式が最も有利であ
る。
【０００３】一方、この磁気方式においても、電磁ピッ
クアップ、ホール素子、磁気抵抗素子など種々の方式が
ある。
クアップ、ホール素子、磁気抵抗素子など種々の方式が
ある。
【０００４】近年、自動車の電子制御化に伴い、このた
めに各種センサ素子が装着される中で、回転センサ、特
にギヤセンサとしてホール素子（ホールＩＣ）、強磁性
薄膜磁気抵抗素子、半導体磁気抵抗素子を用いた回転セ
ンサが零速度検知の点から各所で検討されているが、自
動車用回転センサとして用いる際、素子の動作温度範囲
が−４０〜＋１５０℃を満足しなければならない。
めに各種センサ素子が装着される中で、回転センサ、特
にギヤセンサとしてホール素子（ホールＩＣ）、強磁性
薄膜磁気抵抗素子、半導体磁気抵抗素子を用いた回転セ
ンサが零速度検知の点から各所で検討されているが、自
動車用回転センサとして用いる際、素子の動作温度範囲
が−４０〜＋１５０℃を満足しなければならない。
【０００５】ところが、そうした温度耐久性を有するホ
ール素子、ホールＩＣ、強磁性薄膜磁気抵抗素子は、い
ずれも検知素子自体の検出出力が小さく、被検出体との
間に十分なエアギャップを確保することが難しく、ギア
センサとして使いにくいという問題があった。
ール素子、ホールＩＣ、強磁性薄膜磁気抵抗素子は、い
ずれも検知素子自体の検出出力が小さく、被検出体との
間に十分なエアギャップを確保することが難しく、ギア
センサとして使いにくいという問題があった。
【０００６】一方、半導体磁気抵抗素子は、元々検出出
力が大きく被検出体とのエアギャップを広く取れるた
め、最もギヤセンサとして適しているものと考えられる
が、現状で最も特性の優れた半導体磁気抵抗素子である
ＩｎＳｂ磁気抵抗素子では、その動作温度範囲は、−４
０〜＋１２０℃程度で、上記の自動車用回転センサとし
て必ずしも温度耐久性面で十分なものではなかった。
力が大きく被検出体とのエアギャップを広く取れるた
め、最もギヤセンサとして適しているものと考えられる
が、現状で最も特性の優れた半導体磁気抵抗素子である
ＩｎＳｂ磁気抵抗素子では、その動作温度範囲は、−４
０〜＋１２０℃程度で、上記の自動車用回転センサとし
て必ずしも温度耐久性面で十分なものではなかった。
【０００７】この現状で多用されているＩｎＳｂ磁気抵
抗素子は、ＩｎＳｂバルク単結晶薄片化型のものが多
い。なぜなら、この素子の検出出力が、素体であるＩｎ
Ｓｂの電子移動度に比例するため、従って、その結晶性
に大きく影響されるためである。一方、この型の素子
は、単結晶ウエハを接着層を介して基板上に接着し、次
いで無歪み研磨にて十μｍ内外の厚みにまで研磨したも
のを用いるため、結果的に接着層〜ＩｎＳｂ層間の膨張
係数差により、低温〜高温のヒートショックに弱いとい
う欠点を有していた。
抗素子は、ＩｎＳｂバルク単結晶薄片化型のものが多
い。なぜなら、この素子の検出出力が、素体であるＩｎ
Ｓｂの電子移動度に比例するため、従って、その結晶性
に大きく影響されるためである。一方、この型の素子
は、単結晶ウエハを接着層を介して基板上に接着し、次
いで無歪み研磨にて十μｍ内外の厚みにまで研磨したも
のを用いるため、結果的に接着層〜ＩｎＳｂ層間の膨張
係数差により、低温〜高温のヒートショックに弱いとい
う欠点を有していた。
【０００８】これに対して、特開平５−１４７４２２な
どに述べられているようにＳｉウエハ基板上にこれを種
基板としてヘテロエピタキシャル成長させたＩｎＳｂ薄
膜を有する半導体薄膜磁気抵抗素子は上記温度耐久性に
優れると共に、単結晶型に比肩する感度を有するという
点で有用である。
どに述べられているようにＳｉウエハ基板上にこれを種
基板としてヘテロエピタキシャル成長させたＩｎＳｂ薄
膜を有する半導体薄膜磁気抵抗素子は上記温度耐久性に
優れると共に、単結晶型に比肩する感度を有するという
点で有用である。
【０００９】
【発明が解決しようとする課題】しかしながら、このよ
うにＩｎＳｂエピタキシャル成長薄膜をＳｉウエハ基板
上に設けた半導体薄膜磁気抵抗素子において、一つの大
きな課題は、その素子構成によって、Ｓｉ基板が幾分導
電性を有しているため、抵抗値に極性を持つと共に、Ｉ
ｎＳｂ〜Ｓｉ間の接合障壁高さと電極材料における電極
材料〜Ｓｉ間の障壁高さのアンバランスによっても、抵
抗値に極性を有することである。
うにＩｎＳｂエピタキシャル成長薄膜をＳｉウエハ基板
上に設けた半導体薄膜磁気抵抗素子において、一つの大
きな課題は、その素子構成によって、Ｓｉ基板が幾分導
電性を有しているため、抵抗値に極性を持つと共に、Ｉ
ｎＳｂ〜Ｓｉ間の接合障壁高さと電極材料における電極
材料〜Ｓｉ間の障壁高さのアンバランスによっても、抵
抗値に極性を有することである。
【００１０】本発明では、この抵抗値の極性差を低減す
るための素子構成を有する半導体薄膜磁気抵抗素子を提
供することを主たる目的とする。
るための素子構成を有する半導体薄膜磁気抵抗素子を提
供することを主たる目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体薄膜磁気抵抗素子は、Ｓｉ基板上に
多数の短絡電極を形成したＩｎＳｂ薄膜からなる磁気抵
抗素子列を形成し、その磁気抵抗素子列の両端に外部へ
の取り出し電極端子部を有するＩｎＳｂ薄膜磁気抵抗素
子がその回転中心を基準としてほぼ１８０°回転対称な
構成を有することを特徴とするものである。
に、本発明の半導体薄膜磁気抵抗素子は、Ｓｉ基板上に
多数の短絡電極を形成したＩｎＳｂ薄膜からなる磁気抵
抗素子列を形成し、その磁気抵抗素子列の両端に外部へ
の取り出し電極端子部を有するＩｎＳｂ薄膜磁気抵抗素
子がその回転中心を基準としてほぼ１８０°回転対称な
構成を有することを特徴とするものである。
【００１２】かかる構成によると、ＩｎＳｂ薄膜磁気抵
抗素子が回転中心を基準として１８０°回転対称の構成
であるため、当該素子の抵抗値を二つの取り出し電極端
子部間で極性反転させても素子の任意の点で素子を流れ
る電流とＳｉ基板を流れる電流とで生ずる合成抵抗は、
二つの取り出し電極端子部からみてほぼ対称であり、極
性差を生じにくい。したがって、抵抗値の極性差を低減
することができる。
抗素子が回転中心を基準として１８０°回転対称の構成
であるため、当該素子の抵抗値を二つの取り出し電極端
子部間で極性反転させても素子の任意の点で素子を流れ
る電流とＳｉ基板を流れる電流とで生ずる合成抵抗は、
二つの取り出し電極端子部からみてほぼ対称であり、極
性差を生じにくい。したがって、抵抗値の極性差を低減
することができる。
【００１３】
【発明の実施の形態】請求項１に記載の発明は、Ｓｉ基
板上に多数の短絡電極を形成したＩｎＳｂ薄膜からなる
磁気抵抗素子列を形成し、その磁気抵抗素子列の両端に
外部への取り出し電極端子部を有するＩｎＳｂ薄膜磁気
抵抗素子がその回転中心を基準としてほぼ１８０°回転
対称な構成を有することを特徴とする半導体薄膜磁気抵
抗素子であり、素子の抵抗値を二つの取り出し電極端子
部間で極性を反転させても、素子の任意の点で、素子を
流れる電流とＳｉ基板を流れる電流との複合で生じる合
成抵抗は、二つの取り出し電極端子部から見てほぼ対称
であり、極性差を生じ難いという作用を有する。
板上に多数の短絡電極を形成したＩｎＳｂ薄膜からなる
磁気抵抗素子列を形成し、その磁気抵抗素子列の両端に
外部への取り出し電極端子部を有するＩｎＳｂ薄膜磁気
抵抗素子がその回転中心を基準としてほぼ１８０°回転
対称な構成を有することを特徴とする半導体薄膜磁気抵
抗素子であり、素子の抵抗値を二つの取り出し電極端子
部間で極性を反転させても、素子の任意の点で、素子を
流れる電流とＳｉ基板を流れる電流との複合で生じる合
成抵抗は、二つの取り出し電極端子部から見てほぼ対称
であり、極性差を生じ難いという作用を有する。
【００１４】請求項２に記載の発明は、Ｓｉ基板上に多
数の短絡電極を形成したＩｎＳｂ薄膜からなる磁気抵抗
素子列を形成し、その磁気抵抗素子列の両端に外部への
取り出し電極端子部を有するＩｎＳｂ薄膜磁気抵抗素子
および前記Ｓｉ基板がその回転中心を基準としてほぼ１
８０°回転対称な構成を有することを特徴とする半導体
薄膜磁気抵抗素子であり、基板と素子での複合で生じる
合成抵抗は、基板に流れる電流経路もほぼ完全に対称に
なるため、極性差を生じ難いものとなるという作用を有
する。
数の短絡電極を形成したＩｎＳｂ薄膜からなる磁気抵抗
素子列を形成し、その磁気抵抗素子列の両端に外部への
取り出し電極端子部を有するＩｎＳｂ薄膜磁気抵抗素子
および前記Ｓｉ基板がその回転中心を基準としてほぼ１
８０°回転対称な構成を有することを特徴とする半導体
薄膜磁気抵抗素子であり、基板と素子での複合で生じる
合成抵抗は、基板に流れる電流経路もほぼ完全に対称に
なるため、極性差を生じ難いものとなるという作用を有
する。
【００１５】請求項３に記載の発明は、Ｓｉ基板上に多
数の短絡電極を形成したＩｎＳｂ薄膜からなる磁気抵抗
素子列を形成し、その磁気抵抗素子列の両端に外部への
取り出し電極端子部を有するＩｎＳｂ薄膜磁気抵抗素子
がその回転中心を基準としてほぼ１８０°回転対称な構
成を有するとともに、前記取り出し電極端子部がその下
層電極材料として、少なくともＣｒ、Ｎｉ、ＮｉＣｒの
うちいずれか一つを含む金属材料でなることを特徴とす
る半導体薄膜磁気抵抗素子であり、仮に電極形成および
加工時に電極材料がＩｎＳｂ薄膜よりもせり出してＳｉ
基板と直接接触する部分が生じたり、電極材料のＩｎＳ
ｂ薄膜への拡散が生じたとしても、抵抗値の極性差を生
じ難いという作用を有する。
数の短絡電極を形成したＩｎＳｂ薄膜からなる磁気抵抗
素子列を形成し、その磁気抵抗素子列の両端に外部への
取り出し電極端子部を有するＩｎＳｂ薄膜磁気抵抗素子
がその回転中心を基準としてほぼ１８０°回転対称な構
成を有するとともに、前記取り出し電極端子部がその下
層電極材料として、少なくともＣｒ、Ｎｉ、ＮｉＣｒの
うちいずれか一つを含む金属材料でなることを特徴とす
る半導体薄膜磁気抵抗素子であり、仮に電極形成および
加工時に電極材料がＩｎＳｂ薄膜よりもせり出してＳｉ
基板と直接接触する部分が生じたり、電極材料のＩｎＳ
ｂ薄膜への拡散が生じたとしても、抵抗値の極性差を生
じ難いという作用を有する。
【００１６】請求項４に記載の発明は、Ｓｉ基板上に多
数の短絡電極を形成したＩｎＳｂ薄膜からなる磁気抵抗
素子列を形成し、その磁気抵抗素子列の両端に外部への
取り出し電極端子部を有するＩｎＳｂ薄膜磁気抵抗素子
がその回転中心を基準としてほぼ１８０°回転対称な構
成を有するとともに、前記取り出し電極端子部の少なく
ともＩｎＳｂ薄膜抵抗素子列と対向する部分のＳｉ基板
の直上にＩｎＳｂ薄膜を有することを特徴とする半導体
薄膜磁気抵抗素子であり、素子列に対向する側でＳｉ基
板の直上にＩｎＳｂ薄膜が必ず存在し、その上に取り出
し電極端子部が存在する構成となり、Ｓｉ基板と接触す
るのは必ずＩｎＳｂ薄膜となるため、障壁高さは均一化
され、抵抗値の極性差は生じ難くなるという作用を有す
る。
数の短絡電極を形成したＩｎＳｂ薄膜からなる磁気抵抗
素子列を形成し、その磁気抵抗素子列の両端に外部への
取り出し電極端子部を有するＩｎＳｂ薄膜磁気抵抗素子
がその回転中心を基準としてほぼ１８０°回転対称な構
成を有するとともに、前記取り出し電極端子部の少なく
ともＩｎＳｂ薄膜抵抗素子列と対向する部分のＳｉ基板
の直上にＩｎＳｂ薄膜を有することを特徴とする半導体
薄膜磁気抵抗素子であり、素子列に対向する側でＳｉ基
板の直上にＩｎＳｂ薄膜が必ず存在し、その上に取り出
し電極端子部が存在する構成となり、Ｓｉ基板と接触す
るのは必ずＩｎＳｂ薄膜となるため、障壁高さは均一化
され、抵抗値の極性差は生じ難くなるという作用を有す
る。
【００１７】請求項５に記載の発明は、Ｓｉ基板上に多
数の短絡電極を形成したＩｎＳｂ薄膜からなる磁気抵抗
素子列を形成し、その磁気抵抗素子列の両端に外部への
取り出し電極端子部を有するＩｎＳｂ薄膜磁気抵抗素子
がその回転中心を基準としてほぼ１８０°回転対称な構
成を有すると共に、前記取り出し電極端子部の少なくと
もＩｎＳｂ薄膜からなる磁気抵抗素子列と対向する部分
でＩｎＳｂ薄膜が前記取り出し電極端子部よりもせり出
した構成を有することを特徴とする半導体薄膜磁気抵抗
素子であり、特に素子列に対向する側にＳｉ基板直上に
形成したＩｎＳｂ薄膜層をせり出させ、これに延在する
部分に電極層を形成する構成となり、抵抗値の極性差に
大きく影響を与える取り出し電極端子部と素子列部が最
も近い場所においてその断面構成がＩｎＳｂ薄膜／Ｓｉ
基板となり、障壁高さは均一化し、差異は生じ難いとい
う作用を有する。
数の短絡電極を形成したＩｎＳｂ薄膜からなる磁気抵抗
素子列を形成し、その磁気抵抗素子列の両端に外部への
取り出し電極端子部を有するＩｎＳｂ薄膜磁気抵抗素子
がその回転中心を基準としてほぼ１８０°回転対称な構
成を有すると共に、前記取り出し電極端子部の少なくと
もＩｎＳｂ薄膜からなる磁気抵抗素子列と対向する部分
でＩｎＳｂ薄膜が前記取り出し電極端子部よりもせり出
した構成を有することを特徴とする半導体薄膜磁気抵抗
素子であり、特に素子列に対向する側にＳｉ基板直上に
形成したＩｎＳｂ薄膜層をせり出させ、これに延在する
部分に電極層を形成する構成となり、抵抗値の極性差に
大きく影響を与える取り出し電極端子部と素子列部が最
も近い場所においてその断面構成がＩｎＳｂ薄膜／Ｓｉ
基板となり、障壁高さは均一化し、差異は生じ難いとい
う作用を有する。
【００１８】請求項６に記載の発明は、Ｓｉ基板上に多
数の短絡電極を形成したＩｎＳｂ薄膜からなる磁気抵抗
素子列を形成し、その磁気抵抗素子列の両端に外部への
取り出し電極端子部を有するＩｎＳｂ薄膜磁気抵抗素子
がその回転中心を基準としてほぼ１８０°回転対称な構
成を有すると共に、前記取り出し電極端子部の少なくと
もＩｎＳｂ薄膜からなる磁気抵抗素子列と対向する部分
でＩｎＳｂ薄膜が前記取り出し電極端子部よりもせり出
し、さらに、これより延在する取り出し電極端子部が直
接前記Ｓｉ基板と接する領域を有することを特徴とする
半導体薄膜磁気抵抗素子であり、延在する電極層が直接
Ｓｉ基板と接触する構成となり特にこの部分で実装する
際、実装時の耐熱性を向上させ、抵抗値の極性差の改善
に寄与されるという作用を有する。
数の短絡電極を形成したＩｎＳｂ薄膜からなる磁気抵抗
素子列を形成し、その磁気抵抗素子列の両端に外部への
取り出し電極端子部を有するＩｎＳｂ薄膜磁気抵抗素子
がその回転中心を基準としてほぼ１８０°回転対称な構
成を有すると共に、前記取り出し電極端子部の少なくと
もＩｎＳｂ薄膜からなる磁気抵抗素子列と対向する部分
でＩｎＳｂ薄膜が前記取り出し電極端子部よりもせり出
し、さらに、これより延在する取り出し電極端子部が直
接前記Ｓｉ基板と接する領域を有することを特徴とする
半導体薄膜磁気抵抗素子であり、延在する電極層が直接
Ｓｉ基板と接触する構成となり特にこの部分で実装する
際、実装時の耐熱性を向上させ、抵抗値の極性差の改善
に寄与されるという作用を有する。
【００１９】請求項７に記載の発明は、Ｓｉ基板上に多
数の短絡電極を形成したＩｎＳｂ薄膜からなる磁気抵抗
素子列を形成し、その磁気抵抗素子列の両端に外部への
取り出し電極端子部を有するＩｎＳｂ薄膜磁気抵抗素子
がその回転中心を基準としてほぼ１８０°回転対称な構
成を有すると共に、前記取り出し電極端子部の少なくと
もＩｎＳｂ薄膜からなる磁気抵抗素子列と対向する部分
でＩｎＳｂ薄膜が前記取り出し電極端子部よりもせり出
し、さらに、これより延在する取り出し電極端子部が直
接前記Ｓｉ基板と接する領域を有し、さらに前記取り出
し電極端子部のＩｎＳｂ薄膜を形成した領域に掛かるこ
とのない直接Ｓｉ基板と接触する領域において当該領域
の大きさより小さいメッキ孔を保護膜を貫通するように
形成するとともに、このメッキ孔内にメッキ電極を形成
した構成を有することを特徴とする半導体薄膜磁気抵抗
素子であり、厚付けメッキ部での実装時に耐熱性が大幅
に向上し、抵抗値の極性差の改善に寄与されるという作
用を有する。
数の短絡電極を形成したＩｎＳｂ薄膜からなる磁気抵抗
素子列を形成し、その磁気抵抗素子列の両端に外部への
取り出し電極端子部を有するＩｎＳｂ薄膜磁気抵抗素子
がその回転中心を基準としてほぼ１８０°回転対称な構
成を有すると共に、前記取り出し電極端子部の少なくと
もＩｎＳｂ薄膜からなる磁気抵抗素子列と対向する部分
でＩｎＳｂ薄膜が前記取り出し電極端子部よりもせり出
し、さらに、これより延在する取り出し電極端子部が直
接前記Ｓｉ基板と接する領域を有し、さらに前記取り出
し電極端子部のＩｎＳｂ薄膜を形成した領域に掛かるこ
とのない直接Ｓｉ基板と接触する領域において当該領域
の大きさより小さいメッキ孔を保護膜を貫通するように
形成するとともに、このメッキ孔内にメッキ電極を形成
した構成を有することを特徴とする半導体薄膜磁気抵抗
素子であり、厚付けメッキ部での実装時に耐熱性が大幅
に向上し、抵抗値の極性差の改善に寄与されるという作
用を有する。
【００２０】請求項８に記載の発明は、Ｓｉ基板上に多
数の短絡電極を形成したＩｎＳｂ薄膜からなる磁気抵抗
素子列を形成し、その磁気抵抗素子列の両端に外部取り
出し電極端子部を有するＩｎＳｂ薄膜磁気抵抗素子がそ
の回転中心を基準としてほぼ１８０°回転対称な構成を
有し、前記短絡電極の端部が前記Ｓｉ基板上に直接接触
するととともに短絡電極の形成幅をＩｎＳｂ薄膜のパタ
ーンよりも広くした半導体薄膜磁気抵抗素子において、
前記短絡電極の下層電極材料を少なくともＣｒ、Ｎｉ、
ＮｉＣｒのうちいずれか一つを含む金属材料にて構成し
たことを特徴とする半導体薄膜磁気抵抗素子であり、短
絡電極の特に下層材料において、その材料の仕事関数と
Ｓｉ基板の電子親和力の差に伴う障壁高さが、ＩｎＳｂ
薄膜〜Ｓｉ基板間の障壁高さにほぼ等しいものを選ぶこ
とにより、特にパターン形成時にＩｎＳｂ薄膜パターン
幅が細り、短絡電極がＳｉ基板上にはみ出すような状況
下でも、界面障壁高さがほぼ同一であるため、抵抗値の
極性差を生じ難くするという作用を有する。
数の短絡電極を形成したＩｎＳｂ薄膜からなる磁気抵抗
素子列を形成し、その磁気抵抗素子列の両端に外部取り
出し電極端子部を有するＩｎＳｂ薄膜磁気抵抗素子がそ
の回転中心を基準としてほぼ１８０°回転対称な構成を
有し、前記短絡電極の端部が前記Ｓｉ基板上に直接接触
するととともに短絡電極の形成幅をＩｎＳｂ薄膜のパタ
ーンよりも広くした半導体薄膜磁気抵抗素子において、
前記短絡電極の下層電極材料を少なくともＣｒ、Ｎｉ、
ＮｉＣｒのうちいずれか一つを含む金属材料にて構成し
たことを特徴とする半導体薄膜磁気抵抗素子であり、短
絡電極の特に下層材料において、その材料の仕事関数と
Ｓｉ基板の電子親和力の差に伴う障壁高さが、ＩｎＳｂ
薄膜〜Ｓｉ基板間の障壁高さにほぼ等しいものを選ぶこ
とにより、特にパターン形成時にＩｎＳｂ薄膜パターン
幅が細り、短絡電極がＳｉ基板上にはみ出すような状況
下でも、界面障壁高さがほぼ同一であるため、抵抗値の
極性差を生じ難くするという作用を有する。
【００２１】請求項９に記載の発明は、Ｓｉ基板上に多
数の短絡電極を形成したＩｎＳｂ薄膜からなる磁気抵抗
素子列を形成し、その磁気抵抗素子列の両端に外部取り
出し電極端子部を有するＩｎＳｂ薄膜磁気抵抗素子がそ
の回転中心を基準としてほぼ１８０°回転対称な構成を
有すると共に、少なくとも前記短絡電極がＳｉ基板上に
直接接触することなく、その形成幅をＩｎＳｂ薄膜の形
成幅と同等もしくはこれより狭くしたことを特徴とする
半導体薄膜磁気抵抗素子であり、特に短絡電極を介して
Ｓｉ基板に電流が流れることはなく、従って、Ｓｉ〜短
絡電極材料間の界面の不均一に伴う障壁などのばらつき
などに伴う基板を通した電気伝導に不均一を生じるなど
の現象を回避することが可能となり、容易に抵抗値の極
性差を生じ難くすることができる。
数の短絡電極を形成したＩｎＳｂ薄膜からなる磁気抵抗
素子列を形成し、その磁気抵抗素子列の両端に外部取り
出し電極端子部を有するＩｎＳｂ薄膜磁気抵抗素子がそ
の回転中心を基準としてほぼ１８０°回転対称な構成を
有すると共に、少なくとも前記短絡電極がＳｉ基板上に
直接接触することなく、その形成幅をＩｎＳｂ薄膜の形
成幅と同等もしくはこれより狭くしたことを特徴とする
半導体薄膜磁気抵抗素子であり、特に短絡電極を介して
Ｓｉ基板に電流が流れることはなく、従って、Ｓｉ〜短
絡電極材料間の界面の不均一に伴う障壁などのばらつき
などに伴う基板を通した電気伝導に不均一を生じるなど
の現象を回避することが可能となり、容易に抵抗値の極
性差を生じ難くすることができる。
【００２２】（実施の形態１）
図１に第１の実施形態における半導体薄膜磁気抵抗素子
の上面図を示す。図１（ａ），（ｂ）は素子列の配置が
異なるものの同じ効果をもたらすものである。Ｓｉ基板
１上にＩｎＳｂ薄膜２を形成し、素子形状に加工した
後、多数の短絡電極３をこの上に形成し、さらに、二つ
の取り出し電極端子４，５を形成することにより、半導
体薄膜磁気抵抗素子６を得る。この半導体薄膜磁気抵抗
素子６においては、素子自体が回転中心７を基準とし
て、ほぼ１８０°回転対称である。この際、Ｓｉ基板１
自体は、必ずしも、回転中心７を基準として１８０°回
転対称ではない。
の上面図を示す。図１（ａ），（ｂ）は素子列の配置が
異なるものの同じ効果をもたらすものである。Ｓｉ基板
１上にＩｎＳｂ薄膜２を形成し、素子形状に加工した
後、多数の短絡電極３をこの上に形成し、さらに、二つ
の取り出し電極端子４，５を形成することにより、半導
体薄膜磁気抵抗素子６を得る。この半導体薄膜磁気抵抗
素子６においては、素子自体が回転中心７を基準とし
て、ほぼ１８０°回転対称である。この際、Ｓｉ基板１
自体は、必ずしも、回転中心７を基準として１８０°回
転対称ではない。
【００２３】これと対比する意味で、１８０°回転対称
性を持たない場合を図２に例示した。同図では、比較的
素子としての対称性はある（折り返し対称）。
性を持たない場合を図２に例示した。同図では、比較的
素子としての対称性はある（折り返し対称）。
【００２４】ここで、基板１に絶縁性基板を用いた場合
には、元々基板に電流が流れないため、図２の構成で何
ら問題は生じない。ところが、図３に示すようにＳｉ基
板１には、導電性があり、この導電性の基板上での不均
一に加え、元々Ｓｉ基板１は、その比抵抗が室温で１ｋ
Ω・ｃｍ以上と高いため、電極材料や、ＩｎＳｂ薄膜と
の間で、接合もしくは接触障壁を作りやすく、この障壁
高さの不均一により、その影響が無視できない場合にお
いては、抵抗値の極性差、具体的には取り出し電極端子
４−５間で極性を変化させた際に観測される抵抗値が異
なる現象が生じた。極性差による観測抵抗値の比は、数
％程度になるものも有り、仮に１％程度としても、半導
体薄膜磁気抵抗素子６二つを取り出し電極端子の片側を
共通として接続し、差動型磁気抵抗素子を構成した場
合、中点変動が５Ｖ以下で２０ｍＶを越えてしまう。つ
まり、こうした極性差を極力小さくすることが、中点電
圧変動を小さくすることにもつながる。このような背景
のもと、図２に示す素子構成を見ると、左右の素子列の
折り返し部分８，９において、隣接する折り返し部分間
の電位配列が左右の折り返し部分８，９で異なることが
挙げられる。従って、取り出し電極端子４，５を基準と
して、任意の素子位置において、それと同じ電流の流れ
を持ったこれと対称な点が存在しない。従って、そうし
た電流経路における対称性を持たない場合には、特に、
電流経路の極性差により、特にＩｎＳｂ薄膜２〜Ｓｉ基
板１の界面伝導や、電極材料〜Ｓｉ基板１の界面伝導に
バラツキを生じやすくなる。一方、図１（ａ），（ｂ）
に示すほぼ１８０°回転対称性を有する素子構成をとる
ことにより、左右折り返し部分での電位配列は、取り出
し端子から見て対称であり、任意の素子位置において、
必ず、取り出し電極端子４，５を基準として、必ず電流
経路がほぼ対称な点が存在する。従って、極性を変えて
も、必ずほぼ等しい電流経路を通ることとなり、界面伝
導にバラツキを生じ難くなる。
には、元々基板に電流が流れないため、図２の構成で何
ら問題は生じない。ところが、図３に示すようにＳｉ基
板１には、導電性があり、この導電性の基板上での不均
一に加え、元々Ｓｉ基板１は、その比抵抗が室温で１ｋ
Ω・ｃｍ以上と高いため、電極材料や、ＩｎＳｂ薄膜と
の間で、接合もしくは接触障壁を作りやすく、この障壁
高さの不均一により、その影響が無視できない場合にお
いては、抵抗値の極性差、具体的には取り出し電極端子
４−５間で極性を変化させた際に観測される抵抗値が異
なる現象が生じた。極性差による観測抵抗値の比は、数
％程度になるものも有り、仮に１％程度としても、半導
体薄膜磁気抵抗素子６二つを取り出し電極端子の片側を
共通として接続し、差動型磁気抵抗素子を構成した場
合、中点変動が５Ｖ以下で２０ｍＶを越えてしまう。つ
まり、こうした極性差を極力小さくすることが、中点電
圧変動を小さくすることにもつながる。このような背景
のもと、図２に示す素子構成を見ると、左右の素子列の
折り返し部分８，９において、隣接する折り返し部分間
の電位配列が左右の折り返し部分８，９で異なることが
挙げられる。従って、取り出し電極端子４，５を基準と
して、任意の素子位置において、それと同じ電流の流れ
を持ったこれと対称な点が存在しない。従って、そうし
た電流経路における対称性を持たない場合には、特に、
電流経路の極性差により、特にＩｎＳｂ薄膜２〜Ｓｉ基
板１の界面伝導や、電極材料〜Ｓｉ基板１の界面伝導に
バラツキを生じやすくなる。一方、図１（ａ），（ｂ）
に示すほぼ１８０°回転対称性を有する素子構成をとる
ことにより、左右折り返し部分での電位配列は、取り出
し端子から見て対称であり、任意の素子位置において、
必ず、取り出し電極端子４，５を基準として、必ず電流
経路がほぼ対称な点が存在する。従って、極性を変えて
も、必ずほぼ等しい電流経路を通ることとなり、界面伝
導にバラツキを生じ難くなる。
【００２５】具体例としては、図２に示す素子構成の場
合、抵抗値の極性差が２％程度生じたのに対して、図１
（ａ），（ｂ）に示す素子構成では、最大でも約１％程
度に留まった。このように、素子自体の対称性は、その
抵抗値の極性差に大きく影響をもたらす。
合、抵抗値の極性差が２％程度生じたのに対して、図１
（ａ），（ｂ）に示す素子構成では、最大でも約１％程
度に留まった。このように、素子自体の対称性は、その
抵抗値の極性差に大きく影響をもたらす。
【００２６】（実施の形態２）
図４に第２の実施形態における半導体薄膜磁気抵抗素子
の上面図を示す。図４（ａ），（ｂ）は第１の実施形態
の場合と同様素子列の配置が異なるものの同じ効果をも
たらすものである。Ｓｉ基板１上にＩｎＳｂ薄膜２を形
成し、素子形状に加工した後、多数の短絡電極３をこの
上に形成し、さらに、二つの外部取り出し電極端子４，
５を形成したことにより、半導体薄膜磁気抵抗素子６を
得る。この半導体薄膜磁気抵抗素子６において、素子自
体が、回転中心７を基準として、ほぼ１８０°回転対称
である。この際、Ｓｉ基板１自体も、回転中心７を基準
としてほぼ１８０°回転対称である。この場合、素子列
の外枠部分１０の領域もほぼ同一のため、Ｓｉ基板１を
通しての電流経路もほぼ対称であり、第１の実施形態の
場合に比して、抵抗値の極性差は約０．８％程度で、さ
らに改善される。
の上面図を示す。図４（ａ），（ｂ）は第１の実施形態
の場合と同様素子列の配置が異なるものの同じ効果をも
たらすものである。Ｓｉ基板１上にＩｎＳｂ薄膜２を形
成し、素子形状に加工した後、多数の短絡電極３をこの
上に形成し、さらに、二つの外部取り出し電極端子４，
５を形成したことにより、半導体薄膜磁気抵抗素子６を
得る。この半導体薄膜磁気抵抗素子６において、素子自
体が、回転中心７を基準として、ほぼ１８０°回転対称
である。この際、Ｓｉ基板１自体も、回転中心７を基準
としてほぼ１８０°回転対称である。この場合、素子列
の外枠部分１０の領域もほぼ同一のため、Ｓｉ基板１を
通しての電流経路もほぼ対称であり、第１の実施形態の
場合に比して、抵抗値の極性差は約０．８％程度で、さ
らに改善される。
【００２７】（実施の形態３）
図５に第３の実施形態における半導体薄膜磁気抵抗素子
の断面図（：上面構成は図４と同様であり、従って、図
４のＡ−Ａ′断面図として示す）を示す。図５（ａ），
（ｂ）に示すように、磁気抵抗素子列部分１１は、Ｓｉ
基板１上にＩｎＳｂ薄膜２を形成し、その上に多数の短
絡電極３を形成した構成である。一方、取り出し電極部
分１２は、（ａ）の場合は、ＩｎＳｂ薄膜２上に取り出
し電極１３を形成した構成をとり、また、（ｂ）の場合
は、Ｓｉ基板１上に直接取り出し電極１４を形成した構
成をとっている。（ｂ）の場合、Ｓｉ基板１に電極１４
が直接接触しているが、（ａ）の場合でも、実際には電
極形成・加工工程において、サイドエッチングなどによ
り、箇所１５に示すように電極１３がＩｎＳｂ薄膜２よ
りも突き出してしまう現象（オーバーハング状態）が生
じ、これにより、この箇所１５が極端な場合、Ｓｉ基板
１に直接接触してしまったり、また、熱処理工程や、長
期高温動作時において、電極材料１３がＩｎＳｂ薄膜２
に拡散し、これが、Ｓｉ基板１との界面にまで進行する
こともある。これら（ａ），（ｂ）の状態を勘案する
と、取り出し電極材料においては、少なくとも、その下
層材料の仕事関数とＳｉ基板１の電子親和力の差により
生じる障壁高さが、素子列部分は、ＩｎＳｂ薄膜２がＳ
ｉ基板１の直上にあるためＩｎＳｂ薄膜２とＳｉ基板１
の間に生じる接合障壁高さとほぼ同等になるように下層
金属材料を選ぶ。また、言うまでもないことであるが、
この下層金属材料は、特に（ａ）の場合では、ＩｎＳｂ
薄膜２と良好なオーミックコンタクトを形成する材料で
あって、かつ、Ｓｉ，ＩｎＳｂ各々について付着強度も
強固なものを選ぶ必要がある。このような要求を満たす
下層金属材料としては、Ｃｒ，Ｎｉ，ＮｉＣｒがある。
これらを取り出し電極の下層材料として選び、実際に
（ａ），（ｂ）の場合について、抵抗値の極性差を調べ
ると、およそ０．６％程度で、Ｃｒの場合が最も良好な
結果となった。Ｃｒ，ＮｉＣｒ，Ｎｉの順に良い結果を
得た。
の断面図（：上面構成は図４と同様であり、従って、図
４のＡ−Ａ′断面図として示す）を示す。図５（ａ），
（ｂ）に示すように、磁気抵抗素子列部分１１は、Ｓｉ
基板１上にＩｎＳｂ薄膜２を形成し、その上に多数の短
絡電極３を形成した構成である。一方、取り出し電極部
分１２は、（ａ）の場合は、ＩｎＳｂ薄膜２上に取り出
し電極１３を形成した構成をとり、また、（ｂ）の場合
は、Ｓｉ基板１上に直接取り出し電極１４を形成した構
成をとっている。（ｂ）の場合、Ｓｉ基板１に電極１４
が直接接触しているが、（ａ）の場合でも、実際には電
極形成・加工工程において、サイドエッチングなどによ
り、箇所１５に示すように電極１３がＩｎＳｂ薄膜２よ
りも突き出してしまう現象（オーバーハング状態）が生
じ、これにより、この箇所１５が極端な場合、Ｓｉ基板
１に直接接触してしまったり、また、熱処理工程や、長
期高温動作時において、電極材料１３がＩｎＳｂ薄膜２
に拡散し、これが、Ｓｉ基板１との界面にまで進行する
こともある。これら（ａ），（ｂ）の状態を勘案する
と、取り出し電極材料においては、少なくとも、その下
層材料の仕事関数とＳｉ基板１の電子親和力の差により
生じる障壁高さが、素子列部分は、ＩｎＳｂ薄膜２がＳ
ｉ基板１の直上にあるためＩｎＳｂ薄膜２とＳｉ基板１
の間に生じる接合障壁高さとほぼ同等になるように下層
金属材料を選ぶ。また、言うまでもないことであるが、
この下層金属材料は、特に（ａ）の場合では、ＩｎＳｂ
薄膜２と良好なオーミックコンタクトを形成する材料で
あって、かつ、Ｓｉ，ＩｎＳｂ各々について付着強度も
強固なものを選ぶ必要がある。このような要求を満たす
下層金属材料としては、Ｃｒ，Ｎｉ，ＮｉＣｒがある。
これらを取り出し電極の下層材料として選び、実際に
（ａ），（ｂ）の場合について、抵抗値の極性差を調べ
ると、およそ０．６％程度で、Ｃｒの場合が最も良好な
結果となった。Ｃｒ，ＮｉＣｒ，Ｎｉの順に良い結果を
得た。
【００２８】（実施の形態４）
図６に第４の実施形態における半導体薄膜磁気抵抗素子
の断面図（この場合も図４と同様な上面構成で、図４の
Ａ−Ａ′断面図として示す）を示す。図６（ａ），
（ｂ）に示すように、少なくとも取り出し電極端子１６
の磁気抵抗素子列部分１７に対向する部分１８におい
て、必ずＳｉ基板１の直上にＩｎＳｂ薄膜２を有してお
り、その上に電極１９を形成した構成をとっている。こ
の部分１８においては、電極１９はオーバーハング状態
にならないよう、リフトオフ工法や、イオンエッチング
法などを用いて行う。（ａ）の場合には、部分１８を延
在した領域で電極１９が直接Ｓｉ基板１と接触した状態
であるが、（ｂ）のようにＩｎＳｂ薄膜２上に全面に電
極１９を形成した構成でも良い。この構成においては、
特に磁気抵抗素子列部分１７が必ずＳｉ基板１上にＩｎ
Ｓｂ薄膜２を有する構成をとっており、これと対向する
取り出し電極端子１６の部分１８でも必ずＳｉ基板１上
にＩｎＳｂ薄膜２を有する構成であり、この部分でＳｉ
基板を伝わる電気伝導は、必ずＩｎＳｂ薄膜とＳｉ基板
の界面を通ることとなり、これを合成した抵抗値には極
性差を生じ難くなる。この際の抵抗値の極性差を調べる
と、およそ０．４％程度で、特に、（ｂ）のように取り
出し電極部分１６全面にＩｎＳｂ薄膜２がＳｉ基板１の
直上に存在する構成の方が幾分良好な結果となった。
の断面図（この場合も図４と同様な上面構成で、図４の
Ａ−Ａ′断面図として示す）を示す。図６（ａ），
（ｂ）に示すように、少なくとも取り出し電極端子１６
の磁気抵抗素子列部分１７に対向する部分１８におい
て、必ずＳｉ基板１の直上にＩｎＳｂ薄膜２を有してお
り、その上に電極１９を形成した構成をとっている。こ
の部分１８においては、電極１９はオーバーハング状態
にならないよう、リフトオフ工法や、イオンエッチング
法などを用いて行う。（ａ）の場合には、部分１８を延
在した領域で電極１９が直接Ｓｉ基板１と接触した状態
であるが、（ｂ）のようにＩｎＳｂ薄膜２上に全面に電
極１９を形成した構成でも良い。この構成においては、
特に磁気抵抗素子列部分１７が必ずＳｉ基板１上にＩｎ
Ｓｂ薄膜２を有する構成をとっており、これと対向する
取り出し電極端子１６の部分１８でも必ずＳｉ基板１上
にＩｎＳｂ薄膜２を有する構成であり、この部分でＳｉ
基板を伝わる電気伝導は、必ずＩｎＳｂ薄膜とＳｉ基板
の界面を通ることとなり、これを合成した抵抗値には極
性差を生じ難くなる。この際の抵抗値の極性差を調べる
と、およそ０．４％程度で、特に、（ｂ）のように取り
出し電極部分１６全面にＩｎＳｂ薄膜２がＳｉ基板１の
直上に存在する構成の方が幾分良好な結果となった。
【００２９】（実施の形態５）
図７に第５の実施形態における半導体薄膜磁気抵抗素子
の断面図（この場合も図４と上面構成はほぼ同じであ
り、図４のＡ−Ａ′断面図として示す）を示す。同図に
示すように、少なくとも取り出し電極端子２０の磁気抵
抗素子列部分２１に対向する部分２２では、ＩｎＳｂ薄
膜２が幾分磁気抵抗素子列２１側にせり出した構成をと
る。この構成では、全くもって、取り出し端子側からの
Ｓｉ基板１を通しての磁気抵抗素子列２１への電流経路
は、必ず、ＩｎＳｂ薄膜２とＳｉ基板１の界面を通り、
また、磁気抵抗素子列２１側でもＩｎＳｂ薄膜２とＳｉ
基板１の界面を通るため、いずれの極性においても、界
面構成はほぼ同一と見なし得るため、抵抗値に極性を生
じ難くなる。この際の抵抗値の極性差を調べると、およ
そ０．３％程度で、十分なものであった。
の断面図（この場合も図４と上面構成はほぼ同じであ
り、図４のＡ−Ａ′断面図として示す）を示す。同図に
示すように、少なくとも取り出し電極端子２０の磁気抵
抗素子列部分２１に対向する部分２２では、ＩｎＳｂ薄
膜２が幾分磁気抵抗素子列２１側にせり出した構成をと
る。この構成では、全くもって、取り出し端子側からの
Ｓｉ基板１を通しての磁気抵抗素子列２１への電流経路
は、必ず、ＩｎＳｂ薄膜２とＳｉ基板１の界面を通り、
また、磁気抵抗素子列２１側でもＩｎＳｂ薄膜２とＳｉ
基板１の界面を通るため、いずれの極性においても、界
面構成はほぼ同一と見なし得るため、抵抗値に極性を生
じ難くなる。この際の抵抗値の極性差を調べると、およ
そ０．３％程度で、十分なものであった。
【００３０】（実施の形態６）
図８に第６の実施形態における半導体薄膜磁気抵抗素子
の断面図（この場合も図４と上面構成はほぼ同じであ
り、図４のＡ−Ａ′断面図として示す）を示す。同図に
示すように、少なくとも取り出し電極端子２３の磁気抵
抗素子列部分２４に対向する部分２５では、ＩｎＳｂ薄
膜２が幾分磁気抵抗素子列２４側にせり出した構成をと
ると共に、このせり出し部分を延在した部分２６におい
て、電極端子２３がＩｎＳｂ薄膜２を介さず、直接Ｓｉ
基板１上に形成された領域を有する構成をとる。この構
成は、抵抗値極性に対しては、第５の実施形態と同様な
効果を持つが、これに加えて、実装時、具体的には、ワ
イヤボンド実装をする際に素子部に加わる熱（３００〜
４００℃程度）により、ＩｎＳｂ薄膜２の上に電極層２
３を形成した領域で熱拡散によりＩｎＳｂ薄膜２と電極
材料２３が合金化し、大きな引張り応力が発生すること
により、剥離などを生じる恐れがあるため、これを回避
する目的で、電極材料２３が直接Ｓｉ基板１上に接触す
る領域２６において、実装するもので、この際、４５０
℃程度でボンディングしても、熱劣化は生じない。
の断面図（この場合も図４と上面構成はほぼ同じであ
り、図４のＡ−Ａ′断面図として示す）を示す。同図に
示すように、少なくとも取り出し電極端子２３の磁気抵
抗素子列部分２４に対向する部分２５では、ＩｎＳｂ薄
膜２が幾分磁気抵抗素子列２４側にせり出した構成をと
ると共に、このせり出し部分を延在した部分２６におい
て、電極端子２３がＩｎＳｂ薄膜２を介さず、直接Ｓｉ
基板１上に形成された領域を有する構成をとる。この構
成は、抵抗値極性に対しては、第５の実施形態と同様な
効果を持つが、これに加えて、実装時、具体的には、ワ
イヤボンド実装をする際に素子部に加わる熱（３００〜
４００℃程度）により、ＩｎＳｂ薄膜２の上に電極層２
３を形成した領域で熱拡散によりＩｎＳｂ薄膜２と電極
材料２３が合金化し、大きな引張り応力が発生すること
により、剥離などを生じる恐れがあるため、これを回避
する目的で、電極材料２３が直接Ｓｉ基板１上に接触す
る領域２６において、実装するもので、この際、４５０
℃程度でボンディングしても、熱劣化は生じない。
【００３１】（実施の形態７）
図９に第７の実施形態における半導体薄膜磁気抵抗素子
の断面図（ＩｎＳｂ薄膜２のせり出し部分２５およびＳ
ｉ基板１に直接形成された取り出し電極部分２６を有す
る点は、第６の実施形態の場合と何ら変わらない）を示
す。第６の実施形態に付加される内容としては、ポリイ
ミド、ＳｉＯ2，ＳｉＮ，ＳｉＯＮ等でなる保護膜２７
を形成し、取り出し電極２３において、ＩｎＳｂ薄膜２
を形成した領域２５に掛かることなく、また、直接Ｓｉ
基板１上に電極２３を形成した領域２６よりも小さい大
きさのメッキ孔２８を設け、これを介して、Ａｕ／Ｎｉ
などのメッキ処理を施し、メッキ電極２９を形成した構
成をとる。この構成において、抵抗値の極性差について
は、第５の実施形態と同様な効果を持つが、これに加え
て、特にＴＡＢやフリップチップ実装をする際、このメ
ッキ部分２９は、厚く、ここに熱が加わることで、下層
にＩｎＳｂ薄膜２を形成した場合に、ＩｎＳｂ薄膜２と
Ｓｉ基板１の界面で剥離が生じるなどの問題を防ぐこと
が可能となるなど、信頼性が向上する。
の断面図（ＩｎＳｂ薄膜２のせり出し部分２５およびＳ
ｉ基板１に直接形成された取り出し電極部分２６を有す
る点は、第６の実施形態の場合と何ら変わらない）を示
す。第６の実施形態に付加される内容としては、ポリイ
ミド、ＳｉＯ2，ＳｉＮ，ＳｉＯＮ等でなる保護膜２７
を形成し、取り出し電極２３において、ＩｎＳｂ薄膜２
を形成した領域２５に掛かることなく、また、直接Ｓｉ
基板１上に電極２３を形成した領域２６よりも小さい大
きさのメッキ孔２８を設け、これを介して、Ａｕ／Ｎｉ
などのメッキ処理を施し、メッキ電極２９を形成した構
成をとる。この構成において、抵抗値の極性差について
は、第５の実施形態と同様な効果を持つが、これに加え
て、特にＴＡＢやフリップチップ実装をする際、このメ
ッキ部分２９は、厚く、ここに熱が加わることで、下層
にＩｎＳｂ薄膜２を形成した場合に、ＩｎＳｂ薄膜２と
Ｓｉ基板１の界面で剥離が生じるなどの問題を防ぐこと
が可能となるなど、信頼性が向上する。
【００３２】（実施の形態８）
図１０に第８の実施形態の半導体薄膜磁気抵抗素子の素
子列部の部分上面図（素子の全体構成は、図４の場合と
同様である）を示す。この図１０で、Ｓｉ基板１上にＩ
ｎＳｂ薄膜２を形成し、これにフォトリソ・エッチング
処理を施し、素子パターン形成を行うと、ウエット加工
の場合、サイドエッチングが生じ、この後、短絡電極３
を形成し、加工した際、ＩｎＳｂ薄膜２のパターンより
も短絡電極の形成幅が広く、これにより、箇所３０のよ
うに、Ｓｉ基板１上に短絡電極３が直接接触する状態が
生じる。この状態において、隣接する素子列３１，３２
の間において、Ｓｉ基板を通して電流が流れる場合、そ
の界面の障壁が全て完全に同一であれば、抵抗値に極性
差を生じない。これを実現するためには、短絡電極の特
に下層材料の仕事関数とＳｉの電子親和力の差により生
じる障壁高さがＩｎＳｂ〜Ｓｉで生じる接合障壁高さに
等しい材料を選ぶ必要がある。ここで無論、短絡電極３
の材料とＩｎＳｂ薄膜２の間で良好なオーミックコンタ
クトをとる必要がある。具体的な下層材料としては、Ｃ
ｒ，ＮｉＣｒ，Ｎｉが挙げられる。この際の抵抗値の極
性差としては、およそ０．４％程度であった。参考のた
め、下層材料としてＴｉを用いた場合には、この極性差
が５％程度になるものも生じた。
子列部の部分上面図（素子の全体構成は、図４の場合と
同様である）を示す。この図１０で、Ｓｉ基板１上にＩ
ｎＳｂ薄膜２を形成し、これにフォトリソ・エッチング
処理を施し、素子パターン形成を行うと、ウエット加工
の場合、サイドエッチングが生じ、この後、短絡電極３
を形成し、加工した際、ＩｎＳｂ薄膜２のパターンより
も短絡電極の形成幅が広く、これにより、箇所３０のよ
うに、Ｓｉ基板１上に短絡電極３が直接接触する状態が
生じる。この状態において、隣接する素子列３１，３２
の間において、Ｓｉ基板を通して電流が流れる場合、そ
の界面の障壁が全て完全に同一であれば、抵抗値に極性
差を生じない。これを実現するためには、短絡電極の特
に下層材料の仕事関数とＳｉの電子親和力の差により生
じる障壁高さがＩｎＳｂ〜Ｓｉで生じる接合障壁高さに
等しい材料を選ぶ必要がある。ここで無論、短絡電極３
の材料とＩｎＳｂ薄膜２の間で良好なオーミックコンタ
クトをとる必要がある。具体的な下層材料としては、Ｃ
ｒ，ＮｉＣｒ，Ｎｉが挙げられる。この際の抵抗値の極
性差としては、およそ０．４％程度であった。参考のた
め、下層材料としてＴｉを用いた場合には、この極性差
が５％程度になるものも生じた。
【００３３】（実施の形態９）
図１１（ａ），（ｂ）に第９の実施形態の半導体薄膜磁
気抵抗素子の素子列の部分上面図（素子の全体構成は、
図４の場合と同様である）を示す。
気抵抗素子の素子列の部分上面図（素子の全体構成は、
図４の場合と同様である）を示す。
【００３４】図１１（ａ）では、Ｓｉ基板１上にＩｎＳ
ｂ薄膜２を形成し、この後、ＩｎＳｂ薄膜２に対してオ
ーミック性を有する短絡電極３を形成し、イオンエッチ
ング等の方法により、素子の幅方向の加工を施すと、ほ
ぼＩｎＳｂ薄膜２と短絡電極３の幅が面一なものが形成
できる。この後、単位素子に分割するための短絡電極３
の長さ方向の加工を施せば、磁気抵抗素子パターンとな
る。（ｂ）は、ＩｎＳｂ薄膜２のパターン幅よりも予め
短絡電極３のパターン幅を狭く設計することで容易に得
られる。上記いずれのパターンにおいても、素子列部で
は、Ｓｉ基板１上に直接短絡電極３が接することはな
い。こうした構成をとることにより、素子列部では、全
て、ＩｎＳｂ薄膜２がＳｉ基板１の直上に存在する構成
をとることとなり、抵抗値の極性差に影響を及ぼす界面
伝導は全てＩｎＳｂ〜Ｓｉ間となり、極性差は生じ難く
なる。この際、抵抗値の極性差は０．１％を切るものが
得られた。また、この構成の場合、ＩｎＳｂ薄膜２に対
して良好なオーミックコンタクトが得られる電極材料で
ありさえすれば良く、特にＳｉに対する影響を考慮する
必要はなく、電極材料の選択の幅が広がるといった利点
がある。
ｂ薄膜２を形成し、この後、ＩｎＳｂ薄膜２に対してオ
ーミック性を有する短絡電極３を形成し、イオンエッチ
ング等の方法により、素子の幅方向の加工を施すと、ほ
ぼＩｎＳｂ薄膜２と短絡電極３の幅が面一なものが形成
できる。この後、単位素子に分割するための短絡電極３
の長さ方向の加工を施せば、磁気抵抗素子パターンとな
る。（ｂ）は、ＩｎＳｂ薄膜２のパターン幅よりも予め
短絡電極３のパターン幅を狭く設計することで容易に得
られる。上記いずれのパターンにおいても、素子列部で
は、Ｓｉ基板１上に直接短絡電極３が接することはな
い。こうした構成をとることにより、素子列部では、全
て、ＩｎＳｂ薄膜２がＳｉ基板１の直上に存在する構成
をとることとなり、抵抗値の極性差に影響を及ぼす界面
伝導は全てＩｎＳｂ〜Ｓｉ間となり、極性差は生じ難く
なる。この際、抵抗値の極性差は０．１％を切るものが
得られた。また、この構成の場合、ＩｎＳｂ薄膜２に対
して良好なオーミックコンタクトが得られる電極材料で
ありさえすれば良く、特にＳｉに対する影響を考慮する
必要はなく、電極材料の選択の幅が広がるといった利点
がある。
【００３５】なお、これまで述べた実施形態の内容を複
合的に構成した素子構成としても、抵抗値の極性差を小
さくすることができることは、言うまでもない。
合的に構成した素子構成としても、抵抗値の極性差を小
さくすることができることは、言うまでもない。
【００３６】
【発明の効果】以上のように本発明によれば、優れた出
力感度特性と高温耐久性を有するＩｎＳｂエピタキシャ
ル成長薄膜をＳｉウエハ基板上に形成した構成を有する
半導体薄膜磁気抵抗素子において、Ｓｉ基板に若干導電
性があることおよび、構造の非対称性、また界面に不均
一があることによる接合もしくは接触障壁の不均一さに
伴い抵抗値に極性差が生じる点を、電極材料の最適化の
みで容易に低減させることができ、優れた磁気感度と高
温耐久性、さらに、二つの磁気抵抗素子を接続して用い
る差動型の半導体薄膜磁気抵抗素子においても良好な中
点電圧の温度特性を実現することができ、産業上の利用
価値は極めて高い。
力感度特性と高温耐久性を有するＩｎＳｂエピタキシャ
ル成長薄膜をＳｉウエハ基板上に形成した構成を有する
半導体薄膜磁気抵抗素子において、Ｓｉ基板に若干導電
性があることおよび、構造の非対称性、また界面に不均
一があることによる接合もしくは接触障壁の不均一さに
伴い抵抗値に極性差が生じる点を、電極材料の最適化の
みで容易に低減させることができ、優れた磁気感度と高
温耐久性、さらに、二つの磁気抵抗素子を接続して用い
る差動型の半導体薄膜磁気抵抗素子においても良好な中
点電圧の温度特性を実現することができ、産業上の利用
価値は極めて高い。
【図１】（ａ），（ｂ）本発明の第１の実施形態の半導
体薄膜磁気抵抗素子の上面図
体薄膜磁気抵抗素子の上面図
【図２】従来の対称性を伴わない半導体薄膜磁気抵抗素
子の上面図
子の上面図
【図３】本発明で用いるＳｉ基板の電気伝導性を説明す
るための図
るための図
【図４】（ａ），（ｂ）本発明の第２の実施形態の半導
体薄膜磁気抵抗素子の上面図
体薄膜磁気抵抗素子の上面図
【図５】（ａ），（ｂ）本発明の第３の実施形態の半導
体薄膜磁気抵抗素子の断面図
体薄膜磁気抵抗素子の断面図
【図６】（ａ），（ｂ）本発明の第４の実施形態の半導
体薄膜磁気抵抗素子の断面図
体薄膜磁気抵抗素子の断面図
【図７】本発明の第５の実施形態の半導体薄膜磁気抵抗
素子の断面図
素子の断面図
【図８】本発明の第６の実施形態の半導体薄膜磁気抵抗
素子の断面図
素子の断面図
【図９】本発明の第７の実施形態の半導体薄膜磁気抵抗
素子の断面図
素子の断面図
【図１０】本発明の第８の実施形態の半導体薄膜磁気抵
抗素子の部分上面図
抗素子の部分上面図
【図１１】本発明の第９の実施形態の半導体薄膜磁気抵
抗素子の部分上面図
抗素子の部分上面図
１ Ｓｉ基板
２ ＩｎＳｂ薄膜
３ 短絡電極
４，５ 取り出し電極端子
６ 半導体薄膜磁気抵抗素子
７ 回転中心
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 谷川 秀之
大阪府門真市大字門真1006番地 松下電
器産業株式会社内
(72)発明者 松浦 昭
大阪府門真市大字門真1006番地 松下電
器産業株式会社内
(72)発明者 大内 智
大阪府門真市大字門真1006番地 松下電
器産業株式会社内
(56)参考文献 特開 平７−169686（ＪＰ，Ａ)
特開 平５−283764（ＪＰ，Ａ)
特開 平６−164016（ＪＰ，Ａ)
特開 平７−263774（ＪＰ，Ａ)
特開 平２−272782（ＪＰ，Ａ)
特開 平８−78755（ＪＰ，Ａ)
特開 平６−125122（ＪＰ，Ａ)
特開 平２−241069（ＪＰ，Ａ)
特開 昭53−18991（ＪＰ，Ａ)
実開 平３−56（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 43/08
G01R 33/09
Claims (9)
- 【請求項１】 Ｓｉ基板上に多数の短絡電極を形成した
ＩｎＳｂ薄膜からなる磁気抵抗素子列を形成し、その磁
気抵抗素子列の両端に外部への取り出し電極端子部を有
するＩｎＳｂ薄膜磁気抵抗素子がその回転中心を基準と
してほぼ１８０°回転対称な構成を有することを特徴と
する半導体薄膜磁気抵抗素子。 - 【請求項２】 Ｓｉ基板上に多数の短絡電極を形成した
ＩｎＳｂ薄膜からなる磁気抵抗素子列を形成し、その磁
気抵抗素子列の両端に外部への取り出し電極端子部を有
するＩｎＳｂ薄膜磁気抵抗素子および前記Ｓｉ基板がそ
の回転中心を基準としてほぼ１８０°回転対称な構成を
有することを特徴とする半導体薄膜磁気抵抗素子。 - 【請求項３】 Ｓｉ基板上に多数の短絡電極を形成した
ＩｎＳｂ薄膜からなる磁気抵抗素子列を形成し、その磁
気抵抗素子列の両端に外部への取り出し電極端子部を有
するＩｎＳｂ薄膜磁気抵抗素子がその回転中心を基準と
してほぼ１８０°回転対称な構成を有するとともに、前
記取り出し電極端子部がその下層電極材料として、少な
くともＣｒ、Ｎｉ、ＮｉＣｒのうちいずれか一つを含む
金属材料でなることを特徴とする半導体薄膜磁気抵抗素
子。 - 【請求項４】 Ｓｉ基板上に多数の短絡電極を形成した
ＩｎＳｂ薄膜からなる磁気抵抗素子列を形成し、その磁
気抵抗素子列の両端に外部への取り出し電極端子部を有
するＩｎＳｂ薄膜磁気抵抗素子がその回転中心を基準と
してほぼ１８０°回転対称な構成を有するとともに、前
記取り出し電極端子部の少なくともＩｎＳｂ薄膜抵抗素
子列と対向する部分のＳｉ基板の直上にＩｎＳｂ薄膜を
有することを特徴とする半導体薄膜磁気抵抗素子。 - 【請求項５】 Ｓｉ基板上に多数の短絡電極を形成した
ＩｎＳｂ薄膜からなる磁気抵抗素子列を形成し、その磁
気抵抗素子列の両端に外部への取り出し電極端子部を有
するＩｎＳｂ薄膜磁気抵抗素子がその回転中心を基準と
してほぼ１８０°回転対称な構成を有すると共に、前記
取り出し電極端子部の少なくともＩｎＳｂ薄膜からなる
磁気抵抗素子列と対向する部分でＩｎＳｂ薄膜が前記取
り出し電極端子部よりもせり出した構成を有することを
特徴とする半導体薄膜磁気抵抗素子。 - 【請求項６】 Ｓｉ基板上に多数の短絡電極を形成した
ＩｎＳｂ薄膜からなる磁気抵抗素子列を形成し、その磁
気抵抗素子列の両端に外部への取り出し電極端子部を有
するＩｎＳｂ薄膜磁気抵抗素子がその回転中心を基準と
してほぼ１８０°回転対称な構成を有すると共に、前記
取り出し電極端子部の少なくともＩｎＳｂ薄膜からなる
磁気抵抗素子列と対向する部分でＩｎＳｂ薄膜が前記取
り出し電極端子部よりもせり出し、さらに、これより延
在する取り出し電極端子部が直接前記Ｓｉ基板と接する
領域を有することを特徴とする半導体薄膜磁気抵抗素
子。 - 【請求項７】 Ｓｉ基板上に多数の短絡電極を形成した
ＩｎＳｂ薄膜からなる磁気抵抗素子列を形成し、その磁
気抵抗素子列の両端に外部への取り出し電極端子部を有
するＩｎＳｂ薄膜磁気抵抗素子がその回転中心を基準と
してほぼ１８０°回転対称な構成を有すると共に、前記
取り出し電極端子部の少なくともＩｎＳｂ薄膜からなる
磁気抵抗素子列と対向する部分でＩｎＳｂ薄膜が前記取
り出し電極端子部よりもせり出し、さらに、これより延
在する取り出し電極端子部が直接前記Ｓｉ基板と接する
領域を有し、さらに前記取り出し電極端子部のＩｎＳｂ
薄膜を形成した領域に掛かることのない直接Ｓｉ基板と
接触する領域において当該領域の大きさより小さいメッ
キ孔を保護膜を貫通するように形成するとともに、この
メッキ孔内にメッキ電極を形成した構成を有することを
特徴とする半導体薄膜磁気抵抗素子。 - 【請求項８】 Ｓｉ基板上に多数の短絡電極を形成した
ＩｎＳｂ薄膜からなる磁気抵抗素子列を形成し、その磁
気抵抗素子列の両端に外部取り出し電極端子部を有する
ＩｎＳｂ薄膜磁気抵抗素子がその回転中心を基準として
ほぼ１８０°回転対称な構成を有し、前記短絡電極の端
部が前記Ｓｉ基板上に直接接触するとともに短絡電極の
形成幅をＩｎＳｂ薄膜のパターンよりも広くした半導体
薄膜磁気抵抗素子において、前記短絡電極の下層電極材
料を少なくともＣｒ、Ｎｉ、ＮｉＣｒのうちいずれか一
つを含む金属材料にて構成したことを特徴とする半導体
薄膜磁気抵抗素子。 - 【請求項９】 Ｓｉ基板上に多数の短絡電極を形成した
ＩｎＳｂ薄膜からなる 磁気抵抗素子列を形成し、その磁
気抵抗素子列の両端に外部取り出し電極端子部を有する
ＩｎＳｂ薄膜磁気抵抗素子がその回転中心を基準として
ほぼ１８０°回転対称な構成を有すると共に、少なくと
も前記短絡電極がＳｉ基板上に直接接触することなく、
その形成幅をＩｎＳｂ薄膜の形成幅と同等もしくはこれ
より狭くしたことを特徴とする半導体薄膜磁気抵抗素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30869595A JP3453967B2 (ja) | 1995-11-28 | 1995-11-28 | 半導体薄膜磁気抵抗素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30869595A JP3453967B2 (ja) | 1995-11-28 | 1995-11-28 | 半導体薄膜磁気抵抗素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09148650A JPH09148650A (ja) | 1997-06-06 |
| JP3453967B2 true JP3453967B2 (ja) | 2003-10-06 |
Family
ID=17984176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30869595A Expired - Fee Related JP3453967B2 (ja) | 1995-11-28 | 1995-11-28 | 半導体薄膜磁気抵抗素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3453967B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1813954A1 (en) * | 1998-08-07 | 2007-08-01 | Asahi Kasei Kabushiki Kaisha | Magnetic sensor and production method thereof |
-
1995
- 1995-11-28 JP JP30869595A patent/JP3453967B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09148650A (ja) | 1997-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6462531B1 (en) | Current detector having a hall-effect device | |
| US7872322B2 (en) | Magnetic field sensor with a hall element | |
| US4251795A (en) | Semiconductor magnetoresistive element having a differential effect | |
| US4937521A (en) | Current detecting device using ferromagnetic magnetoresistance element | |
| US20020186011A1 (en) | Magnetic sensor and manufacturing method therefor | |
| JP2655106B2 (ja) | 磁気抵抗センサ | |
| US4835510A (en) | Magnetoresistive element of ferromagnetic material and method of forming thereof | |
| KR100699965B1 (ko) | 자기 센서 및 그 제조 방법 | |
| JP3453967B2 (ja) | 半導体薄膜磁気抵抗素子 | |
| US5646051A (en) | Process for forming a magnetoresistive sensor for a reading head | |
| JP2022510249A (ja) | 異常ホール効果を利用する磁気センサ、ホールセンサおよびホールセンサの製造方法 | |
| US7199435B2 (en) | Semiconductor devices containing on-chip current sensor and methods for making such devices | |
| JP2003215171A (ja) | ホール素子を備えた電流検出装置 | |
| JP2903910B2 (ja) | 抵抗素子の抵抗調整方法 | |
| JP3588952B2 (ja) | 半導体薄膜磁気抵抗素子 | |
| JP2586434B2 (ja) | 磁気検出装置 | |
| JP3339237B2 (ja) | 磁電変換素子 | |
| JP2663460B2 (ja) | 磁気方位センサ | |
| JP3453968B2 (ja) | 差動型半導体薄膜磁気抵抗素子 | |
| JP2002176165A (ja) | 半導体磁気センサ | |
| JP2001119083A (ja) | 半導体磁気検出素子 | |
| JP2825046B2 (ja) | 特性測定用素子 | |
| JP2003188438A (ja) | 磁気抵抗素子 | |
| JP3085147B2 (ja) | 磁電変換素子 | |
| JP2873861B2 (ja) | 差動型磁気抵抗素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |