JP3453968B2 - 差動型半導体薄膜磁気抵抗素子 - Google Patents
差動型半導体薄膜磁気抵抗素子Info
- Publication number
- JP3453968B2 JP3453968B2 JP31776295A JP31776295A JP3453968B2 JP 3453968 B2 JP3453968 B2 JP 3453968B2 JP 31776295 A JP31776295 A JP 31776295A JP 31776295 A JP31776295 A JP 31776295A JP 3453968 B2 JP3453968 B2 JP 3453968B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- magnetoresistive element
- semiconductor thin
- film magnetoresistive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、回転、変位などの
検出に用いられる半導体薄膜磁気抵抗素子、特に同一Ｓ
ｉ基板上に直接形成された高電子移動度を有する半導体
薄膜上に多数の短絡電極を形成した二つの半導体薄膜磁
気抵抗素子列で構成される差動型半導体薄膜磁気抵抗素
子に関するものである。
検出に用いられる半導体薄膜磁気抵抗素子、特に同一Ｓ
ｉ基板上に直接形成された高電子移動度を有する半導体
薄膜上に多数の短絡電極を形成した二つの半導体薄膜磁
気抵抗素子列で構成される差動型半導体薄膜磁気抵抗素
子に関するものである。
【０００２】
【従来の技術】一般に、回転センサとしては、光学式、
磁気式を初め、種々の方式がある。この中で、特に汚
れ、塵埃など雰囲気の影響を受ける用途においては、そ
うした影響を比較的受けにくい磁気方式が最も有利であ
る。
磁気式を初め、種々の方式がある。この中で、特に汚
れ、塵埃など雰囲気の影響を受ける用途においては、そ
うした影響を比較的受けにくい磁気方式が最も有利であ
る。
【０００３】一方、この磁気方式においても、電磁ピッ
クアップ、ホール素子、磁気抵抗素子など、種々の方式
がある。
クアップ、ホール素子、磁気抵抗素子など、種々の方式
がある。
【０００４】近年、自動車の電子制御化に伴い、各種セ
ンサ素子が装着される中で、回転センサ、特にギヤセン
サとしてホール素子（ホールＩＣ）、強磁性薄膜磁気抵
抗素子、半導体磁気抵抗素子を用いた回転センサが零速
度検知の点から各所で検討されているが、自動車用回転
センサとして用いる際、素子の動作温度範囲が−４０〜
＋１５０℃を満足しなければならない。
ンサ素子が装着される中で、回転センサ、特にギヤセン
サとしてホール素子（ホールＩＣ）、強磁性薄膜磁気抵
抗素子、半導体磁気抵抗素子を用いた回転センサが零速
度検知の点から各所で検討されているが、自動車用回転
センサとして用いる際、素子の動作温度範囲が−４０〜
＋１５０℃を満足しなければならない。
【０００５】ところが、そうした温度耐久性を有するホ
ール素子、ホールＩＣ、強磁性薄膜磁気抵抗素子は、い
ずれも検知素子自体の検出出力が小さく、被検出体との
間に十分なエアギャップを確保することが難しく、ギヤ
センサとして使いにくいという問題があった。
ール素子、ホールＩＣ、強磁性薄膜磁気抵抗素子は、い
ずれも検知素子自体の検出出力が小さく、被検出体との
間に十分なエアギャップを確保することが難しく、ギヤ
センサとして使いにくいという問題があった。
【０００６】一方、半導体磁気抵抗素子は、元々検出出
力が大きく被検出体とのエアギャップを広く取れるた
め、最もギヤセンサとして適しているものと考えられる
が、現状で最も特性の優れた半導体磁気抵抗素子である
ＩｎＳｂ磁気抵抗素子では、その動作温度範囲は、−４
０〜＋１２０℃程度で、上記の自動車用回転センサとし
て必ずしも温度耐久性面で十分なものではなかった。
力が大きく被検出体とのエアギャップを広く取れるた
め、最もギヤセンサとして適しているものと考えられる
が、現状で最も特性の優れた半導体磁気抵抗素子である
ＩｎＳｂ磁気抵抗素子では、その動作温度範囲は、−４
０〜＋１２０℃程度で、上記の自動車用回転センサとし
て必ずしも温度耐久性面で十分なものではなかった。
【０００７】この現状多用されているＩｎＳｂ磁気抵抗
素子は、ＩｎＳｂバルク単結晶薄片化型のものが多い。
なぜなら、この素子の検出出力が、素体であるＩｎＳｂ
の電子移動度に比例するため、従って、その結晶性に大
きく影響されるためである。一方、この型の素子は、単
結晶ウエハを接着層を介して基板上に接着し、次いで無
歪み研磨にて十μｍ内外の厚みにまで研磨したものを用
いるため、結果的に接着層〜ＩｎＳｂ層間の膨張係数差
により、低温〜高温のヒートショックに弱いという欠点
を有していた。
素子は、ＩｎＳｂバルク単結晶薄片化型のものが多い。
なぜなら、この素子の検出出力が、素体であるＩｎＳｂ
の電子移動度に比例するため、従って、その結晶性に大
きく影響されるためである。一方、この型の素子は、単
結晶ウエハを接着層を介して基板上に接着し、次いで無
歪み研磨にて十μｍ内外の厚みにまで研磨したものを用
いるため、結果的に接着層〜ＩｎＳｂ層間の膨張係数差
により、低温〜高温のヒートショックに弱いという欠点
を有していた。
【０００８】これに対して、特開平５−１４７４２２号
公報などに述べられているようにＳｉウエハ基板上に直
接これを種基板としてヘテロエピタキシャル成長させた
ＩｎＳｂ薄膜を有する半導体薄膜磁気抵抗素子は上記温
度耐久性に優れると共に、単結晶型に比肩する感度を有
するという点で有用である。
公報などに述べられているようにＳｉウエハ基板上に直
接これを種基板としてヘテロエピタキシャル成長させた
ＩｎＳｂ薄膜を有する半導体薄膜磁気抵抗素子は上記温
度耐久性に優れると共に、単結晶型に比肩する感度を有
するという点で有用である。
【０００９】
【発明が解決しようとする課題】このように上記ＩｎＳ
ｂエピタキシャル成長薄膜をＳｉウエハ構成を用いるこ
とで優れた特性を有する半導体薄膜磁気抵抗素子を実現
することができるのであるが、ここで、一つの大きな課
題を有する。それは、Ｓｉウエハが半導体であり、基板
として絶縁性ではないことであり、これにより、具体的
には、実用的に用いる同一構造を有する左右の半導体薄
膜磁気抵抗素子列を中点を介して接続した差動型素子を
同一基板上に形成したものにおいて、二つの素子列間の
電気的なクロストーク（基板に電流が流れること）によ
り、中点電位の温度特性が必ずしも良好でないことであ
り、特に零速度検知に対して大きな課題を有していた。
ｂエピタキシャル成長薄膜をＳｉウエハ構成を用いるこ
とで優れた特性を有する半導体薄膜磁気抵抗素子を実現
することができるのであるが、ここで、一つの大きな課
題を有する。それは、Ｓｉウエハが半導体であり、基板
として絶縁性ではないことであり、これにより、具体的
には、実用的に用いる同一構造を有する左右の半導体薄
膜磁気抵抗素子列を中点を介して接続した差動型素子を
同一基板上に形成したものにおいて、二つの素子列間の
電気的なクロストーク（基板に電流が流れること）によ
り、中点電位の温度特性が必ずしも良好でないことであ
り、特に零速度検知に対して大きな課題を有していた。
【００１０】本発明は、こうした優れた出力感度特性と
高温耐久性を有するＩｎＳｂエピタキシャル成長薄膜を
Ｓｉウエハ基板上に直接形成した構成を有する差動型半
導体薄膜磁気抵抗素子において、左右の磁気抵抗素子列
間の電気的クロストークを低減し、良好な中点電圧の温
度特性を実現する差動型半導体薄膜磁気抵抗素子を提供
することを主たる目的とする。
高温耐久性を有するＩｎＳｂエピタキシャル成長薄膜を
Ｓｉウエハ基板上に直接形成した構成を有する差動型半
導体薄膜磁気抵抗素子において、左右の磁気抵抗素子列
間の電気的クロストークを低減し、良好な中点電圧の温
度特性を実現する差動型半導体薄膜磁気抵抗素子を提供
することを主たる目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明の差動型半導体薄膜磁気抵抗素子は、同一Ｓ
ｉ基板上に直接エピタキシャル成長させた高電子移動度
を有する半導体薄膜、具体的には、ＩｎＳｂ薄膜上に多
数の短絡電極を形成した二つの半導体薄膜磁気抵抗素子
列で構成される差動型半導体薄膜磁気抵抗素子におい
て、当該Ｓｉ基板について次のものを用いることを特徴
とするものである。
に、本発明の差動型半導体薄膜磁気抵抗素子は、同一Ｓ
ｉ基板上に直接エピタキシャル成長させた高電子移動度
を有する半導体薄膜、具体的には、ＩｎＳｂ薄膜上に多
数の短絡電極を形成した二つの半導体薄膜磁気抵抗素子
列で構成される差動型半導体薄膜磁気抵抗素子におい
て、当該Ｓｉ基板について次のものを用いることを特徴
とするものである。
【００１２】（１）該Ｓｉ基板の比抵抗が１ｋΩ・ｃｍ
以上であり、且つ厚さが１００μｍ以下のものを用い
る。
以上であり、且つ厚さが１００μｍ以下のものを用い
る。
【００１３】（２）該Ｓｉ基板が、その基板内部に埋め
込まれた基板面に平行なＳｉ酸化物層を有するものを用
いる。
込まれた基板面に平行なＳｉ酸化物層を有するものを用
いる。
【００１４】（３）該Ｓｉ基板が、その基板内部に基板
面に平行な上層と下層とのＰＮ接合部を有し、前記上層
にしか電流が流れないものを用いる。
面に平行な上層と下層とのＰＮ接合部を有し、前記上層
にしか電流が流れないものを用いる。
【００１５】（４）該Ｓｉ基板が、その基板内部に基板
面と平行にＰＮ接合部を有すると共に、半導体薄膜が直
接接するＳｉ基板部の伝導型と異なる極性の埋め込み層
を該二つの半導体薄膜磁気抵抗素子列間を分離するよう
に基板面と垂直方向に形成されたものを用いる。
面と平行にＰＮ接合部を有すると共に、半導体薄膜が直
接接するＳｉ基板部の伝導型と異なる極性の埋め込み層
を該二つの半導体薄膜磁気抵抗素子列間を分離するよう
に基板面と垂直方向に形成されたものを用いる。
【００１６】（５）該Ｓｉ基板が該二つの半導体薄膜磁
気抵抗素子列間を分離するように基板の厚み方向に形成
された溝を有するものを用いる。
気抵抗素子列間を分離するように基板の厚み方向に形成
された溝を有するものを用いる。
【００１７】（６）同一Ｓｉ基板の上に直接ＩｎＳｂ薄
膜をエピタキシャル成長させ、前記 ＩｎＳｂ薄膜上に多
数の短絡電極を形成した二つの半導体薄膜磁気抵抗素子
列を形成した後、当該二つの半導体薄膜磁気抵抗素子列
の間を分割し隙間を隔てて、両者を外部端子で接続した
ものを用いる。
膜をエピタキシャル成長させ、前記 ＩｎＳｂ薄膜上に多
数の短絡電極を形成した二つの半導体薄膜磁気抵抗素子
列を形成した後、当該二つの半導体薄膜磁気抵抗素子列
の間を分割し隙間を隔てて、両者を外部端子で接続した
ものを用いる。
【００１８】
【発明の実施の形態】本発明の請求項１に記載の発明
は、同一Ｓｉ基板の上に直接形成されたＩｎＳｂ薄膜上
に多数の短絡電極を形成した二つの半導体薄膜磁気抵抗
素子列で構成される差動型半導体薄膜磁気抵抗素子であ
って、当該Ｓｉ基板の比抵抗が１ｋΩ・ｃｍ以上であ
り、且つ厚さが１００μｍ以下であることを特徴とする
差動型半導体薄膜磁気抵抗素子である。
は、同一Ｓｉ基板の上に直接形成されたＩｎＳｂ薄膜上
に多数の短絡電極を形成した二つの半導体薄膜磁気抵抗
素子列で構成される差動型半導体薄膜磁気抵抗素子であ
って、当該Ｓｉ基板の比抵抗が１ｋΩ・ｃｍ以上であ
り、且つ厚さが１００μｍ以下であることを特徴とする
差動型半導体薄膜磁気抵抗素子である。
【００１９】本発明の請求項２に記載の発明は、当該Ｓ
ｉ基板が、基板内部に埋め込まれた基板面に平行なＳｉ
酸化物層を有することを特徴とする請求項１記載の差動
型半導体薄膜磁気抵抗素子である。
ｉ基板が、基板内部に埋め込まれた基板面に平行なＳｉ
酸化物層を有することを特徴とする請求項１記載の差動
型半導体薄膜磁気抵抗素子である。
【００２０】本発明の請求項３に記載の発明は、当該Ｓ
ｉ基板がその基板内部に基板面に平行な上層と下層との
ＰＮ接合部を有し、前記上層にしか電流が流れないこと
を特徴とする請求項１記載の差動型半導体薄膜磁気抵抗
素子である。
ｉ基板がその基板内部に基板面に平行な上層と下層との
ＰＮ接合部を有し、前記上層にしか電流が流れないこと
を特徴とする請求項１記載の差動型半導体薄膜磁気抵抗
素子である。
【００２１】本発明の請求項４に記載の発明は、同一Ｓ
ｉ基板の上に直接形成されたＩｎＳｂ薄膜上に多数の短
絡電極を形成した二つの半導体薄膜磁気抵抗素子列で構
成される差動型半導体薄膜磁気抵抗素子であって、当該
Ｓｉ基板がその基板内部に基板面と平行にＰＮ接合部を
有すると共に、当該半導体薄膜が直接接するＳｉ基板部
の伝導型と異なる極性の埋め込み層を前記二つの半導体
薄膜磁気抵抗素子列間を分離するように基板面と垂直方
向に形成したことを特徴とする差動型半導体薄膜磁気抵
抗素子である。
ｉ基板の上に直接形成されたＩｎＳｂ薄膜上に多数の短
絡電極を形成した二つの半導体薄膜磁気抵抗素子列で構
成される差動型半導体薄膜磁気抵抗素子であって、当該
Ｓｉ基板がその基板内部に基板面と平行にＰＮ接合部を
有すると共に、当該半導体薄膜が直接接するＳｉ基板部
の伝導型と異なる極性の埋め込み層を前記二つの半導体
薄膜磁気抵抗素子列間を分離するように基板面と垂直方
向に形成したことを特徴とする差動型半導体薄膜磁気抵
抗素子である。
【００２２】本発明の請求項５に記載の発明は、同一Ｓ
ｉ基板の上に直接形成されたＩｎＳｂ薄膜上に多数の短
絡電極を形成した二つの半導体薄膜磁気抵抗素子列で構
成される差動型半導体薄膜磁気抵抗素子であって、当該
Ｓｉ基板が該二つの半導体薄膜磁気抵抗素子列間を分離
するように基板の厚み方向に形成された溝を有すること
を特徴とする差動型半導体薄膜磁気抵抗素子である。
ｉ基板の上に直接形成されたＩｎＳｂ薄膜上に多数の短
絡電極を形成した二つの半導体薄膜磁気抵抗素子列で構
成される差動型半導体薄膜磁気抵抗素子であって、当該
Ｓｉ基板が該二つの半導体薄膜磁気抵抗素子列間を分離
するように基板の厚み方向に形成された溝を有すること
を特徴とする差動型半導体薄膜磁気抵抗素子である。
【００２３】本発明の請求項６に記載の発明は、同一Ｓ
ｉ基板の上に直接ＩｎＳｂ薄膜をエピタキシャル成長さ
せ、前記ＩｎＳｂ薄膜上に多数の短絡電極を形成した二
つの半導体薄膜磁気抵抗素子列を形成した後、当該二つ
の半導体薄膜磁気抵抗素子列の間を分割し隙間を隔て
て、両者を外部端子で接続した差動型半導体薄膜磁気抵
抗素子である。
ｉ基板の上に直接ＩｎＳｂ薄膜をエピタキシャル成長さ
せ、前記ＩｎＳｂ薄膜上に多数の短絡電極を形成した二
つの半導体薄膜磁気抵抗素子列を形成した後、当該二つ
の半導体薄膜磁気抵抗素子列の間を分割し隙間を隔て
て、両者を外部端子で接続した差動型半導体薄膜磁気抵
抗素子である。
【００２４】請求項１，２，５に記載の発明のいずれに
おいても、寄生するＳｉ基板のシート抵抗を等価的に大
きくすることができ、これにより、基板に流れる電流を
抑えることができる。また、請求項３，４に記載の発明
では、接合の逆バイアス効果によって、左右の半導体薄
膜磁気抵抗素子列の間に流れる電流を抑えることができ
る。更に、請求項６に記載の発明では、左右の半導体薄
膜磁気抵抗素子列の間に全く基板を通して電流が流れる
ことはない。
おいても、寄生するＳｉ基板のシート抵抗を等価的に大
きくすることができ、これにより、基板に流れる電流を
抑えることができる。また、請求項３，４に記載の発明
では、接合の逆バイアス効果によって、左右の半導体薄
膜磁気抵抗素子列の間に流れる電流を抑えることができ
る。更に、請求項６に記載の発明では、左右の半導体薄
膜磁気抵抗素子列の間に全く基板を通して電流が流れる
ことはない。
【００２５】これら、いずれにおいても、Ｓｉ基板に存
在する寄生抵抗、言い換えれば、導電性を抑え、これに
より、左右の半導体薄膜磁気抵抗素子列間に流れる電流
を抑えることができ、従って、電気的なクロストークを
低減し、良好な中点電圧の温度特性を有し、優れた出力
感度特性と高温耐久性を有する差動型半導体薄膜磁気抵
抗素子を実現することができる。
在する寄生抵抗、言い換えれば、導電性を抑え、これに
より、左右の半導体薄膜磁気抵抗素子列間に流れる電流
を抑えることができ、従って、電気的なクロストークを
低減し、良好な中点電圧の温度特性を有し、優れた出力
感度特性と高温耐久性を有する差動型半導体薄膜磁気抵
抗素子を実現することができる。
【００２６】（実施の形態１）
図１は、本発明の第１の実施形態の差動型半導体薄膜磁
気抵抗素子の斜視図を示す。
気抵抗素子の斜視図を示す。
【００２７】同図は、同一単結晶Ｓｉ基板１の上に直接
形成された高電子移動度を有する半導体薄膜、具体的に
は、ＩｎＳｂ薄膜２の上に多数の短絡電極３を形成した
二つの半導体薄膜磁気抵抗素子列４，５で構成される差
動型半導体薄膜磁気抵抗素子６を示す。この素子の基本
的構成としては、取り出し電極７〜１０において、取り
出し電極７，１０が入力電圧端子であり、７がグランド
端子、１０がＶin端子である。取り出し電極８，９は共
通中点端子であり、外部で共通接続し、出力端子（中点
端子）とする。ここでは、この際の出力端子（中点端
子）の挙動、即ち、中点電圧の温度特性を考慮の対象と
している。
形成された高電子移動度を有する半導体薄膜、具体的に
は、ＩｎＳｂ薄膜２の上に多数の短絡電極３を形成した
二つの半導体薄膜磁気抵抗素子列４，５で構成される差
動型半導体薄膜磁気抵抗素子６を示す。この素子の基本
的構成としては、取り出し電極７〜１０において、取り
出し電極７，１０が入力電圧端子であり、７がグランド
端子、１０がＶin端子である。取り出し電極８，９は共
通中点端子であり、外部で共通接続し、出力端子（中点
端子）とする。ここでは、この際の出力端子（中点端
子）の挙動、即ち、中点電圧の温度特性を考慮の対象と
している。
【００２８】上述した構成において、Ｓｉ基板１の比抵
抗を１００Ω・ｃｍ、基板厚を５００μｍとした際、室
温において、シート抵抗として見積もると、２ｋΩ／□
程度である。一方、ＩｎＳｂ薄膜２については、Ｓｉ基
板１上に高配向でエピタキシャル成長した良好な結晶性
を有するものを用いると、室温での比抵抗は約６ｍΩ・
ｃｍ、膜厚は磁気特性に影響を与える電子移動度が飽和
する３μｍは必要であり、その程度とすると、そのシー
ト抵抗は、２０Ω／□程度である。従って、室温におけ
るＳｉ基板１とＩｎＳｂ薄膜２のシート抵抗の比は、１
００倍程度である。図２にＳｉ基板１のシート抵抗と、
ＩｎＳｂ薄膜２のそれの温度依存性を示すが、同図で明
らかなように、ＩｎＳｂ薄膜とＳｉ基板のシート抵抗の
温度依存性は、異なった傾向を示し、−２０℃におい
て、最も、シート抵抗の比が接近し、上記の例の場合で
は、５０倍程度にまで接近する。この程度になってくる
と、ＩｎＳｂ薄膜磁気抵抗素子の抵抗値に対して、Ｓｉ
基板の寄生抵抗が無視できなくなる。これにより、半導
体薄膜磁気抵抗素子列４，５の間でクロストークが生
じ、結果的に、図３に示すように中点電圧の温度特性が
−２０℃付近で大きくずれる現象を招く。
抗を１００Ω・ｃｍ、基板厚を５００μｍとした際、室
温において、シート抵抗として見積もると、２ｋΩ／□
程度である。一方、ＩｎＳｂ薄膜２については、Ｓｉ基
板１上に高配向でエピタキシャル成長した良好な結晶性
を有するものを用いると、室温での比抵抗は約６ｍΩ・
ｃｍ、膜厚は磁気特性に影響を与える電子移動度が飽和
する３μｍは必要であり、その程度とすると、そのシー
ト抵抗は、２０Ω／□程度である。従って、室温におけ
るＳｉ基板１とＩｎＳｂ薄膜２のシート抵抗の比は、１
００倍程度である。図２にＳｉ基板１のシート抵抗と、
ＩｎＳｂ薄膜２のそれの温度依存性を示すが、同図で明
らかなように、ＩｎＳｂ薄膜とＳｉ基板のシート抵抗の
温度依存性は、異なった傾向を示し、−２０℃におい
て、最も、シート抵抗の比が接近し、上記の例の場合で
は、５０倍程度にまで接近する。この程度になってくる
と、ＩｎＳｂ薄膜磁気抵抗素子の抵抗値に対して、Ｓｉ
基板の寄生抵抗が無視できなくなる。これにより、半導
体薄膜磁気抵抗素子列４，５の間でクロストークが生
じ、結果的に、図３に示すように中点電圧の温度特性が
−２０℃付近で大きくずれる現象を招く。
【００２９】これに対して、Ｓｉ基板１の比抵抗を１ｋ
Ω・ｃｍ以上とし、さらにその厚さを１００μｍ以下に
することで、室温におけるＳｉ基板１のシート抵抗は１
００ｋΩ／□以上となる。この場合、ＩｎＳｂ薄膜２と
の比は、室温で５０００倍以上とれ、−２０℃付近で
も、２５００倍程度で、クロストークを回避するに十分
なシート抵抗比と言える。この様子を前述した図３に示
している。−２０℃におけるずれが、小さく収まってい
る。同図で明らかなように、Ｓｉ基板の比抵抗が大きい
程、厚さが薄い程、この現象は、小さくなる。実用上、
この中点電圧の温度変動は、出力電圧の１割以下である
ことが、この半導体薄膜磁気抵抗素子を回路駆動する
際、回路処理の簡略化の点で望まれる。このため、例え
ば、５Ｖ電圧印加時、出力電圧が実用的には、２００ｍ
ＶP-P程度とれるが、この際、２０ｍＶ以下の中点電圧
の温度変動に納めることが必要であり、図３より、本実
施形態のＳｉ基板、即ち比抵抗１ｋΩ・ｃｍ以上、厚さ
１００μｍ以下のものを用いることで、中点電圧の温度
変動を小さくすることができる。尚、この際、Ｓｉ基板
１の伝導型は不問である。
Ω・ｃｍ以上とし、さらにその厚さを１００μｍ以下に
することで、室温におけるＳｉ基板１のシート抵抗は１
００ｋΩ／□以上となる。この場合、ＩｎＳｂ薄膜２と
の比は、室温で５０００倍以上とれ、−２０℃付近で
も、２５００倍程度で、クロストークを回避するに十分
なシート抵抗比と言える。この様子を前述した図３に示
している。−２０℃におけるずれが、小さく収まってい
る。同図で明らかなように、Ｓｉ基板の比抵抗が大きい
程、厚さが薄い程、この現象は、小さくなる。実用上、
この中点電圧の温度変動は、出力電圧の１割以下である
ことが、この半導体薄膜磁気抵抗素子を回路駆動する
際、回路処理の簡略化の点で望まれる。このため、例え
ば、５Ｖ電圧印加時、出力電圧が実用的には、２００ｍ
ＶP-P程度とれるが、この際、２０ｍＶ以下の中点電圧
の温度変動に納めることが必要であり、図３より、本実
施形態のＳｉ基板、即ち比抵抗１ｋΩ・ｃｍ以上、厚さ
１００μｍ以下のものを用いることで、中点電圧の温度
変動を小さくすることができる。尚、この際、Ｓｉ基板
１の伝導型は不問である。
【００３０】（実施の形態２）
図４は、本発明の第２の実施形態の差動型半導体薄膜磁
気抵抗素子の斜視図を示す。
気抵抗素子の斜視図を示す。
【００３１】差動型半導体薄膜磁気抵抗素子６自体の構
成は、実施の形態１の場合と同一であるため、ここで
は、Ｓｉ基板１の構成のみに言及するものとする。同図
に示すようにＳｉ基板１は、基板面１１に平行にＳｉ基
板内に埋め込まれた酸化物層１２を有する。この酸化物
層１２についてはよく知られているように、Ｓｉ基板へ
の酸素の高濃度ドーピング技術等によって形成される。
Ｓｉ基板表面１３から、数μｍ程度の部分に酸化物層１
２を形成するため、例えば、元々のＳｉ基板１の比抵抗
を実施の形態１と同様に１ｋΩ・ｃｍ以上とすれば、室
温におけるシート抵抗は少なくとも１０6〜１０7Ω／□
はあり、ＩｎＳｂ薄膜２の比抵抗との比は４桁〜５桁あ
り、ほぼ完全に、中点電圧の温度変動ばらつきを回避で
きる。この構成の場合は、Ｓｉ基板１の元々の比抵抗が
１００Ω・ｃｍ程度であっても、中点電圧の温度変動ば
らつきを抑えるに十分である。さらに、上記酸化物層１
２は可能な限りＳｉ基板表面１３から浅い所に設けられ
た方が好ましく、またＳｉ基板１の比抵抗も大きい程好
ましい。酸化物層１２を浅い位置に設けられる程、Ｓｉ
基板１の比抵抗は小さくしても良い。尚、この場合もＳ
ｉ基板１の伝導型は不問である。
成は、実施の形態１の場合と同一であるため、ここで
は、Ｓｉ基板１の構成のみに言及するものとする。同図
に示すようにＳｉ基板１は、基板面１１に平行にＳｉ基
板内に埋め込まれた酸化物層１２を有する。この酸化物
層１２についてはよく知られているように、Ｓｉ基板へ
の酸素の高濃度ドーピング技術等によって形成される。
Ｓｉ基板表面１３から、数μｍ程度の部分に酸化物層１
２を形成するため、例えば、元々のＳｉ基板１の比抵抗
を実施の形態１と同様に１ｋΩ・ｃｍ以上とすれば、室
温におけるシート抵抗は少なくとも１０6〜１０7Ω／□
はあり、ＩｎＳｂ薄膜２の比抵抗との比は４桁〜５桁あ
り、ほぼ完全に、中点電圧の温度変動ばらつきを回避で
きる。この構成の場合は、Ｓｉ基板１の元々の比抵抗が
１００Ω・ｃｍ程度であっても、中点電圧の温度変動ば
らつきを抑えるに十分である。さらに、上記酸化物層１
２は可能な限りＳｉ基板表面１３から浅い所に設けられ
た方が好ましく、またＳｉ基板１の比抵抗も大きい程好
ましい。酸化物層１２を浅い位置に設けられる程、Ｓｉ
基板１の比抵抗は小さくしても良い。尚、この場合もＳ
ｉ基板１の伝導型は不問である。
【００３２】（実施の形態３）
図５は、本発明の第３の実施形態の差動型薄膜磁気抵抗
素子の斜視図を示す。
素子の斜視図を示す。
【００３３】ここでは、上記と同様、Ｓｉ基板１の構成
のみに言及するものとする。同図に示すように、Ｓｉ基
板１は、基板面に平行な上層１４がＰ型、下層１５がＮ
型のＰＮ接合部１６を基板内に有する。上層１４がＮ
型、下層１５がＰ型であっても良い。更に、上層１４
は、この領域から、下層１５にキャリアがトンネル伝導
を起こさない範囲において、できるだけ薄い方が好まし
い。
のみに言及するものとする。同図に示すように、Ｓｉ基
板１は、基板面に平行な上層１４がＰ型、下層１５がＮ
型のＰＮ接合部１６を基板内に有する。上層１４がＮ
型、下層１５がＰ型であっても良い。更に、上層１４
は、この領域から、下層１５にキャリアがトンネル伝導
を起こさない範囲において、できるだけ薄い方が好まし
い。
【００３４】このＳｉ基板１の構成を有する差動型半導
体薄膜磁気抵抗素子６を用いると、例えば、電子がＳｉ
基板面を流れる場合、上層１４がＰ型、下層１５がＮ型
の場合、上層１４のＰ型領域を電子が流れ、ＰＮ接合部
１６を通し下層１５のＮ型領域に流れ込むことは順方向
特性であるため容易であるが、この後、下層１５のＮ型
領域から、ＰＮ接合部１６を通し上層１４のＰ型領域に
流れ込むことは、逆方向特性のため困難であり、結果的
に、電流は、上層１４にしか流れないこととなる。上層
１４がＮ型、下層１５がＰ型の場合でも、ＰＮ接合部１
６での電流の流れは、基本的に必ず、逆接合の部分を通
ることとなり、結果的に、上層１４にしか電流は流れな
い。従って、ＩｎＳｂ薄膜２が接するＳｉ基板１の上層
１４のシート抵抗が問題となる。この上層１４のシート
抵抗とＩｎＳｂ薄膜２のシート抵抗の比が実施形態１と
同様、室温で５０００倍以上となり、実用上十分な中点
電圧の温度特性となる。
体薄膜磁気抵抗素子６を用いると、例えば、電子がＳｉ
基板面を流れる場合、上層１４がＰ型、下層１５がＮ型
の場合、上層１４のＰ型領域を電子が流れ、ＰＮ接合部
１６を通し下層１５のＮ型領域に流れ込むことは順方向
特性であるため容易であるが、この後、下層１５のＮ型
領域から、ＰＮ接合部１６を通し上層１４のＰ型領域に
流れ込むことは、逆方向特性のため困難であり、結果的
に、電流は、上層１４にしか流れないこととなる。上層
１４がＮ型、下層１５がＰ型の場合でも、ＰＮ接合部１
６での電流の流れは、基本的に必ず、逆接合の部分を通
ることとなり、結果的に、上層１４にしか電流は流れな
い。従って、ＩｎＳｂ薄膜２が接するＳｉ基板１の上層
１４のシート抵抗が問題となる。この上層１４のシート
抵抗とＩｎＳｂ薄膜２のシート抵抗の比が実施形態１と
同様、室温で５０００倍以上となり、実用上十分な中点
電圧の温度特性となる。
【００３５】（実施の形態４）
図６は、本発明の第４の実施形態の差動型半導体薄膜磁
気抵抗素子の斜視図を示す。
気抵抗素子の斜視図を示す。
【００３６】同図に示すように、Ｓｉ基板１は、その基
板内部に基板面と平行な上層１７がＰ型、下層１８がＮ
型のＰＮ接合部１９を有する。上層１７がＮ型、下層１
８がＰ型であっても良い。更に、二つの半導体薄膜磁気
抵抗素子列４，５で構成される差動型半導体薄膜磁気抵
抗素子６が直接接触するＳｉ基板１の上層１７の伝導型
と異なる伝導型、即ち本実施形態では、上層１７がＰ型
であるため、Ｎ型の埋め込み層２０を該二つの半導体薄
膜磁気抵抗素子列４，５間を分離するように基板面と垂
直な方向に形成している。上層１７がＮ型の場合には、
埋め込み層２０がＰ型となる。この際、埋め込み層２０
は、下層１８に貫通している方が好ましく、上層１７
は、この領域からキャリアがトンネル伝導を起こさない
範囲で、できるだけ薄い方が好ましい。
板内部に基板面と平行な上層１７がＰ型、下層１８がＮ
型のＰＮ接合部１９を有する。上層１７がＮ型、下層１
８がＰ型であっても良い。更に、二つの半導体薄膜磁気
抵抗素子列４，５で構成される差動型半導体薄膜磁気抵
抗素子６が直接接触するＳｉ基板１の上層１７の伝導型
と異なる伝導型、即ち本実施形態では、上層１７がＰ型
であるため、Ｎ型の埋め込み層２０を該二つの半導体薄
膜磁気抵抗素子列４，５間を分離するように基板面と垂
直な方向に形成している。上層１７がＮ型の場合には、
埋め込み層２０がＰ型となる。この際、埋め込み層２０
は、下層１８に貫通している方が好ましく、上層１７
は、この領域からキャリアがトンネル伝導を起こさない
範囲で、できるだけ薄い方が好ましい。
【００３７】このＳｉ基板１の構成を有する差動型半導
体薄膜磁気抵抗素子６を用いると、半導体薄膜磁気抵抗
素子列４から５へのキャリアの流れに対して、埋め込み
層２０及びＰＮ接合部１９により、必ず、逆接合状態が
生じ、キャリアの流れを遮断する。従って、半導体薄膜
磁気抵抗素子列４，５間に電流は流れず、これにより、
良好な中点電圧の温度特性を得ることができる。
体薄膜磁気抵抗素子６を用いると、半導体薄膜磁気抵抗
素子列４から５へのキャリアの流れに対して、埋め込み
層２０及びＰＮ接合部１９により、必ず、逆接合状態が
生じ、キャリアの流れを遮断する。従って、半導体薄膜
磁気抵抗素子列４，５間に電流は流れず、これにより、
良好な中点電圧の温度特性を得ることができる。
【００３８】（実施の形態５）
図７は、本発明の第５の実施形態の差動型半導体薄膜磁
気抵抗素子の斜視図を示す。
気抵抗素子の斜視図を示す。
【００３９】同図に示すように、Ｓｉ基板１の、半導体
薄膜磁気抵抗素子列４，５部分をレジストマスクで覆
い、例えば、イオン注入法を用いて、酸素もしくは、窒
素をドーピングし、半導体薄膜磁気抵抗素子列４，５を
形成していない領域２１を酸化もしくは窒化して、高抵
抗化する。半導体薄膜磁気抵抗素子列４，５形成前の生
のＳｉ基板の半導体薄膜磁気抵抗素子列４，５を形成し
ない領域にイオン注入法などを用いて、酸素もしくは、
窒素をドーピングしても良い。この際、この酸化もしく
は窒化した領域２１は、基板深くまで酸化もしくは窒化
された方が好ましい。更に、元々のＳｉ基板１の比抵抗
ができるだけ高いもの、基板厚ができるだけ薄いものを
用いる。このようなＳｉ基板１を用いると、電流の流れ
る基板領域２２が狭くなり、結果的に半導体薄膜磁気抵
抗素子列４，５間に電流が流れにくくなり、クロストー
クを低減することができ、中点電圧の温度特性を改善す
ることができる。
薄膜磁気抵抗素子列４，５部分をレジストマスクで覆
い、例えば、イオン注入法を用いて、酸素もしくは、窒
素をドーピングし、半導体薄膜磁気抵抗素子列４，５を
形成していない領域２１を酸化もしくは窒化して、高抵
抗化する。半導体薄膜磁気抵抗素子列４，５形成前の生
のＳｉ基板の半導体薄膜磁気抵抗素子列４，５を形成し
ない領域にイオン注入法などを用いて、酸素もしくは、
窒素をドーピングしても良い。この際、この酸化もしく
は窒化した領域２１は、基板深くまで酸化もしくは窒化
された方が好ましい。更に、元々のＳｉ基板１の比抵抗
ができるだけ高いもの、基板厚ができるだけ薄いものを
用いる。このようなＳｉ基板１を用いると、電流の流れ
る基板領域２２が狭くなり、結果的に半導体薄膜磁気抵
抗素子列４，５間に電流が流れにくくなり、クロストー
クを低減することができ、中点電圧の温度特性を改善す
ることができる。
【００４０】（実施の形態６）
図８は、本発明の第６の実施形態の差動型半導体薄膜磁
気抵抗素子の斜視図を示す。
気抵抗素子の斜視図を示す。
【００４１】同図に示すように、Ｓｉ基板１の半導体薄
膜磁気抵抗素子列４，５部分をレジストマスクで覆い、
化成液に浸漬し、化成電流を流すことで、半導体薄膜磁
気抵抗素子列４，５を形成していないＳｉ基板１の領域
２３を陽極酸化する。この際レジストマスクを少なくと
も半導体薄膜磁気抵抗素子列４，５の形成幅よりやや広
めに覆う必要がある。こうしない場合は、半導体薄膜磁
気抵抗素子列４，５の側壁が露出するため、陽極酸化時
に酸化腐食が生じる。この場合も、実施の形態５の場合
と同様、陽極酸化膜厚が厚い程好ましく、Ｓｉ基板１の
比抵抗ができるだけ大きく、基板厚ができるだけ薄い方
が好ましい。このようなＳｉ基板１を用いると、実施の
形態５と同じ理由により、クロストークを低減すること
ができ、中点電圧の温度特性を改善することができる。
膜磁気抵抗素子列４，５部分をレジストマスクで覆い、
化成液に浸漬し、化成電流を流すことで、半導体薄膜磁
気抵抗素子列４，５を形成していないＳｉ基板１の領域
２３を陽極酸化する。この際レジストマスクを少なくと
も半導体薄膜磁気抵抗素子列４，５の形成幅よりやや広
めに覆う必要がある。こうしない場合は、半導体薄膜磁
気抵抗素子列４，５の側壁が露出するため、陽極酸化時
に酸化腐食が生じる。この場合も、実施の形態５の場合
と同様、陽極酸化膜厚が厚い程好ましく、Ｓｉ基板１の
比抵抗ができるだけ大きく、基板厚ができるだけ薄い方
が好ましい。このようなＳｉ基板１を用いると、実施の
形態５と同じ理由により、クロストークを低減すること
ができ、中点電圧の温度特性を改善することができる。
【００４２】（実施の形態７）
図９は、本発明の第７の実施形態の差動型半導体薄膜磁
気抵抗素子の斜視図を示す。
気抵抗素子の斜視図を示す。
【００４３】同図に示すように、Ｓｉ基板１の、半導体
薄膜磁気抵抗素子列４，５部分をレジストマスクで覆
い、酸素プラズマもしくは窒素プラズマを用いて、半導
体薄膜磁気抵抗素子列４，５を形成していない領域２４
の表面を酸化もしくは窒化して高抵抗化する。この際、
この酸化もしくは窒化した領域２４は、基板深くまで酸
化もしくは窒化された方が好ましい。更に、元々のＳｉ
基板１の比抵抗ができるだけ高いもの、基板厚ができる
だけ薄いものを用いる。このようなＳｉ基板１を用いる
と、電流の流れる基板領域２２が狭くなり、結果的に半
導体薄膜磁気抵抗素子列４，５間に電流が流れにくくな
り、クロストークを低減することができ、中点電圧の温
度特性を改善することができる。
薄膜磁気抵抗素子列４，５部分をレジストマスクで覆
い、酸素プラズマもしくは窒素プラズマを用いて、半導
体薄膜磁気抵抗素子列４，５を形成していない領域２４
の表面を酸化もしくは窒化して高抵抗化する。この際、
この酸化もしくは窒化した領域２４は、基板深くまで酸
化もしくは窒化された方が好ましい。更に、元々のＳｉ
基板１の比抵抗ができるだけ高いもの、基板厚ができる
だけ薄いものを用いる。このようなＳｉ基板１を用いる
と、電流の流れる基板領域２２が狭くなり、結果的に半
導体薄膜磁気抵抗素子列４，５間に電流が流れにくくな
り、クロストークを低減することができ、中点電圧の温
度特性を改善することができる。
【００４４】（実施の形態８）
図１０は、本発明の第８の実施形態の差動型半導体薄膜
磁気抵抗素子の斜視図を示す。
磁気抵抗素子の斜視図を示す。
【００４５】同図に示すように、Ｓｉ基板１の半導体薄
膜磁気抵抗素子列４，５を分離するように基板の厚み方
向に形成された溝２５を有するものを用いる。この分離
溝２５は、ダイシングブレードでハーフカットするなど
して容易に形成することができる。この溝２５は、もち
ろん半導体薄膜磁気抵抗素子４，５の間に複数個設けて
も良い。更に、彫り込み深さが深い程、また、Ｓｉ基板
１の比抵抗が大きい程、基板厚が薄い程、好ましい。こ
のようにすることで、半導体薄膜磁気抵抗素子４，５の
間をＳｉ基板１の内部を通して流れる電流を抑え込むこ
とができる。これは、無論、等価的にＳｉ基板の抵抗を
上げることになるからである。これによっても、中点電
圧の温度特性を改善することが可能である。
膜磁気抵抗素子列４，５を分離するように基板の厚み方
向に形成された溝２５を有するものを用いる。この分離
溝２５は、ダイシングブレードでハーフカットするなど
して容易に形成することができる。この溝２５は、もち
ろん半導体薄膜磁気抵抗素子４，５の間に複数個設けて
も良い。更に、彫り込み深さが深い程、また、Ｓｉ基板
１の比抵抗が大きい程、基板厚が薄い程、好ましい。こ
のようにすることで、半導体薄膜磁気抵抗素子４，５の
間をＳｉ基板１の内部を通して流れる電流を抑え込むこ
とができる。これは、無論、等価的にＳｉ基板の抵抗を
上げることになるからである。これによっても、中点電
圧の温度特性を改善することが可能である。
【００４６】（実施の形態９）
図１１は、本発明の第９の実施形態の差動型半導体薄膜
磁気抵抗素子の斜視図を示す。
磁気抵抗素子の斜視図を示す。
【００４７】同図に示すように、同一Ｓｉ基板１の上に
形成した半導体薄膜磁気抵抗素子列４，５を形成した
後、該半導体薄膜磁気抵抗素子列４，５をその間をダイ
シングなどの方法で分割し隙間２６を隔てて両者を外部
端子で接続した構成を有する差動型半導体薄膜磁気抵抗
素子６である。この構成では、当然であるが、半導体薄
膜磁気抵抗素子列４，５でのＳｉ基板を介しての電流の
流れを完全に絶つことができ、更に、Ｓｉ基板１の比抵
抗、厚さに対しても、個々の半導体薄膜磁気抵抗素子列
４，５の抵抗に影響を与えない程度に比抵抗を前述した
実施形態などより小さくすることもでき、また、基板厚
も厚くすることができる。更にこの構成の場合、半導体
薄膜磁気抵抗素子列４，５の間の中心間距離２７を任意
に設定でき、回転センサとして用いる場合など、被検知
ギヤロータの山谷ピッチに任意に低コストで合わせるこ
とができる。
形成した半導体薄膜磁気抵抗素子列４，５を形成した
後、該半導体薄膜磁気抵抗素子列４，５をその間をダイ
シングなどの方法で分割し隙間２６を隔てて両者を外部
端子で接続した構成を有する差動型半導体薄膜磁気抵抗
素子６である。この構成では、当然であるが、半導体薄
膜磁気抵抗素子列４，５でのＳｉ基板を介しての電流の
流れを完全に絶つことができ、更に、Ｓｉ基板１の比抵
抗、厚さに対しても、個々の半導体薄膜磁気抵抗素子列
４，５の抵抗に影響を与えない程度に比抵抗を前述した
実施形態などより小さくすることもでき、また、基板厚
も厚くすることができる。更にこの構成の場合、半導体
薄膜磁気抵抗素子列４，５の間の中心間距離２７を任意
に設定でき、回転センサとして用いる場合など、被検知
ギヤロータの山谷ピッチに任意に低コストで合わせるこ
とができる。
【００４８】
【発明の効果】以上のように本発明によれば、優れた出
力感度特性と高温耐久性を有するＩｎＳｂエピタキシャ
ル成長薄膜をＳｉウエハ基板上に直接形成した構成を有
する差動型半導体薄膜磁気抵抗素子において、Ｓｉ基板
の導電性に起因し基板に電流が流れることにより生じる
左右の半導体薄膜磁気抵抗素子列間の電気的クロストー
クを低減し、良好な中点電圧の温度特性を実現すること
ができ、産業上の利用価値は極めて大きい。
力感度特性と高温耐久性を有するＩｎＳｂエピタキシャ
ル成長薄膜をＳｉウエハ基板上に直接形成した構成を有
する差動型半導体薄膜磁気抵抗素子において、Ｓｉ基板
の導電性に起因し基板に電流が流れることにより生じる
左右の半導体薄膜磁気抵抗素子列間の電気的クロストー
クを低減し、良好な中点電圧の温度特性を実現すること
ができ、産業上の利用価値は極めて大きい。
【図１】本発明の第１の実施形態の差動型半導体薄膜磁
気抵抗素子を示す斜視図
気抵抗素子を示す斜視図
【図２】Ｓｉ基板およびＩｎＳｂ薄膜のシート抵抗の温
度依存性を示す図
度依存性を示す図
【図３】中点電圧の温度特性を説明するための図
【図４】本発明の第２の実施形態の差動型半導体薄膜磁
気抵抗素子を示す斜視図
気抵抗素子を示す斜視図
【図５】本発明の第３の実施形態の差動型半導体薄膜磁
気抵抗素子を示す斜視図
気抵抗素子を示す斜視図
【図６】本発明の第４の実施形態の差動型半導体薄膜磁
気抵抗素子を示す斜視図
気抵抗素子を示す斜視図
【図７】本発明の第５の実施形態の差動型半導体薄膜磁
気抵抗素子を示す斜視図
気抵抗素子を示す斜視図
【図８】本発明の第６の実施形態の差動型半導体薄膜磁
気抵抗素子を示す斜視図
気抵抗素子を示す斜視図
【図９】本発明の第７の実施形態の差動型半導体薄膜磁
気抵抗素子を示す斜視図
気抵抗素子を示す斜視図
【図１０】本発明の第８の実施形態の差動型半導体薄膜
磁気抵抗素子を示す斜視図
磁気抵抗素子を示す斜視図
【図１１】本発明の第９の実施形態の差動型半導体薄膜
磁気抵抗素子を示す斜視図
磁気抵抗素子を示す斜視図
【符号の説明】
１ Ｓｉ基板
２ ＩｎＳｂ薄膜
３ 短絡電極
４，５ 半導体薄膜磁気抵抗素子列
６ 差動型半導体薄膜磁気抵抗素子
７〜１０ 取り出し電極
１２ 酸化物層
１４，１７ 上層
１５，１８ 下層
１６，１９ ＰＮ接合部
２０ 埋め込み層
２１ 酸素もしくは窒素をドーピングした層
２２ 電流の流れる基板領域
２３ 陽極酸化領域
２４ プラズマ酸化もしくは窒化領域
２５ 分離溝
２６ 分割隙間
２７ 中心間距離
フロントページの続き
(72)発明者 谷川 秀之
大阪府門真市大字門真1006番地 松下電
器産業株式会社内
(72)発明者 松浦 昭
大阪府門真市大字門真1006番地 松下電
器産業株式会社内
(72)発明者 大内 智
大阪府門真市大字門真1006番地 松下電
器産業株式会社内
(56)参考文献 特開 平４−179289（ＪＰ，Ａ)
特開 平７−249577（ＪＰ，Ａ)
特開 平３−91273（ＪＰ，Ａ)
特開 平２−234454（ＪＰ，Ａ)
特開 昭59−208745（ＪＰ，Ａ)
特開 平５−343320（ＪＰ，Ａ)
特開 平５−66133（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 43/08
G01R 33/09
Claims (6)
- 【請求項１】 同一Ｓｉ基板の上に直接形成されたＩｎ
Ｓｂ薄膜上に多数の短絡電極を形成した二つの半導体薄
膜磁気抵抗素子列で構成される差動型半導体薄膜磁気抵
抗素子であって、当該Ｓｉ基板の比抵抗が１ｋΩ・ｃｍ
以上であり、且つ厚さが１００μｍ以下であることを特
徴とする差動型半導体薄膜磁気抵抗素子。 - 【請求項２】 当該Ｓｉ基板が、基板内部に埋め込まれ
た基板面に平行なＳｉ酸化物層を有することを特徴とす
る請求項１記載の差動型半導体薄膜磁気抵抗素子。 - 【請求項３】 当該Ｓｉ基板がその基板内部に基板面に
平行な上層と下層とのＰＮ接合部を有し、前記上層にし
か電流が流れないことを特徴とする請求項１記載の差動
型半導体薄膜磁気抵抗素子。 - 【請求項４】 同一Ｓｉ基板の上に直接形成されたＩｎ
Ｓｂ薄膜上に多数の短絡電極を形成した二つの半導体薄
膜磁気抵抗素子列で構成される差動型半導体薄膜磁気抵
抗素子であって、当該Ｓｉ基板がその基板内部に基板面
と平行にＰＮ接合部を有すると共に、当該半導体薄膜が
直接接するＳｉ基板部の伝導型と異なる極性の埋め込み
層を前記二つの半導体薄膜磁気抵抗素子列間を分離する
ように基板面と垂直方向に形成したことを特徴とする差
動型半導体薄膜磁気抵抗素子。 - 【請求項５】 同一Ｓｉ基板の上に直接形成されたＩｎ
Ｓｂ薄膜上に多数の短絡電極を形成した二つの半導体薄
膜磁気抵抗素子列で構成される差動型半導体薄膜磁気抵
抗素子であって、当該Ｓｉ基板が該二つの半導体薄膜磁
気抵抗素子列間を分離するように基板の厚み方向に形成
された溝を有することを特徴とする差動型半導体薄膜磁
気抵抗素子。 - 【請求項６】 同一Ｓｉ基板の上に直接ＩｎＳｂ薄膜を
エピタキシャル成長させ、前記ＩｎＳｂ薄膜上に多数の
短絡電極を形成した二つの半導体薄膜磁気抵抗素子列を
形成した後、当該二つの半導体薄膜磁気抵抗素子列の間
を分割し隙間を隔てて、両者を外部端子で接続した差動
型半導体薄膜磁気抵抗素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31776295A JP3453968B2 (ja) | 1995-12-06 | 1995-12-06 | 差動型半導体薄膜磁気抵抗素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31776295A JP3453968B2 (ja) | 1995-12-06 | 1995-12-06 | 差動型半導体薄膜磁気抵抗素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09162459A JPH09162459A (ja) | 1997-06-20 |
| JP3453968B2 true JP3453968B2 (ja) | 2003-10-06 |
Family
ID=18091766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31776295A Expired - Fee Related JP3453968B2 (ja) | 1995-12-06 | 1995-12-06 | 差動型半導体薄膜磁気抵抗素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3453968B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000088868A (ja) * | 1998-09-09 | 2000-03-31 | Matsushita Electric Ind Co Ltd | 回転数センサ |
| JP2007127673A (ja) * | 2007-02-22 | 2007-05-24 | Matsushita Electric Ind Co Ltd | 回転数センサ |
| JP6658441B2 (ja) * | 2016-10-06 | 2020-03-04 | 三菱電機株式会社 | 半導体装置 |
-
1995
- 1995-12-06 JP JP31776295A patent/JP3453968B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09162459A (ja) | 1997-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4258311A (en) | Constant voltage generator for generating a constant voltage having a predetermined temperature coefficient | |
| GB2126009A (en) | Magnetic field sensors | |
| US20060011999A1 (en) | Magnetic field sensor comprising a hall element | |
| US4263518A (en) | Arrangement for correcting the voltage coefficient of resistance of resistors integral with a semiconductor body | |
| EP3011327A1 (en) | An integrated sensor device for charge detection | |
| KR20030034075A (ko) | 자장 센서 | |
| US5502325A (en) | Integrated magnetoresistive sensor | |
| US4660065A (en) | Hall effect device with surface potential shielding layer | |
| US4309626A (en) | Diffused resistor | |
| JP3453968B2 (ja) | 差動型半導体薄膜磁気抵抗素子 | |
| US7015557B2 (en) | Hall element with segmented field plate | |
| Takamiya et al. | Differential amplification magnetic sensor | |
| KR960000763Y1 (ko) | 자기검출장치 | |
| JPH05335618A (ja) | 光位置検出半導体装置 | |
| US3811075A (en) | Magneto-sensitive device having pn junction | |
| US4949146A (en) | Structured semiconductor body | |
| JPH0775260B2 (ja) | 半導体装置 | |
| EP0162165A2 (en) | A Hall effect device and method for fabricating such a device | |
| US5065204A (en) | Magnetoelectric element and magnetoelectric apparatus | |
| JP3452233B2 (ja) | 半導体磁気抵抗素子 | |
| JPH10326921A (ja) | 半導体薄膜磁気抵抗素子の製造方法 | |
| KR940008231B1 (ko) | 드레인 분리형 자기감지소자 | |
| JPH02268462A (ja) | 半導体装置 | |
| JP2002176165A (ja) | 半導体磁気センサ | |
| JP2001094170A (ja) | ホール素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |