KR960000763Y1

KR960000763Y1 - 자기검출장치

Info

Publication number: KR960000763Y1
Application number: KR2019950002626U
Authority: KR
Inventors: 가즈히코 이노우에
Original assignee: 가부시키가이샤 도시바; 아오이 죠이치
Priority date: 1990-03-02
Filing date: 1993-02-17
Publication date: 1996-01-25
Also published as: KR910017201A; JPH0769407B2; JPH03252578A; KR940019987U

Abstract

내용 없음.

Description

자기검출장치

제 1 도는 본 고안의 1실시예를 나타낸 회로도

제 2 도는 본 고안에 따른 반도체칩 표면의 일례를 나타낸 구성설명도

제 3 도는 본 고안에 따른 반도체칩의 일례를 나타낸 단면도

제 4 도는 본 고안에 따른 반도체칩의 다른 예를 나타낸 단면도

제 5도는 본 고안에 따른 온도특성의 일례를 나타낸 특성도이다.

* 도면의 주요부분에 대한 부호의 설명

1, 2, 2' : 입력단자 3, 4 : 출력단자

5 : 제1홀센서 6 : 제2홀센서

7 : 반도체칩 또는 외위기

11-1, 11-2, 12, 12', 21, 22, 23, 24 : 입력전극

13, 14, 17-1, 17-2 : 출력전극 15, 16 : 동작영역

18 : 반도체칩 25 : 절연막

26, 27, 28, 29 : N⁺층 30, 31 : 동작층

32 : 반도체기판 33, 34, 35 : 본딩와이어

36 : 연자성 재료

[산업상의 이용분야]

본 고안은 반도체 홀센서(Semiconductor Hall Sensor)를 자기검출에 사용하는 자기검출장치(磁奇檢出裝置)에 관한 것이다.

[종래의 기술 및 그 문제점]

종래, 전자모터의 회전자자극의 위치검출에는 반도체 홀 센서 단체(單體)의 홀출력전압이 사용되었다.

이와 같이 반도체 홀센서는 단체로 사용하는 것이 일반적이지만, 다음과 같은 문제점이 있었다.

(A) 출력전압의 온도 의존성이 생긴다.

일반적으로 반도체에서는 온도에 따라 캐리어의 수 및 이동도가 변화하기 때문에, 홀출력전압도 변화하여 실사용상 문제로 된다. 즉, 실질상 혹은 사용온도상 제한이 가해지는 온도에 따른 변화량은 반도체재료 고유의 밴드갭으로 결정된다.

Si 1.1ev, InSb 0.18eV, InAs 0.36eV, GaAs 1.43eV이므로 GaAs가 이 점에서 가장 우수하다(온도특성이 작으며 -500ppm/℃의 단위이다). 그러나, 온도특성 때문에 사용용도의 범위에 제한이 있는 것은 사실이다. 예컨대 넓은 온도폭의 환경에 노출되는 자동차나 고신뢰성을 요구하는 산업용도에서는 아직도 난점이 있다.

(B) 0자계에서의 출력, 즉 오프셋전압이 존재한다.

실제로 반도체 홀센서소자에서는, 형상의 사소한 비대칭성이나 재료의 불규일성이 있기 때문에, 전류의 흐름이 일정하지 않아 0자계에서도 출력전압이 발생한다.

또 종래, 특성이 일치하는 한쌍의 반도체 홀센서소자를 일정한 간격을 두고 배설(配設)하고 양자의 차전압을 출력으로 취출함으로써, 2소자의 직선상에서의 자장의 경사를 검출하는 것도 있었다. 그렇지만, 이와 같은 2소자의 직선상에서의 자장의 경사를 검출하는 것에서는, 동일 특성의 소자간의 차전압을 취출하기 때문에 자장의 검출에는 사용할 수 없고, 어디까지나 자장의 변화분의 검출에 한정된다.

[고안의 목적]

본 고안의 상기와 같은 사정을 감안해서 이루어진 것으로, 자장을 양호하게 검출할수 있고, 또 홀출력전압의 온도특성 및 오프셋전압을 개선할 수 있는 자기검출장치를 제공하고자 함에 그 목적이 있다.

[고안의 구성]

본 고안의 상기 목적을 달성하기 위해, 동일 반도체칩 혹은 동일 외위기내에 형성된 한쌍의 홀센서로 이루어진 자기검출장치에 있어서, 한쪽의 홀센서의 출력전압을 다른쪽의 홀센서의 출력전압보다 크게 하고, 양쪽의 홀센서의 출력전압의 차를 출력으로서 취출하는 것을 특징으로 한다.

[실시예]

이하, 예시도면을 참조해서 본 고안의 실시예를 상세히 설명한다.

제 1 도는 본 고안의 1실시예를 나타낸 회로도로서, 도면에서 참조부호 7은 반도체칩 또는 외위기로 이 동일 반도체칩상 또는 동일 외위기내에는 제1홀센서(5) 및 제2홀센서(6)가 형성된다. 이 제 1 홀센서(5)에는 입력단자[Ic(-) ; 11. ] 입력단자[I_C1(+); 2] 및 출력단자 [V_hl(+); 31]가 설치되고, 제 2 홀센서(6)에는 입력단자[I_C(-); 11] 입력단자[I_C2(+); 2'] 및 출력단자[V_H2(+); 4]가 설치된다. 상기 제 1 홀센서(5)의 출력전압[V_H1(+)]이 제 2 홀센서(6)의 출력전압[V_H2(+)] 보다 크게 되도록 제 1 홀센서(5)를 구성한다.

이렇게 해서, 제 1 홀센서(5)의 출력전압[V_H1(+)]과 제 2 홀센서(6)의 출력전압[V_H2(+)]의 차를 자기검출장치의 출력으로서 취출한다. 입력단자(2)에 인가된 제어전류[I_C1(+)]는 제1홀센서(5)를 통해서 입력단자(1)로 흐르고, 입력단자(2')에 인가된 제어전류[I_C2(+)]는 제 2 홀센서(6)를 통해서 입력단자(1)로 흐른다. 또, 제1홀센서(5) 및 제2홀센서(2)에는 자속밀도(B)가 관통하고 있다.

제 2 도는 본 고안에 따른 반도체칩(18)상에 형성한 전극구조의 일례를 나타낸 것으로, 제1홀센서(5)는 입력전극[I_C(-); 11-1], 입력전극[I_CI(+); 12], 출력전극[V_H1(+); 13], 출력전극[V_H(-); 17-1], 동작영역(15)로 구성되고, 제2홀센서(6)는 입력전극[I_C(-); 11-2], 입력전극[I_C2(+); 12'], 출력전극[V_H2(+); 14], 출력전극[V_H(-); 17-2], 동작영역(16)으로 구성된다.

상기 입력전극[I_C(-); 11-1]과 입력전극[I_C(-); 11-2]은 패턴으로 접속되고, 상기 출력전극[V_H(-); 17-1]과 출력전극[V_H(-); 17-2]도 패턴으로 접속된다.

다음에는 제1홀센서(5)의 출력전압[V_H1(+)]을 제2홀센서(6)의 출력전압[V_H2(+)]보다 크게 하는 수단에 대해 설명한다.

일반적으로, 홀센서의 출력전압(V_H)은 다음과 같이 표현된다.

V_H=K^*·R_d·Ic·B

단 K^*는 비감도(非感度), Rd는 입력저항, Ic는 제어전류, B는 홀센서소자 동작층을 관통하는 자속밀도이다.

더욱이, K^*는 다음과 같이 표현된다.

K^*= (1/R_d)(R_H/d)f_H

단, R_H는 홀계수로서 캐리어농도에 반비례한다. d는 동작층의 두께, f_H는 동작층의 형상과 이동도로 결정되는 인자이다.

① 제1홀센서(5)의 홀계수(R_H)를 제2홀센서(6)의 홀계수(R_H) 보다 크게 함으로써, 제1홀센서(5)의 출력전압[V_H1(+)]을 제2홀센서(6)의 출력전압[V_H2(+)]보다 크게 한다.

즉, 제 3 도에 나타낸 바와 같이 반도체기판(32)에 형성된 제1홀센서(5)의 동작층(30)이 이온주입의 주입에너지를 제2홀센서(6)의 동작층(31)이 이온주입의 주입에너지보다 크게 하고, 동일한 저항치를 유지하면서 동작층(30)을 동작층(31)보다 깊게 형성하면, 캐리어밀도(n)가 작아지므로, R_Hccl/n보다 홀계수(R_H)는 커져서 제1홀센서(5)의 홀출력전압(V_H)을 크게 할 수 있다.

그와 동시에, 동작층(30)의 불순물산란이 동작층(31)의 불순물산란보다 감소하므로 이동도가 커지고, 인자(F_H)가 커져서 제1홀센서(5)의 홀출력전압(V_H)을 크게 할 수 있다.

제 3 도에 있어서, N⁺층(26, 27)과 동작층(30)에 의해 제1홀센서(5)가 형성되고, N⁺층(28, 29)과 동작층(31)에 의해 제2홀센서(6)가 형성된다. 상기 N⁺층(26)에는 입력전극[I_C(-); 21]을 매개하여 본딩와이어(33)가 접속되고, 상기 N⁺층(27)에는 입력전극[I_C1(+); 22]을 매개해서 본딩와이어(34)가 접속된다. 그리고 상기 N⁺층(28)에는 입력전극[I_C(-); 23]이 설치되고, 상기 N⁺층(29)에는 입력전극[I_C(+); 24]을 매개해서 본딩와이어(35)가 접속된다. 도면에서 참조부호 25는 반도체기관(32)의 표면에 형성된 절연막이다.

한편, 인자(f_H)만을 변화시키는 수단으로서는 동작층이 형상을 변화시키는 수단도 있다.

② 제1홀센서(5)의 관통자속밀도(B)를 제2홀센서(6)의 관통자속밀도(B) 보다 크게 함으로써, 제1홀센서(5)의 출력전압[V_H1(+)]을 제2홀센서(6)의 출력전압[V_H2(+)] 보다 크게 한다.

즉 제 4 도에 나타낸 바와 같이, 제 3 도와 같이 형성한 반도체칩에 있어서, 제1홀센서(5)에 대응하는 표면에 자성체 예컨대 연자성 재료(軟磁性材料; 36)를 형성한다. 이 연자성 재료(36)를 형성할 때에는, 예컨대 페라이트가루 등과 자성가루가 섞인 수지를 반도체칩의 표면에 떨어뜨려 n자형의 컵형상으로 형성한다. 즉, 자성체의 집자효과(集磁效果)에 의해 주위자속이 집속되어 자속밀도(B)가 커져서 제1홀센서(5)의 출력전압[V_H1(+)]을 제2홀센서(6)의 출력전압[V_H2(+)]보다 크게 할 수 있다. 또한, 자성체로서 히스테리시스특성을 갖지 않는 연자성 재료를 사용한 경우에는 잔류자기의 영향을 줄여 교번자계(交番磁界)에서의 사용에 지장이 없도록 할 수 있다.

또한, 반도체칩의 제1홀센서에 대응하는 이면 혹은 양쪽면에 자성체를 형성해도 좋다. 반도체칩의 이면에 자성체를 형성할 때에는, 자성체를 펠렛(pellet) 형상으로 베어 내어 반도체칩에 집착하던가, 혹은 자성가루가 섞인 수지를 반도체칩의 이면에 도포한다.

③ 제1홀센서(5)의 입력저항(R_d)을 제2홀센서(6)의 입력저항(R_d)보다 크게 함으로써, 제1홀센서(5)의 출력전압[V_H1(+)]을 제2홀센서(6)의 출력전압[V_H2(+)] 보다 크게 한다. 이 경우는 정전류사용에 유효하다.

즉, 제1홀센서(5)의 동작층(30)의 시이트저항(ρ_s)을 제2홀센서(6)의 동작층(31)의 시이트저항(ρ_s) 보다 높게 하면 좋으므로, 제1홀센서(5)의 동작층(30)의 도즈량을 적게 한다. 예컨대, 제1홀센서(5)의 동작층의 도즈량에서 200KeV에서 2×10¹²㎝^-2로 하고 제 2 홀센서(6)의 동작층의 도즈량을 20KeV에서 2×10¹²㎝^-2으로 함으로써, 제1홀센서(5)의 입력저항(Rd)을 제2홀센서(6)의 입력저항(Rd) 보다 크게 할 수 있고, 제1홀센서(5)의 출력전압[V_H1(+)]을 제2홀센서(6)의 출력전압[V_H2(+)]보다 크게 할 수 있다.

다음에는 본 실시예의 효과에 대해 설명한다.

① 온도개선효과

제 5 도에 나타낸 바와 같이, 동일한 온도특성을 갖는 제1홀센서(5)와 제2홀센서(6)의 차를 출력으로서 취출하므로, 온도특성은 상쇄되어 작아진다.

또한, 모노리식이라도, 하이브리드라도 동일한 효과를 기대할 수 있다.

②오프셋전압(V_HO) 축소효과

하이브리드의 경우에 한정되지만, 특성이 동일하고 접근된 오프셋전압을 갖는 한쌍의 홀센서를 페어로 함으로써 실현할 수 있다. 즉, 제1홀센서(5)의 오프셋전압을 ; V_HO1으로 하고, 제2홀센서(6)의 오프셋전압을 V_HO2로 한 경우, 페어로 한 한쌍의 홀센서의 오프셋전압(V_HO)은 V_HO= V_HO1-V_HO2이고, V_HO1≒ V_HO2이면 V_HO≒0이다.

한편, 본원 청구범위의 각 구성요건에 병기한 도면참조부호는 본원 고안의 이해를 용이하게 하기 위한 것으로, 본원 고안의 기술적 범위를 도면에 도시된 실시예에 한정할 의도로 병기한 것은 아니다.

[고안의 효과]

이상에서 설명한 바와 같이 본 고안에 의하면, 자장을 양호하게 검출할 수 있고, 또 훌출력전압의 온도특성 및 오프셋전압을 개선할 수 있는 자기검출장치를 제공할 수 있게 된다.

Claims

반도체기판(7, 18, 32)과,

출력전압[VH1(+)]을 출력하는 제1홀센서(5) 및,

이 제1홀센서(5)의 출력전압[V_H1(+)]보다도 작은 출력전압[V_H2(+)]을 갖는 제2홀센서(6)을 구비하고,

상기 제1홀센서(5)는, 상기 반도체기판내에 형성되고 제1입력단자(1)에 접속된 제1입력전극(11-1, 21)과, 이 제1입력전극에 접속된 제1불순물영역(26),

상기 반도체판내에 형성되고 제2입력단자(2)에 접속된 제2입력전극(12, 22), 이 제2입력전극에 접속된 제2불순물영역(27),

상기 제1불순물영역과 상기 제2불순물영역과의 사이의 상기 반도체판내에 형성된 제1동작층(15, 30),

이 제1동작층과 제1출력단자(3)에 접속된 제1출력전극(13) 및.

상기 제1동작층에 접속된 제2출력전극(17-1)을 갖추며,

상기 제2홀센서(6)는, 상기 반도체기판내에 형성되고 상기 제1입력단자에 접속된 제3입력전극(11-2)과,

이 제3입력전극에 접속된 제3불순물영역(28),

상기 반도체기판내에 형성되고 제3입력단자(2')에 접속된 제4입력전극(12'), 이 제4입력전극에 접속된 제4불순물영역(29),

상기 제3불순물영역과 상기 제4불순물영역 사이의 상기 반도체기판내에 형성되고 또한 상기 제1동작층보다도 캐리어밀도가 크게 형성된 제2동작층(16, 31),

이 제2동작층과 제2출력단자(4)에 접속된 제3출력전극(14) 및,

상기 제2동작층에 접속된 제4출력전극(17-2)을 갖추고,

상기 제1입력전극 및 상기 제3입력전극은 서로 도전패턴(11-1, 11-2)로 접속되며,

상기 제2출력전극 및 상기 제4출력전극은 서로 도전패턴(17-1, 17-2)으로 접속되고,

상기 제1홀센서(5)의 출력전압[V_H1(+)]과 상기 제2홀센서(6)의 출력전압[V_H2(+)]의 차를 출력으로서 취출하는 것을 특징으로 하는 자기검출장치.
제 1 항에 있어서, 상기 제1홀센서가 형성된 반도체기판영역의 표면, 이면 또는 양쪽면에 자성체(36)가 형성되어 있는 것을 특징으로 하는 자기검출장치.
제 1 항에 있어서, 상기 제1동작층의 도즈량이 상기 제2동작층의 도즈량보다도 적게 형성되고, 상기 제1홀센서의 입력저항이 상기 제2홀센서의 입력저항보다도 크게 설정되어 있는 것을 특징으로 하는 자기검출장치.