JPH0276263A - 半導体保護素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は通信ケーブル等を介して侵入してくる異常電圧
から有線通信機器等の通信機器を保護するために使用さ
れる半導体保護素子に関する。

［従来の技術］ 第６図は従来のＮ型半導体保護素子を示す断面図である
。

Ｎ−型半導体材料からなる第１半導体領域４の一方の表
面には、Ｐ型不純物を導入した第２半導体領域５が形成
されており、この第２半導体領域らは前記表面上に形成
されたアノード電極１２と電気的に接続されている。ま
た、電極１２にはアノード端子２１が接続される。

一方、第１半導体領域４の他方の表面にはＰ型不純物を
高濃度で導入した第３半導体領域６が選択的に形成され
ている。また、第３半導体領域６のチップ表面にはＮ型
不純物を高濃度で導入した第４半導体領域７が選択的に
形成されており、前記他方の表面上にはカソード端子２
０に接続された電極１１が形成されている。これにより
、アノ−ド端子２１とカソード端子２０との間にＰＮＰ
Ｎの４層接合を有するサイリスタが形成されている。そ
して、第１半導体領域４と第３半導体領域６とのＰＮ接
合部におけるチップ表面部分には不純物濃度が低い第１
半導体領域４と同一導電型のＮ型不純物を押込むことに
より第６半導体領域９が選択的に形成されている。

上述した構造を有する従来の半導体保護素子においては
、アノード端子２１に正、カソード端子２０に負の電圧
を印加した場合は、第１半導体領域４と第３半導体領域
６との接合部のＰＮ接合が逆バイアスになるので、この
素子には殆ど電流が流れない。しかし、ある特定値以上
の高い異常電圧が印加された場合は、第１半導体領域４
と第３半導体領域６との間のＰＮ接合ダイオードが降伏
現象を起こして逆方向電流が急増し、これがトリガにな
って第１半導体領域４から第４半導体領域７までの４層
で構成されるサイリスタがオン状態になる。これにより
、異常電流が吸収される。

第６半導体領域９は第１半導体領域４と第３半導体領域
６との間に形成されるＰＮ接合ダイオードの逆電圧に対
する耐圧、即ち降伏（ブレークダウン）電圧を制御する
ためのものであり、第６半導体領域９の不純物濃度を種
々変更することにより、この耐圧を調節することができ
る。

このようにして、通信ケーブル等に異常電圧が発生した
場合は、半導体保護素子が導通の状態となり、異常電圧
はこの素子に吸収されるので、通信機器が異常電圧から
保護される。なお、符号１０は５ｉ０２膜（シリコン酸
化膜）である。

［発明が解決しようとする課題］ しかしながら、上述した従来の半導体保護素子において
、例えば、大きな電流量のノイズを吸収するために第３
半導体領域６を厚くした場合は、第６半導体領域９によ
るブレークダウン電圧の制御が第１半導体領域４と第３
半導体領域６とで形成されるＰＮ接合ダイオードのチッ
プ表面側の部分のみを使用することになるため、第６半
導体領域９に導入する不純物の僅かな濃度差により、半
導体保護素子のブレークダウン電圧が大きく変化するよ
うになる。即ち、第６半導体領域９の不純物濃度に対す
る半導体保護素子のブレークダウン電圧の感度が極めて
敏感になり、半導体保護素子として要求されるブレーク
ダウン電圧を正確に得ることが困難であるという問題点
がある。

本発明はかかる問題点に鑑みてなされたものであって、
ブレークダウン電圧を高精度で制御することができる半
導体保護素子を提供することを目的とする。

［課題を解決するための手段］ 本発明に係る半導体保護素子は、第１導電型半導体材料
で形成された第１半導体領域と、この第１半導体領域の
一方の表面側に形成された第２導電型の第２半導体領域
と、前記第１半導体領域の他方の表面側に形成された第
２導電型の第３半導体領域と、この第３半導体領域とＰ
Ｎ接合を形成し前記第３半導体領域の実効厚みを規定す
る第１導電型の第４半導体領域と、前記第１半導体領域
と第３半導体領域とのＰＮ接合領域における前記他方の
表面部分に前記第３半導体領域より小さい曲率で形成さ
れた第２導電型の第５半導体領域と、前記第１半導体領
域及び第５半導体領域のＰＮ接合部に接合濃度が低い方
の不純物を導入することにより形成された第６半導体領
域と、を有することを特徴とする。

［作用］ 本発明においては、第２導電型の第２半導体領域、第１
導電型の第１半導体領域、第２導電型の第３半導体領域
及び第１導電型の第４半導体領域により、ＰＮＰＮの４
層接合を有するサイリスタが形成されている。また、前
記第１半導体領域と第３半導体領域とのＰＮ接合領域に
おける素子表面部分には、第２導電型の第５半導体領域
が第３半導体領域よりも浅く、即ち、曲率が小さく形成
されている。

一般的に、ＰＮ接合により形成されるダイオードの逆電
圧に対する耐圧は導入された不純物濃度が低い方の半導
体領域の不純物濃度によって決定される。しかし、ＰＮ
接合面が平面ではなく曲率Ｘ」を有する場合は、第４図
に横軸に不純物濃度をとり、縦軸にブレークダウン電圧
をとって示すように、この曲率ＸＪの大きさによっても
ブレークダウン電圧は変化する。即ち、曲率Ｘ、が小さ
いほどブレークダウン電圧が低下する。また、この曲率
Ｘｊが小さいほど、不純物濃度の変化によるブレークダ
ウン電圧の変化が小さくなる。

本発明においては、上述のブレークダウン特性を有効に
利用するため、曲率が第３半導体領域の曲率より小さく
、且つ、適度の深さを有する第５半導体領域を形成する
。即ち、この第５半導体領域の形成により、第１半導体
領域と第５半導体領域とのＰＮ接合部分においてブレー
クダウン電圧を制御することによって、濃度が低い側の
不純物濃度の変化に対するブレークダウン電圧の変化の
割合を小さいものにする。これにより、第１半導体領域
と第５半導体領域とのＰＮ接合部分に接合濃度が低い側
の不純物を導入して形成される第６半導体領域の不純物
濃度を調節することによって、この半導体保護素子のブ
レークダウン電圧を高精度で制御することができる。

［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。

第１図は本発明の第１の実施例を示す断面図である。本
実施例においては、第１導電型をＮ型、第２導電型をＰ
型とする。Ｎ−型半導体チップである第１半導体領域４
のアノード端子２１側の表面にＰ型不純物を導入して、
第２半導体領域５が形成されている。そして、この第２
半導体領域５は前記表面上に形成されたアノード電極１
２に電気的に接続されている。一方、カソード端子２０
側のチップ表面にはＰ＋型不純物を導入して第３半導体
領域６が形成されており、この第３半導体領域６のチッ
プ表面にはＮ＋型不純物を導入した第４半導体領域７が
選択的に形成されている。そして、この第４半導体領域
７及び第３半導体領域６は共に、カソード２０側のチッ
プ表面上に形成されたカソード電極１１に接続されてい
る。これにより、アノード電極１２とカソード電極１１
との間にＰＮＰＮの４層接合を有するサイリスタが形成
されている。

また、前記第１半導体領域４と第３半導体領域６との接
合面におけるチップ表面部分には、Ｐ型不純物を導入す
ることにより、曲率が小さい第５半導体領域８が形成さ
れている。

そして、この第５半導体領域８と第１半導体領域４との
ＰＮ接合部分に、Ｎ型不純物を押込むことにより、第６
半導体領域９が形成されている。

なお、電極１１．１２はチップ表面に形成されたシリコ
ン酸化膜１０に設けたコンタクトホールを介してチップ
表面と接触している。

第２図は、上述した構造の半導体保護素子の等価回路図
である。アノード端子２１とカソード端子２０との間に
第２半導体領域５（Ｐ）、第１半導体領域４（Ｎ）、第
３半導体領域６（Ｐ）、第４半導体領域７（Ｎ）の４層
のＰＮＰＮ接合により形成されたサイリスタ１が接続さ
れている。また、第５半導体領域８と第６半導体領域９
とにより形成されなツェナーダイオード２はアノード端
子２１とサイリスタ１のゲート２２との間に接続される
。また、第３半導体領域６の横方向への広がりにより抵
抗３が形成されている。そして、ツェナーダイオード２
において、第１半導体領域４と第２半導体領域５との接
合面は順方向バイアスとなるため、このツェナーダイオ
ード２の一方の極である第６半導体領域９はアノード端
子２１と電気的に接続していることとなる。また、この
ダイオード２の他方の極である第５半導体領域８は、同
じＰ＋型導電体である第３半導体領域６内が抵抗３とな
り、この抵抗３を介してカソード２ｏと電気的に接続し
ている。また、サイリスタ１のゲート２２は第３半導体
領域６と第６半導体領域９との接合面であり、第５半導
体領域８はこの接合面上にあるので、このため、ツェナ
ーダイオード２及び抵抗３はゲート２２と接続されてい
ることとなる。このように、本実施例の保護素子は第２
図の回路により等価的に現わされる。

第３図に示すように、第２図の回路構成を有する本実施
例の半導体保護素子の電圧電流特性は、印加電圧が低い
ときは殆ど素子内に電流は流れず、印加電圧がツェナー
ダイオード２により決まるブレークダウン電圧を超える
と一気に電流が流れ、アノード端子２１とカソード端子
２ｏとの間の電圧は低下する。その後、電流の増加に従
って電圧は僅かに上昇する。この素子のホールド電流は
抵抗３によって制御される。

上述したように、本実施例の半導体保護素子のブレーク
ダウン電圧は、第５半導体領域８と第６半導体領域つと
で形成されるツェナータイオード２のブレークダウン電
圧によって決定される。そして、このツェナーダイオー
ド２のブレークダウン電圧はＰＮ接合面の曲率が小さい
第５半導体領域８の接合面により決まるため、第４図に
示すように、導入される不純物濃度の変化に対するブレ
ークダウン電圧の変化が小さくなる。これにより、半導
体保護素子のブレークダウン電圧を正確に決定すること
ができる。

第５図は本発明の第２の実施例を示す断面図である。

本実施例においては、第２半導体領域５、第１半導体領
域４、第３半導体領域６及び第４半導体領域７とで形成
されるＰＮＰＮ接合によるサイリスタの構成は第１の実
施例と同様である。そして、第５半導体領域８も第１の
実施例と同様に第１半導体領域４と第３半導体領域６と
の接合面におけるチップ表面部分にＰ型不純物を導入し
、小さい曲率で形成されている。しかし、第６半導体領
域１９はカソード端子２０側のチップ表面全体に、第５
半導体領域８より深く、また、第３半導体領域６よりは
浅く形成されている点が第１の実施例とは異なる。

このような構造が可能であるのは、第６半導体領域１９
を形成するために導入するＮ型不純物濃度が十分低いた
め、チップの表面全体に導入しても、第３半導体領域６
、第４半導体領域７及び第５半導体領域８の不純物濃度
に与える影響が無視できる程小さいためである。

この実施例においても、素子の回路構成は第１の実施例
と同じく第２図に示すようになり、第５半導体領域８と
第６半導体領域つとで形成されるツェナーダイオード２
によりブレークダウン電圧は決定される。そして、この
ツェナーダイオード２のブレークダウン電圧は第５半導
体領域８と第６半導体領域９との接合面の曲率によって
決定されるため、第４図に示すように導入される不純物
濃度の変化に対するブレークダウン電圧の変化は小さく
なる。これにより、半導体保護素子のブレークダウン電
圧を正確に決定することができる。

更に、この実施例においては、第１の実施例の半導体保
護素子の製造工程よりホトリソグラフ工程が１工程少な
くてよいという利点を有する。

［発明の効果］ 以上説明したように本発明によれば、第１乃至４半導体
領域からなるＰＮＰサイリスタとブレークダウン電圧制
御用の第６半導体領域とに加えて第５半導体領域を設け
たから、導入される不純物濃度のバラツキの影響が小さ
く、常に、正確にブレークダウン電圧値を制御すること
ができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す断面図、第２図は
同じくその等価回路図、第３図は同じくその電圧電流特
性を示す図、第４図はＰＮ接合の曲率の変化による不純
物濃度とブレークダウン電圧との間の特性の変化を示す
図、第５図は本発明の第２の実施例を示す断面図、第６
図は従来の半導体保護素子を示す断面図である。

Claims (1)

【特許請求の範囲】
1. （１）第１導電型半導体材料で形成された第１半導体領
   域と、この第１半導体領域の一方の表面側に形成された
   第２導電型の第２半導体領域と、前記第１半導体領域の
   他方の表面側に形成された第２導電型の第３半導体領域
   と、この第３半導体領域とＰＮ接合を形成し前記第３半
   導体領域の実効厚みを規定する第１導電型の第４半導体
   領域と、前記第１半導体領域と第３半導体領域とのＰＮ
   接合領域における前記他方の表面部分に前記第３半導体
   領域より小さい曲率で形成された第２導電型の第５半導
   体領域と、前記第１半導体領域及び第５半導体領域のＰ
   Ｎ接合部に接合濃度が低い方の不純物を導入することに
   より形成された第６半導体領域と、を有することを特徴
   とする半導体保護素子。