JP2012054356A - 半導体装置 - Google Patents

Abstract

【課題】保持電流特性に影響を与えずに、点弧動作感度の高感度化を実現するサイリスタ（半導体装置）を提供する。
【解決手段】サイリスタ１００は、ｐ領域１とｎ領域２とｐ領域３とｎ領域４とが順に接合されるサイリスタを有する。また、サイリスタ１００は、ｎ領域２とｐ領域３とに接して形成され、ｎ領域２とｐ領域３との接合耐圧より接合耐圧が低い低耐圧領域１０を有する。低耐圧領域１０は、該領域において接合面にかかる電界方向の該領域幅が、サイリスタ１００のブレークダウン電圧によって該領域に生成される空乏層幅より広く、サイリスタ１００のブレークオーバ電圧によって接合面がブレークダウンする範囲において狭く形成される。
【選択図】図１

Description

本発明は、半導体装置に関する。

サイリスタにおいて、他の部分と比べて接合耐圧の低い低耐圧領域を接合部に設けることにより、低耐圧サイリスタを得る簡易な手段や技術が開示されている（例えば、特許文献１を参照）。
特許文献１に示されるサイリスタ（半導体装置）では、サイリスタのブレークオーバ電圧（ＶＢＯ）を決定するｐｎ接合部を、他の部分と比べて接合耐圧の低い低耐圧領域として、サイリスタのエミッタ−ベース短絡部の直下以外の部分に設けている。これにより、特許文献１に示されるサイリスタは、ブレークオーバ電圧の低電圧化を実現する。

特開平０３−６２５７１号公報

しかしながら、特許文献１に示されるサイリスタでは、ブレークオーバ電圧を低電圧化するために、低耐圧領域の不純物濃度を高くする必要がある。不純物濃度が高い半導体層は、半導体素子の電気的動作を担うキャリアの再結合中心になり易い。このため、低耐圧領域の不純物濃度が高い場合、低耐圧領域では、キャリアの注入が起き難く、熱平衡状態をこえて、サイリスタが導通する点弧動作に移行し難い場合がある。つまり、特許文献１に示されるサイリスタでは、サイリスタ部が導通する動作過程を示す点弧動作の動作感度を高くする要求がある場合に、対応できない場合がある。

また、この点弧動作感度を高めるために、半導体基板の厚さを薄くする方法や、半導体基板の不純物濃度を下げる方法などが考えられる。しかし、要求されるブレークオーバ電圧が低い場合には、これらの方法による効果が小さいか、ほとんど無いことがわかっている。また、これらの方法を用いた場合には、サイリスタの特性である保持電流特性に影響を与える場合がある。そのため、これらの方法を用いることにより、保持電流特性を維持して点弧動作感度を高感度化することは、困難である。このように、特許文献１に示されるサイリスタでは、保持電流特性に影響を与えずに、点弧動作感度の高感度化を実現することが困難であるという問題がある。

そこで、本発明は、保持電流特性に影響を与えずに、点弧動作感度の高感度化を実現するサイリスタ（半導体装置）を提供することを目的とする。

上記問題を解決するために、本発明は、第１の導電型の第１領域と第２の導電型の第２領域と前記第１の導電型の第３領域と前記第２の導電型の第４領域とが順に接合されるサイリスタを有する半導体装置であって、前記第２領域と前記第３領域とに接して形成され、前記第２領域と前記第３領域との接合耐圧より接合耐圧が低い低耐圧領域を有し、前記低耐圧領域は、該領域において接合面にかかる電界方向の該領域幅が、前記サイリスタのブレークダウン電圧によって該領域に生成される空乏層幅より広く、前記サイリスタのブレークオーバ電圧によって前記接合面がブレークダウンする範囲において狭く形成されることを特徴とする半導体装置である。

また、本発明は、上記発明において、前記低耐圧領域の領域幅は、前記空乏層幅にほぼ等しい幅で形成されることを特徴とする。

また、本発明は、上記発明において、前記低耐圧領域は、前記第３領域より不純物濃度の高い第１の導電型の領域であることを特徴とする。

また、本発明は、上記発明において、前記低耐圧領域は、前記第２領域より不純物濃度の高い第２の導電型の領域であることを特徴とする。

また、本発明は、上記発明において、前記低耐圧領域は、前記第３領域に接して形成され、前記第３領域より不純物濃度の高い第１の導電型の第５領域と、前記第２領域と前記第５領域とに接して形成され、前記第２領域より不純物濃度の高い第２の導電型の第６領域とを含むことを特徴とする。

本発明によれば、半導体装置は、第１の導電型の第１領域と第２の導電型の第２領域と第１の導電型の第３領域と第２の導電型の第４領域とが順に接合されるサイリスタを有する。また、半導体装置は、第２領域と第３領域とに接して形成された領域であって、第２領域と第３領域との接合耐圧より接合耐圧が低い低耐圧領域を有する。また、この低耐圧領域は、該領域において接合面にかかる電界方向の該領域幅が、サイリスタのブレークダウン電圧によって該領域に生成される空乏層幅より広く、サイリスタのブレークオーバ電圧によって接合面がブレークダウンする範囲において狭く形成される。

これにより、本発明の半導体装置では、サイリスタのブレークダウン電圧が低耐圧領域に印加された場合、低耐圧領域のうちで、空乏層が生成されない領域を低減することができる。この低耐圧領域のうちで、空乏層が生成されない領域は、不純物濃度が高い領域であるため、キャリアの注入を阻害する要因となる。このため、空乏層が生成されない領域が少ない程、キャリアの注入が起き易くなる。したがって、本発明の半導体装置では、サイリスタを導通状態に移行するブレークオーバ電流を低減することができる。つまり、本発明の半導体装置では、点弧動作感度を高くすることができる。ここで、点弧動作感度は、低耐圧領域における上述の領域幅によって決まり、保持電流特性に関係するパラメータに依存しない。
したがって、本発明の半導体装置は、保持電流特性に影響を与えずに、点弧動作感度の高感度化を実現することができる。

本発明の第１の実施形態における半導体装置を示す断面構成図である。 同実施形態における半導体装置の低耐圧領域を示す断面構成図である。 同実施形態における半導体装置の動作波形を示すグラフである。 本発明の第２の実施形態による半導体装置を示す断面構成図である。 同実施形態における半導体装置の低耐圧領域を示す断面構成図である。 本発明の第３の実施形態による半導体装置を示す断面構成図である。 同実施形態における半導体装置の低耐圧領域を示す断面構成図である。

＜第１の実施形態＞
以下、本発明の第１の実施形態おける半導体装置（サイリスタ）について図面を参照して説明する。
図１は、本実施形態によるサイリスタ１００を示す断面構成図である。
図１において、サイリスタ１００は、ｐ領域（１、３、５）、ｎ領域（２、４）、チャネルストッパ（６〜９）、低耐圧領域（１０、２０）、及び絶縁層（３１〜３４）を備える。ここで、サイリスタ１００における半導体基板の上側の面を第１の表面Ｆ１とし、サイリスタ１００における半導体基板の下側の面を第２の表面Ｆ２とする。

ｐ領域３は、第１の導電型としてのｐ型半導体のｐ−領域であり、サイリスタ１００のバルク層を構成する。
ｎ領域２は、第２の導電型としてのｎ型半導体のｎ＋領域である。ｎ領域２は、ｐ領域１とｐ領域３とに接して形成され、その一部分を第１の表面Ｆ１に露呈させて形成される。
ｐ領域１は、ｐ型半導体のｐ＋＋領域であり、第１の表面Ｆ１に露呈させて形成される。
ｎ領域４は、ｎ型半導体のｎ＋領域である。ｎ領域４は、ｐ領域３とｐ領域５とに接して形成され、その一部分を第２の表面Ｆ２に露呈させて形成される。
ｐ領域５は、ｐ型半導体のｐ＋＋領域であり、第２の表面Ｆ２に露呈させて形成される。

チャネルストッパ（６〜９）は、第１の表面Ｆ１又は第２の表面Ｆ２とサイリスタ１００の側面に接して形成され、ｐ領域３よりも不純物濃度が高いｐ型半導体の領域である。チャネルストッパ（６〜９）は、サイリスタ１００の機能として望ましくない漏れ電流（チャネル電流）を抑制する。

絶縁層３１は、第１の表面Ｆ１に接して形成される。絶縁層３１は、チャネルストッパ６の一部分からｐ領域１の一部分までを覆うように形成される。絶縁層３２は、第１の表面Ｆ１に接して形成される。絶縁層３２は、チャネルストッパ７の一部分からｎ領域２の一部分までを覆うように形成される。
また、絶縁層３３は、第２の表面Ｆ２に接して形成される。絶縁層３３は、チャネルストッパ９の一部分からｐ領域５の一部分までを覆うように形成される。絶縁層３４は、第２の表面Ｆ２に接して形成される。絶縁層３４は、チャネルストッパ８の一部分からｎ領域４の一部分までを覆うように形成される。

低耐圧領域１０は、ｎ領域２とｐ領域３とに接して絶縁層３１の下に形成され、ｎ領域２とｐ領域３との接合耐圧より接合耐圧が低い領域である。
また、低耐圧領域１０は、この領域においてｎ型半導体とｐ型半導体との接合面にかかる電界方向の領域幅が、サイリスタ１００のブレークダウン電圧によってこの領域に生成される空乏層幅より広く形成される。また、低耐圧領域１０は、サイリスタ１００のブレークオーバ電圧によって接合面がブレークダウンする範囲において、接合面にかかる電界方向の領域幅が狭く形成される。

低耐圧領域２０は、ｎ領域４とｐ領域３とに接して絶縁層３３の上に形成され、ｎ領域４とｐ領域３との接合耐圧より接合耐圧が低い領域である。また、低耐圧領域２０は、この領域においてｎ型半導体とｐ型半導体との接合面にかかる電界方向の領域幅が、サイリスタ１００のブレークダウン電圧によってこの領域に生成される空乏層幅より広く形成される。また、低耐圧領域２０は、サイリスタ１００のブレークオーバ電圧によって接合面がブレークダウンする範囲において、接合面にかかる電界方向の領域幅が狭く形成される。
なお、サイリスタ１００のブレークダウン電圧とは、低耐圧領域１０（又は２０）における接合面がブレークダウンする電圧である。

図２は、本実施形態における半導体装置（サイリスタ１００）の低耐圧領域１０を示す断面構成図である。この図において、図１と同じ構成には同一の符号を付す。
この図において、低耐圧領域１０は、ｐ領域１１とｎ領域１２とを含む。ｐ領域１１（第５領域）は、ｐ領域３に接して形成され、ｐ領域３より不純物濃度の高いｐ型半導体のｐ＋＋領域である。ｎ領域１２（第６領域）は、ｎ領域２とｐ領域１１とに接して形成され、ｎ領域２より不純物濃度の高いｎ型半導体のｎ＋＋領域である。ｐ領域１１及びｎ領域１２は、例えば、イオン注入法や熱拡散法などにより第１の表面Ｆ１に露呈させて形成される。

ここで、上述のｎ型半導体とｐ型半導体との接合面とは、ｎ領域１２とｐ領域１１との接合面のことである。また、ｎ領域１２とｐ領域１１との接合面は、第１の表面Ｆ１に垂直な面であり、この接合面にかかる電界方向とは、第１の表面Ｆ１と平行な方向である。つまり、低耐圧領域１０において接合面にかかる電界方向に平行な面における領域幅とは、ｎ領域１２とｐ領域１１との接合面に垂直な方向の幅である。すなわち、ｎ型半導体とｐ型半導体との接合面にかかる電界方向の領域幅は、ｎ型半導体とｐ型半導体との接合面に対する法線方向の領域幅である。

また、図２において、空乏層幅Ｗ１は、サイリスタ１００にブレークダウン電圧が印加された場合に、低耐圧領域１０に生成される空乏層の幅である。また、空乏層幅Ｗ２は、サイリスタ１００にブレークダウン電圧が印加された場合に、接合部Ｊ２に生成される空乏層の幅である。ｎ型半導体とｐ型半導体との接合部において、不純物の濃度勾配が大きくなると、接合部の接合耐圧は低下して、生成される空乏層の幅が狭くなる。また、不純物の濃度勾配が小さくなると、接合部の接合耐圧は上昇して、生成される空乏層の幅が広くなる。つまり、接合耐圧と空乏層の幅とは、比例関係にある。したがって、低耐圧領域１０におけるｎ領域１２とｐ領域１１との接合部は、接合部Ｊ２より不純物の濃度勾配が大きいため、低耐圧領域１０における空乏層幅Ｗ１は、接合部Ｊ２における空乏層幅Ｗ２より狭い。空乏層幅Ｗ１は、ｎ領域１２とｐ領域１１との接合部がブレークダウン電圧によってブレークダウンする際に必要な幅であり、低耐圧領域１０の上述の領域幅は、空乏層幅Ｗ１より広い幅である必要がある。
したがって、低耐圧領域１０の上述の領域幅は、この領域に生成される空乏層幅Ｗ１より広く、サイリスタ１００のブレークオーバ電圧によって低耐圧領域１０の接合面がブレークダウンする範囲において狭く形成される。つまり、低耐圧領域１０の上述の領域幅は、空乏層幅Ｗ１より広く、空乏層幅Ｗ１に近い幅である。低耐圧領域１０の上述の領域幅は、例えば、サイリスタ１００のブレークダウン電圧によってこの領域に生成される空乏層幅Ｗ１にほぼ等しい幅で形成される。

低耐圧領域２０は、図示を省略するが低耐圧領域１０と同様に、ｐ領域３より不純物濃度の高いｐ型半導体のｐ＋＋領域（第５領域）と、ｎ領域２より不純物濃度の高いｎ型半導体のｎ＋＋領域（第６領域）とを含む。このｐ＋＋領域は、ｐ領域３に接して形成され、ｐ＋＋領域は、ｎ領域４とこのｐ＋＋領域とに接して形成される。低耐圧領域２０のｐ＋＋領域及びｐ＋＋領域は、例えば、イオン注入法や熱拡散法などにより第１の表面Ｆ１に露呈させて形成される。
ここで、低耐圧領域２０における接合面とは、低耐圧領域１０と同様にｎ＋＋領域とｐ＋＋領域との接合面のことである。また、ｎ＋＋領域とｐ＋＋領域との接合面は、第２の表面Ｆ２に垂直な面であり、この接合面にかかる電界方向とは、第２の表面Ｆ２と平行な方向である。つまり、低耐圧領域２０において接合面にかかる電界方向の領域幅とは、第２の表面Ｆ２と平行な方向の幅である。低耐圧領域２０の上述の領域幅は、例えば、サイリスタ１００のブレークダウン電圧によってこの領域に生成される空乏層幅にほぼ等しい幅で形成される。

サイリスタ１００は、ｎ領域２と短絡させたｐ領域１と、ｐ領域５と短絡されたｎ領域４との間にバイアス電圧が印加され、ｎ領域４の電圧よりｐ領域１の電圧が高い第１の場合には、ｐｎｐｎサイリスタとして動作する。この第１の場合に、サイリスタ１００は、ｐ領域１（第１領域）、ｎ領域２（第２領域）、ｐ領域３（第３領域）、ｎ領域４（第４領域）がｐｎｐｎの順に接合されたサイリスタと等価になる。ここで、低耐圧領域１０のｐ領域１１は、第５領域とし、低耐圧領域１０のｎ領域１２は、第６領域とする。

また、サイリスタ１００は、ｎ領域４と短絡されたｐ領域５と、ｐ領域１と短絡させたｎ領域２との間にバイアス電圧が印加され、ｎ領域２の電圧よりｐ領域５の電圧が高い第２の場合には、ｐｎｐｎサイリスタとして動作する。この第２の場合に、サイリスタ１００は、ｐ領域５（第１領域）、ｎ領域４（第２領域）、ｐ領域３（第３領域）、ｎ領域２（第４領域）がｐｎｐｎの順に接合されたサイリスタと等価になる。ここで、低耐圧領域２０のｐ＋＋領域は、第５領域とし、低耐圧領域２０のｎ＋＋領域は、第６領域とする。このようにサイリスタ１００は、いわゆる双方向性２端子構造のサイリスタである。

次に、本実施形態の動作について説明する。
まず、サイリスタ１００において、ｐ領域１とｎ領域４との間にバイアス電圧が印加された上記第１の場合の動作を説明する。
図１において、上記第１の場合、ｎ領域２（第２領域）とｐ領域３（第３領域）との接合部Ｊ２に逆方向電圧（逆バイアス）が印加される。低耐圧領域１０のｎ領域１２の不純物濃度は、ｎ領域２の不純物濃度より高い。また、低耐圧領域１０のｐ領域１１の不純物濃度は、ｐ領域３の不純物濃度より高い。このため、ｎ領域１２とｐ領域１１との接合耐圧は、接合部Ｊ２の接合耐圧より低くなる。

これにより、低耐圧領域１０が、接合部Ｊ２より先にブレークダウンする。その結果、低耐圧領域１０の部分に電流が集中して流れる。この電流が増大すると、ｎ領域２における横方向の抵抗成分、すなわち、ｎ領域２における第１の表面Ｆ１との接する面からｐ領域１の下方を通って低耐圧領域１０に到達する領域の抵抗成分により、ｐ領域１直下のｎ領域２に電圧降下が生じる。この電圧降下により、ｐ領域１とｎ領域２との接合部Ｊ１が順バイアスされ、低耐圧領域１０付近において、バイアス値が最大となる。このバイアスが、接合部Ｊ１の拡散電位を超えるとｐ領域１から正孔の注入が起こり、ｐ領域１とｎ領域４との間が導通状態に移行する。ここでは、サイリスタ１００において、ブレークオーバ電圧は、低耐圧領域１０がブレークダウンする電圧に、ｎ領域２における横方向抵抗成分の値とブレークオーバ電流値の積を加えたものである。

図２において、空乏層幅Ｗ１は、上記第１の場合、且つｐ領域１とｎ領域４との間のバイアス電圧がブレークダウン電圧である場合に、低耐圧領域１０に生成される空乏層の幅である。この場合、空乏層幅Ｗ１は、低耐圧領域１０において接合面にかかる電界方向の領域幅にほぼ等しい。このため、低耐圧領域１０のうちで、空乏層が生成されない部分の領域幅が最小となる。つまり、キャリアの注入を阻害する要因となる不純物濃度の高い領域の幅が最小となるため、サイリスタ１００は、熱平衡状態をこえて、導通する点弧動作に移行し易くなる。

次に、サイリスタ１００において、ｐ領域５とｎ領域２との間にバイアス電圧が印加された上記第２の場合の動作を説明する。
図１において、上記第２の場合、ｎ領域４（第２領域）とｐ領域３（第３領域）との接合部Ｊ３に逆方向電圧（逆バイアス）が印加される。低耐圧領域２０のｎ＋＋領域の不純物濃度は、ｎ領域４の不純物濃度より高い。また、低耐圧領域２０のｐ＋＋領域の不純物濃度は、ｐ領域３の不純物濃度より高い。このため、低耐圧領域２０の接合耐圧は、接合部Ｊ３の接合耐圧より低くなる。

これにより、低耐圧領域２０が、接合部Ｊ２より先にブレークダウンする。その結果、低耐圧領域２０の部分に電流が集中して流れる。この電流が増大すると、ｎ領域４における横方向の抵抗成分、すなわち、ｎ領域４における第２の表面Ｆ２との接する面からｐ領域５の上方を通って低耐圧領域２０に到達する領域の抵抗成分により、ｐ領域５直上のｎ領域４に電圧降下が生じる。この電圧降下により、ｐ領域５とｎ領域４との接合部Ｊ４が順バイアスされ、低耐圧領域２０付近において、バイアス値が最大となる。このバイアスが、接合部Ｊ４の拡散電位を超えるとｐ領域５から正孔の注入が起こり、ｐ領域５とｎ領域２との間が導通状態に移行する。ここでは、サイリスタ１００において、ブレークオーバ電圧は、低耐圧領域２０がブレークダウンする電圧に、電流経路の電気抵抗とブレークオーバ電流値の積を加えたものである。
なお、上記第２の場合に低耐圧領域２０において生成される空乏層の幅は、図２に示される低耐圧領域１０と同様である。

図３は、本実施形態におけるサイリスタ１００の動作波形を示すグラフである。
図３において、グラフは、サイリスタ１００の電流−電圧特性を示す。また、このグラフは、従来のサイリスタとサイリスタ１００のブレークオーバ電流の比較を示す。このグラフにおいて、縦軸は、導通電流Ｉを示し、横軸は、印加電圧Ｖを示す。

波形１０１は、サイリスタ１００の電流−電圧特性を示す。波形１０１において、サイリスタ１００に印加した電圧がブレークダウン電圧Ｖ_Ｂに達すると、低耐圧領域１０が、接合部Ｊ２より先にブレークダウンし、電流が流れ始める。その電流が、ブレークオーバ電流Ｉ_ＢＯ１に達すると、導通状態（ターンオン状態）に移行する。
波形１０２は、特許文献１に示される従来のサイリスタのＶ−Ｉ特性を比較のために示す。波形１０２において、ブレークダウン電圧Ｖ_Ｂに達して流れ始めた電流が、ブレークオーバ電流Ｉ_ＢＯ２に達すると、導通状態（ターンオン状態）に移行する。

図３のグラフにおいて、サイリスタ１００におけるブレークオーバ電流Ｉ_ＢＯ１は、特許文献１に示される従来のサイリスタにおけるブレークオーバ電流Ｉ_ＢＯ２より小さい。これは、サイリスタ１００では、低耐圧領域１０のうちで、空乏層が生成されない部分の領域幅が最小、つまり、キャリアの注入を阻害する要因となる不純物濃度の高い領域の幅が最小となるため、サイリスタ１００は、熱平衡状態をこえて、導通する点弧動作に移行し易くなるからである。つまり、サイリスタ１００では、低耐圧領域１０の上述の領域幅が特許文献１に示される従来のサイリスタより狭いため、ブレークオーバ電流Ｉ_ＢＯ１を低減することができる。
また、低耐圧領域２０についても、図示は省略するが低耐圧領域１０と同様に、ブレークオーバ電流Ｉ_ＢＯ１を低減することができる。

以上のように、本実施形態におけるサイリスタ１００は、ｐ領域１（第１領域）とｎ領域２（第２領域）とｐ領域３（第３領域）とｎ領域４（第４領域）とが順に接合されるｐｎｐｎサイリスタを有する。また、サイリスタ１００は、ｐ領域５（第１領域）とｎ領域４（第２領域）とｐ領域３（第３領域）とｎ領域２（第４領域）とが順に接合されるｐｎｐｎサイリスタを有する。サイリスタ１００は、ｎ領域２とｐ領域３とに接して形成された領域であって、ｎ領域２とｐ領域３との接合耐圧より接合耐圧が低い低耐圧領域１０を有する。また、サイリスタ１００は、ｎ領域４とｐ領域３とに接して形成された領域であって、ｎ領域４とｐ領域３との接合耐圧より接合耐圧が低い低耐圧領域２０を有する。

これらの低耐圧領域（１０、２０）は、低耐圧領域（１０、２０）における接合面にかかる電界方向の領域幅が、サイリスタ１００のブレークダウン電圧によって低耐圧領域（１０、２０）に生成される空乏層幅より広く形成される。また、この低耐圧領域（１０、２０）の領域幅は、サイリスタ１００のブレークオーバ電圧によって低耐圧領域（１０、２０）の接合面がブレークダウンする範囲において狭く形成される。

これにより、サイリスタ１００では、サイリスタ１００のブレークダウン電圧が低耐圧領域１０（又は２０）に印加された場合、低耐圧領域１０（又は２０）の接合面に生成される空乏層幅が、低耐圧領域１０（又は２０）の接合面にかかる電界方向の領域幅とほぼ等しい値になる。このため、低耐圧領域１０（又は２０）のうちで、空乏層が生成されない領域を低減することができる。

この低耐圧領域１０（又は２０）のうちで、空乏層が生成されない領域は、不純物濃度が高い領域であるため、キャリアの注入を阻害する要因となる。このため、空乏層が生成されない領域が少ない程、キャリアの注入が起き易くなる。したがって、サイリスタ１００では、サイリスタ１００を導通状態に移行するブレークオーバ電流を低減することができる。つまり、サイリスタ１００では、点弧動作感度を向上することができる。ここで、点弧動作感度は、低耐圧領域１０（又は２０）における上述の領域幅によって決まり、保持電流特性に関係するパラメータに依存しない。なお、保持電流とは、サイリスタ１００が導通状態を維持するために必要な電流値である。また、保持電流値を決めるパラメータには、ｎ領域２の不純物濃度、ｐ領域１の不純物濃度と拡散深さ、ｐ領域３の不純物濃度と拡散深さ、ｐ領域１のパターン形状などが含まれる。つまり、サイリスタ１００では、保持電流特性に関係しない低耐圧領域１０（又は２０）における上述の領域幅を狭くすることにより、点弧動作感度を向上することができる。
したがって、サイリスタ１００は、保持電流特性に影響を与えずに、点弧動作感度の高感度化を実現することができる。

また、サイリスタ１００では、低耐圧領域１０（又は２０）における上述の領域幅を変更することにより、保持電流特性に影響を与えずに、点弧動作感度を調整することができる。

＜第２の実施形態＞
次に、本発明の第２の実施形態おける半導体装置（サイリスタ）について図面を参照して説明する。
図４は、本実施形態によるサイリスタ１００ａを示す断面構成図である。
図４において、サイリスタ１００ａは、ｐ領域（１、３、５）、ｎ領域（２、４）、チャネルストッパ（６〜９）、低耐圧領域（１０ａ、２０ａ）、及び絶縁層（３１〜３４）を備える。この図において、図１と同じ構成には同一の符号を付す。

低耐圧領域１０ａは、ｎ領域２とｐ領域３とに接して絶縁層３１の下に形成され、ｎ領域２とｐ領域３との接合耐圧より接合耐圧が低い領域である。また、低耐圧領域１０ａは、ｐ領域３より不純物濃度の高いｐ型半導体のｐ＋＋領域である。低耐圧領域１０ａは、例えば、イオン注入法や熱拡散法などにより第１の表面Ｆ１に露呈させて形成される。
また、低耐圧領域１０ａは、この領域において接合面にかかる電界方向の領域幅が、サイリスタ１００ａのブレークダウン電圧によってこの領域に生成される空乏層幅より広く形成される。また、低耐圧領域１０ａは、サイリスタ１００ａのブレークオーバ電圧によって接合面がブレークダウンする範囲において、接合面にかかる電界方向の領域幅が狭く形成される。

低耐圧領域２０ａは、ｎ領域４とｐ領域３とに接して絶縁層３３の上に形成され、ｎ領域４とｐ領域３との接合耐圧より接合耐圧が低い領域である。また、低耐圧領域２０ａは、ｐ領域３より不純物濃度の高いｐ型半導体のｐ＋＋領域である。低耐圧領域２０ａは、例えば、イオン注入法や熱拡散法などにより第２の表面Ｆ２に露呈させて形成される。
また、低耐圧領域２０ａは、この領域において接合面にかかる電界方向の領域幅が、サイリスタ１００ａのブレークダウン電圧によってこの領域に生成される空乏層幅より広く形成される。また、低耐圧領域２０ａは、サイリスタ１００ａのブレークオーバ電圧によって接合面がブレークダウンする範囲において、接合面にかかる電界方向の領域幅が狭く形成される。
なお、サイリスタ１００ａのブレークダウン電圧とは、低耐圧領域１０ａ（又は２０ａ）における接合面がブレークダウンする電圧である。

図５は、本実施形態における半導体装置（サイリスタ１００ａ）の低耐圧領域１０ａを示す断面構成図である。この図において、図４と同じ構成には同一の符号を付す。
この図において、上述の接合面とは、ｎ領域２と低耐圧領域１０ａ（ｐ＋＋領域）との接合面のことである。また、ｎ領域２と低耐圧領域１０ａ（ｐ＋＋領域）との接合面は、第１の表面Ｆ１にほぼ垂直な面であり、この接合面にかかる電界方向とは、第１の表面Ｆ１と平行な方向である。つまり、低耐圧領域１０ａにおいて接合面にかかる電界方向の領域幅とは、ｎ領域２と低耐圧領域１０ａ（ｐ＋＋領域）との接合面に垂直な方向の幅である。

また、図５において、空乏層幅Ｗ１は、サイリスタ１００ａにブレークダウン電圧が印加された場合に、ｎ領域２と低耐圧領域１０ａ（ｐ＋＋領域）との接合部に生成される空乏層の幅である。空乏層幅Ｗ２は、サイリスタ１００ａにブレークダウン電圧が印加された場合に、接合部Ｊ２に生成される空乏層の幅である。また、空乏層幅Ｗ３は、サイリスタ１００ａにブレークダウン電圧が印加された場合に、低耐圧領域１０ａに生成される空乏層の幅である。

ｎ型半導体とｐ型半導体との接合部において、不純物の濃度勾配が大きくなると、接合部の接合耐圧は低下して、生成される空乏層の幅が狭くなる。また、不純物の濃度勾配が小さくなると、接合部の接合耐圧は上昇して、生成される空乏層の幅が広くなる。つまり、接合耐圧と空乏層の幅とは、比例関係にある。したがって、低耐圧領域１０ａにおける接合部は、接合部Ｊ２より不純物の濃度勾配が大きいため、低耐圧領域１０ａにおける空乏層幅Ｗ１は、接合部Ｊ２における空乏層幅Ｗ２より狭い。
低耐圧領域１０ａの上述の領域幅は、この領域に生成される空乏層幅Ｗ３より広く、サイリスタ１００ａのブレークオーバ電圧によって低耐圧領域１０ａの接合面がブレークダウンする範囲において狭く形成される。つまり、低耐圧領域１０ａの上述の領域幅は、空乏層幅Ｗ３より広く、空乏層幅Ｗ３に近い幅である。低耐圧領域１０ａの上述の領域幅は、例えば、サイリスタ１００ａのブレークダウン電圧によってこの領域に生成される空乏層幅Ｗ３にほぼ等しい幅で形成される。

低耐圧領域２０ａにおいて、上述の接合面とは、低耐圧領域１０ａと同様にｎ領域４と低耐圧領域２０ａ（ｐ＋＋領域）との接合面のことである。また、ｎ領域４と低耐圧領域２０ａ（ｐ＋＋領域）との接合面は、第２の表面Ｆ２にほぼ垂直な面であり、この接合面にかかる電界方向とは、第２の表面Ｆ２と平行な方向である。つまり、低耐圧領域２０ａにおいて接合面にかかる電界方向の領域幅とは、第２の表面Ｆ２と平行な方向の幅である。低耐圧領域２０ａの上述の領域幅は、例えば、サイリスタ１００ａのブレークダウン電圧によってこの領域に生成される空乏層幅にほぼ等しい幅で形成される。

サイリスタ１００ａは、ｎ領域２と短絡させたｐ領域１と、ｐ領域５と短絡されたｎ領域４との間にバイアス電圧が印加され、ｎ領域４の電圧よりｐ領域１の電圧が高い第１の場合には、ｐｎｐｎサイリスタとして動作する。この第１の場合に、サイリスタ１００ａは、ｐ領域１（第１領域）、ｎ領域２（第２領域）、ｐ領域３（第３領域）、ｎ領域４（第４領域）がｐｎｐｎの順に接合されたサイリスタと等価になる。ここで、低耐圧領域１０ａは、ｐ領域３より不純物濃度の高いｐ型半導体のｐ＋＋領域である。

また、サイリスタ１００ａは、ｎ領域４と短絡されたｐ領域５と、ｐ領域１と短絡させたｎ領域２との間にバイアス電圧が印加され、ｎ領域２の電圧よりｐ領域５の電圧が高い第２の場合には、ｐｎｐｎサイリスタとして動作する。この第２の場合に、サイリスタ１００ａは、ｐ領域５（第１領域）、ｎ領域４（第２領域）、ｐ領域３（第３領域）、ｎ領域２（第４領域）がｐｎｐｎの順に接合されたサイリスタと等価になる。ここで、低耐圧領域２０ａは、ｐ領域３より不純物濃度の高いｐ型半導体のｐ＋＋領域である。このようにサイリスタ１００ａは、いわゆる双方向性２端子構造のサイリスタである。

次に、本実施形態の動作について説明する。
図４に示されるサイリスタ１００ａは、サイリスタ１００の低耐圧領域（１０、２０）を低耐圧領域（１０ａ、２０ａ）に置き換える点を除いて同様に動作する。
まず、サイリスタ１００ａにおいて、ｐ領域１とｎ領域４との間にバイアス電圧が印加された上記第１の場合の動作を説明する。
図４において、上記第１の場合、ｎ領域２（第２領域）とｐ領域３（第３領域）との接合部Ｊ２に逆方向電圧（逆バイアス）が印加される。低耐圧領域１０ａの不純物濃度は、ｐ領域３の不純物濃度より高い。このため、ｎ領域２と低耐圧領域１０ａのとの接合耐圧は、接合部Ｊ２の接合耐圧より低くなる。

これにより、低耐圧領域１０ａが、接合部Ｊ２より先にブレークダウンする。その結果、低耐圧領域１０ａの部分に電流が集中して流れる。その後の動作は、サイリスタ１００と同様である。ここでは、サイリスタ１００ａにおいて、ブレークオーバ電圧は、低耐圧領域１０ａに、電流経路の電気抵抗とブレークオーバ電流値の積を加えたものである。

図５において、空乏層幅Ｗ３は、上記第１の場合、且つｐ領域１とｎ領域４との間のバイアス電圧がブレークダウン電圧である場合に、低耐圧領域１０ａに生成される空乏層の幅である。この場合、空乏層幅Ｗ３は、低耐圧領域１０ａにおいて接合面にかかる電界方向の領域幅にほぼ等しい。このため、低耐圧領域１０ａのうちで、空乏層が生成されない部分の領域幅が最小となる。つまり、キャリアの注入を阻害する要因となる不純物濃度の高い領域の幅が最小となるため、サイリスタ１００ａは、熱平衡状態をこえて、導通する点弧動作に移行し易くなる。

次に、サイリスタ１００ａにおいて、ｐ領域５とｎ領域２との間にバイアス電圧が印加された上記第２の場合の動作を説明する。
図４において、上記第２の場合、ｎ領域４（第２領域）とｐ領域３（第３領域）との接合部Ｊ３に逆方向電圧（逆バイアス）が印加される。低耐圧領域２０ａの不純物濃度は、ｎ領域３の不純物濃度より高い。このため、低耐圧領域２０ａの接合耐圧は、接合部Ｊ３の接合耐圧より低くなる。

これにより、低耐圧領域２０ａが、接合部Ｊ３より先にブレークダウンする。その結果、低耐圧領域２０ａの部分に電流が集中して流れる。その後の動作は、サイリスタ１００と同様である。ここでは、サイリスタ１００ａにおいて、ブレークオーバ電圧は、低耐圧領域２０ａがブレークダウンする電圧に電流経路の抵抗値とブレークオーバ電流の積を加えたものである。
なお、上記第２の場合に低耐圧領域２０ａにおいて生成される空乏層の幅は、図５に示される低耐圧領域１０ａと同様である。

以上のように、本実施形態におけるサイリスタ１００ａは、ｐ領域１（第１領域）とｎ領域２（第２領域）とｐ領域３（第３領域）とｎ領域４（第４領域）とが順に接合されるｐｎｐｎサイリスタを有する。また、サイリスタ１００ａは、ｐ領域５（第１領域）とｎ領域４（第２領域）とｐ領域３（第３領域）とｎ領域２（第４領域）とが順に接合されるｐｎｐｎサイリスタを有する。サイリスタ１００ａは、ｎ領域２とｐ領域３とに接して形成された領域であって、ｎ領域２とｐ領域３との接合耐圧より接合耐圧が低い低耐圧領域１０ａを有する。また、サイリスタ１００ａは、ｎ領域４とｐ領域３とに接して形成された領域であって、ｎ領域４とｐ領域３との接合耐圧より接合耐圧が低い低耐圧領域２０ａを有する。

これらの低耐圧領域（１０ａ、２０ａ）は、低耐圧領域（１０ａ、２０ａ）における接合面にかかる電界方向の領域幅が、サイリスタ１００ａのブレークダウン電圧によって低耐圧領域（１０ａ、２０ａ）に生成される空乏層幅より広く形成される。また、この低耐圧領域（１０ａ、２０ａ）の領域幅は、サイリスタ１００ａのブレークオーバ電圧によって低耐圧領域（１０ａ、２０ａ）の接合面がブレークダウンする範囲において狭く形成される。

これにより、サイリスタ１００ａでは、第１の実施形態のサイリスタ１００と同様に、サイリスタ１００ａを導通状態に移行するブレークオーバ電流を低減することができる。つまり、サイリスタ１００ａでは、点弧動作感度を向上することができる。ここで、点弧動作感度は、低耐圧領域１０ａ（又は２０ａ）における上述の領域幅によって決まり、保持電流特性に関係するパラメータに依存しない。
したがって、サイリスタ１００ａは、保持電流特性に影響を与えずに、点弧動作感度の高感度化を実現することができる。

また、サイリスタ１００ａでは、低耐圧領域１０ａ（又は２０ａ）における上述の領域幅を変更することにより、保持電流特性に影響を与えずに、点弧動作感度を調整することができる。

＜第３の実施形態＞
次に、本発明の第３の実施形態おける半導体装置（サイリスタ）について図面を参照して説明する。
図６は、本実施形態によるサイリスタ１００ｂを示す断面構成図である。
図６において、サイリスタ１００ｂは、ｐ領域（１、３、５）、ｎ領域（２、４）、チャネルストッパ（６〜９）、低耐圧領域（１０ｂ、２０ｂ）、及び絶縁層（３１〜３４）を備える。この図において、図１と同じ構成には同一の符号を付す。

低耐圧領域１０ｂは、ｎ領域２とｐ領域３とに接してｐ領域１の下に形成され、ｎ領域２とｐ領域３との接合耐圧より接合耐圧が低い領域である。また、低耐圧領域１０ｂは、ｐ領域３より不純物濃度の高いｐ型半導体のｐ＋＋領域である。低耐圧領域１０ｂは、例えば、埋め込み拡散法やイオン注入法、エピタキシアル法などにより半導体基板の内部に埋め込まれて形成される。
また、低耐圧領域１０ｂは、この領域において接合面にかかる電界方向の領域幅が、サイリスタ１００ｂのブレークダウン電圧によってこの領域に生成される空乏層幅より広く形成される。また、低耐圧領域１０ｂは、サイリスタ１００ｂのブレークオーバ電圧によって接合面がブレークダウンする範囲において、接合面にかかる電界方向の領域幅が狭く形成される。

低耐圧領域２０ｂは、ｎ領域４とｐ領域３とに接してｐ領域５の上に形成され、ｎ領域４とｐ領域３との接合耐圧より接合耐圧が低い領域である。また、低耐圧領域２０ｂは、ｐ領域３より不純物濃度の高いｐ型半導体のｐ＋＋領域である。低耐圧領域２０ｂは、例えば、埋め込み拡散法やイオン注入法、エピタキシアル法などにより半導体基板の内部に埋め込まれて形成される。
また、低耐圧領域２０ｂは、この領域において接合面にかかる電界方向の領域幅が、サイリスタ１００ｂのブレークダウン電圧によってこの領域に生成される空乏層幅より広く形成される。また、低耐圧領域２０ｂは、サイリスタ１００ｂのブレークオーバ電圧によって接合面がブレークダウンする範囲において、接合面にかかる電界方向の領域幅が狭く形成される。
なお、サイリスタ１００ｂのブレークダウン電圧とは、低耐圧領域１０ｂ（又は２０ｂ）における接合面がブレークダウンする電圧である。

図７は、本実施形態における半導体装置（サイリスタ１００ｂ）の低耐圧領域１０ｂを示す断面構成図である。この図において、図６と同じ構成には同一の符号を付す。
この図において、上述の接合面とは、ｎ領域２と低耐圧領域１０ｂ（ｐ＋＋領域）との接合面のことである。また、ｎ領域２と低耐圧領域１０ｂ（ｐ＋＋領域）との接合面は、第１の表面Ｆ１に平行な面であり、この接合面にかかる電界方向とは、第１の表面Ｆ１と垂直な方向である。つまり、低耐圧領域１０ｂにおいて接合面にかかる電界方向の領域幅とは、ｎ領域２と低耐圧領域１０ｂ（ｐ＋＋領域）との接合面に垂直な方向の幅である。

また、図７において、空乏層幅Ｗ１は、サイリスタ１００ｂにブレークダウン電圧が印加された場合に、ｎ領域２と低耐圧領域１０ｂ（ｐ＋＋領域）との接合部に生成される空乏層の幅である。空乏層幅Ｗ２は、サイリスタ１００ｂにブレークダウン電圧が印加された場合に、接合部Ｊ２に生成される空乏層の幅である。また、空乏層幅Ｗ３は、サイリスタ１００ｂにブレークダウン電圧が印加された場合に、低耐圧領域１０ｂに生成される空乏層の幅である。

ｎ型半導体とｐ型半導体との接合部において、不純物の濃度勾配が大きくなると、接合部の接合耐圧は低下して、生成される空乏層の幅も狭くなる。また、不純物の濃度勾配が小さくなると、接合部の接合耐圧は上昇して、生成される空乏層の幅も広くなる。つまり、接合耐圧と空乏層の幅とは、比例関係にある。したがって、低耐圧領域１０ｂにおける接合部は、接合部Ｊ２より不純物の濃度勾配が大きいため、低耐圧領域１０ｂにおける空乏層幅Ｗ１は、接合部Ｊ２における空乏層幅Ｗ２より狭い。
低耐圧領域１０ｂの上述の領域幅は、この領域に生成される空乏層幅Ｗ３より広く、サイリスタ１００ｂのブレークオーバ電圧によって低耐圧領域１０ｂの接合面がブレークダウンする範囲において狭く形成される。つまり、低耐圧領域１０ｂの上述の領域幅は、空乏層幅Ｗ３より広く、空乏層幅Ｗ３に近い幅である。低耐圧領域１０ｂの上述の領域幅は、例えば、サイリスタ１００ｂのブレークダウン電圧によってこの領域に生成される空乏層幅Ｗ３にほぼ等しい幅で形成される。

低耐圧領域２０ｂにおいて、上述の接合面とは、低耐圧領域１０ｂと同様にｎ領域４と低耐圧領域２０ｂ（ｐ＋＋領域）との接合面のことである。また、ｎ領域４と低耐圧領域２０ｂ（ｐ＋＋領域）との接合面は、第２の表面Ｆ２に垂直な面であり、この接合面にかかる電界方向とは、第２の表面Ｆ２と平行な方向である。つまり、低耐圧領域２０ｂにおいて接合面にかかる電界方向の領域幅とは、第２の表面Ｆ２と平行な方向の幅である。低耐圧領域２０ａの上述の領域幅は、例えば、サイリスタ１００ｂのブレークダウン電圧によってこの領域に生成される空乏層幅にほぼ等しい幅で形成される。

サイリスタ１００ｂは、ｎ領域２と短絡させたｐ領域１と、ｐ領域５と短絡されたｎ領域４との間にバイアス電圧が印加され、ｎ領域４の電圧よりｐ領域１の電圧が高い第１の場合には、ｐｎｐｎサイリスタとして動作する。この第１の場合に、サイリスタ１００ｂは、ｐ領域１（第１領域）、ｎ領域２（第２領域）、ｐ領域３（第３領域）、ｎ領域４（第４領域）がｐｎｐｎの順に接合されたサイリスタと等価になる。ここで、低耐圧領域１０ｂは、ｐ領域３より不純物濃度の高いｐ型半導体のｐ＋＋領域である。

また、サイリスタ１００ｂは、ｎ領域４と短絡されたｐ領域５と、ｐ領域１と短絡させたｎ領域２との間にバイアス電圧が印加され、ｎ領域２の電圧よりｐ領域５の電圧が高い第２の場合には、ｐｎｐｎサイリスタとして動作する。この第２の場合に、サイリスタ１００ｂは、ｐ領域５（第１領域）、ｎ領域４（第２領域）、ｐ領域３（第３領域）、ｎ領域２（第４領域）がｐｎｐｎの順に接合されたサイリスタと等価になる。ここで、低耐圧領域２０ｂは、ｐ領域３より不純物濃度の高いｐ型半導体のｐ＋＋領域である。このようにサイリスタ１００ｂは、いわゆる双方向性２端子構造のサイリスタである。

次に、本実施形態の動作について説明する。
図６に示されるサイリスタ１００ｂは、サイリスタ１００ａの低耐圧領域（１０ａ、２０ａ）を低耐圧領域（１０ｂ、２０ｂ）に置き換える点を除いて同様に動作する。
まず、サイリスタ１００ｂにおいて、ｐ領域１とｎ領域４との間にバイアス電圧が印加された上記第１の場合の動作を説明する。
図６において、上記第１の場合、ｎ領域２（第２領域）とｐ領域３（第３領域）との接合部Ｊ２に逆方向電圧（逆バイアス）が印加される。低耐圧領域１０ｂの不純物濃度は、ｐ領域３の不純物濃度より高い。このため、ｎ領域２と低耐圧領域１０ｂのとの接合耐圧は、接合部Ｊ２の接合耐圧より低くなる。

これにより、低耐圧領域１０ｂが、接合部Ｊ２より先にブレークダウンする。その結果、低耐圧領域１０ｂの部分に電流が集中して流れる。その後の動作は、サイリスタ１００ａと同様である。ここでは、サイリスタ１００ｂにおいて、ブレークオーバ電圧は、低耐圧領域１０ｂがブレークダウンする電圧に電流経路の抵抗値とブレークオーバ電流の積を加えたものである。

図７において、空乏層幅Ｗ３は、上記第１の場合、且つｐ領域１とｎ領域４との間のバイアス電圧がブレークダウン電圧である場合に、低耐圧領域１０ｂに生成される空乏層の幅である。この場合、空乏層幅Ｗ３は、低耐圧領域１０ｂにおいて接合面にかかる電界方向の領域幅にほぼ等しい。このため、低耐圧領域１０ｂのうちで、空乏層が生成されない部分の領域幅が最小となる。つまり、キャリアの注入を阻害する要因となる不純物濃度の高い領域の幅が最小となるため、サイリスタ１００ｂは、熱平衡状態をこえて、導通する点弧動作に移行し易くなる。

次に、サイリスタ１００ｂにおいて、ｐ領域５とｎ領域２との間にバイアス電圧が印加された上記第２の場合の動作を説明する。
図６において、上記第２の場合、ｎ領域４（第２領域）とｐ領域３（第３領域）との接合部Ｊ３に逆方向電圧（逆バイアス）が印加される。低耐圧領域２０ｂの不純物濃度は、ｎ領域３の不純物濃度より高い。このため、低耐圧領域２０ｂの接合耐圧は、接合部Ｊ３の接合耐圧より低くなる。

これにより、低耐圧領域２０ｂが、接合部Ｊ２より先にブレークダウンする。その結果、低耐圧領域２０ｂの部分に電流が集中して流れる。その後の動作は、サイリスタ１００ａと同様である。ここでは、サイリスタ１００ｂにおいて、ブレークオーバ電圧は、低耐圧領域２０ｂがブレークダウンする電圧に電流経路の抵抗値とブレークオーバ電流の積を加えたものである。
なお、上記第２の場合に低耐圧領域２０ｂにおいて生成される空乏層の幅は、図５に示される低耐圧領域１０ｂと同様である。

以上のように、本実施形態におけるサイリスタ１００ｂは、ｐ領域１（第１領域）とｎ領域２（第２領域）とｐ領域３（第３領域）とｎ領域４（第４領域）とが順に接合されるｐｎｐｎサイリスタを有する。また、サイリスタ１００ｂは、ｐ領域５（第１領域）とｎ領域４（第２領域）とｐ領域３（第３領域）とｎ領域２（第４領域）とが順に接合されるｐｎｐｎサイリスタを有する。サイリスタ１００ｂは、ｎ領域２とｐ領域３とに接して形成された領域であって、ｎ領域２とｐ領域３との接合耐圧より接合耐圧が低い低耐圧領域１０ｂを有する。また、サイリスタ１００ｂは、ｎ領域４とｐ領域３とに接して形成された領域であって、ｎ領域４とｐ領域３との接合耐圧より接合耐圧が低い低耐圧領域２０ｂを有する。

これらの低耐圧領域（１０ｂ、２０ｂ）は、低耐圧領域（１０ｂ、２０ｂ）における接合面にかかる電界方向の領域幅が、サイリスタ１００ｂのブレークダウン電圧によって低耐圧領域（１０ｂ、２０ｂ）に生成される空乏層幅より広く形成される。また、この低耐圧領域（１０ｂ、２０ｂ）の領域幅は、サイリスタ１００ｂのブレークオーバ電圧によって低耐圧領域（１０ｂ、２０ｂ）の接合面がブレークダウンする範囲において狭く形成される。

これにより、サイリスタ１００ｂでは、第１の実施形態のサイリスタ１００と同様に、サイリスタ１００ｂを導通状態に移行するブレークオーバ電流を低減することができる。つまり、サイリスタ１００ｂでは、点弧動作感度を向上することができる。ここで、点弧動作感度は、低耐圧領域１０ｂ（又は２０ｂ）における上述の領域幅によって決まり、保持電流特性に関係するパラメータに依存しない。
したがって、サイリスタ１００ｂは、保持電流特性に影響を与えずに、点弧動作感度の高感度化を実現することができる。

また、サイリスタ１００ｂでは、低耐圧領域１０ｂ（又は２０ｂ）における上述の領域幅を変更することにより、保持電流特性に影響を与えずに、点弧動作感度を調整することができる。

なお、本発明の実施形態によれば、サイリスタ１００（半導体装置）は、ｐ型半導体（第１の導電型）のｐ領域１（第１領域）とｎ型半導体（第２の導電型）のｎ領域２（第２領域）とｐ型半導体のｐ領域３（第３領域）とｎ型半導体のｎ領域４（第４領域）とが順に接合されるサイリスタを有する。また、サイリスタ１００は、ｎ領域２とｐ領域３とに接して形成され、ｎ領域２とｐ領域３との接合耐圧より接合耐圧が低い低耐圧領域１０を有する。低耐圧領域１０は、該領域において接合面にかかる電界方向の該領域幅が、サイリスタ１００のブレークダウン電圧によって該領域に生成される空乏層幅Ｗ１より広く、サイリスタ１００のブレークオーバ電圧によって接合面がブレークダウンする範囲において狭く形成される。
これにより、低耐圧領域１０のうちで、空乏層が生成されない領域が狭くまる。つまり、キャリアの注入を阻害する要因となる不純物濃度の高い領域が狭くなるため、サイリスタ１００は、熱平衡状態をこえて、導通する点弧動作により移行し易くなる。したがって、サイリスタ１００は、保持電流特性に影響を与えずに、点弧動作感度の高感度化を実現することができる。

また、低耐圧領域１０の領域幅は、サイリスタ１００のブレークダウン電圧によって該領域に生成される空乏層幅Ｗ１にほぼ等しい幅で形成される。
これにより、低耐圧領域１０のうちで、空乏層が生成されない部分の領域幅が最小となる。つまり、キャリアの注入を阻害する要因となる不純物濃度の高い領域の幅が最小となるため、サイリスタ１００は、熱平衡状態をこえて、導通する点弧動作により移行し易くなる。したがって、サイリスタ１００は、保持電流特性に影響を与えずに、点弧動作感度の高感度化を実現することができる。

また、低耐圧領域１０は、ｐ領域３（第３領域）に接して形成され、ｐ領域３より不純物濃度の高いｐ型半導体（第１の導電型）のｐ領域１１（第５領域）と、ｎ領域２（第２領域）とｐ領域１１とに接して形成され、ｎ領域２より不純物濃度の高いｎ型半導体（第２の導電型）のｎ領域１２（第６領域）とを含む。
これにより、ｐ領域１１の不純物濃度とｎ領域１２の不純物濃度とにより、サイリスタ１００のブレークダウン電圧を決定できるため、サイリスタ１００は、サイリスタ１００ａ（又は１００ｂ）よりブレークダウン電圧を低減することができる。

また、低耐圧領域１０ａ（又は１０ｂ）は、ｐ領域３（第３領域）より不純物濃度の高いｐ型半導体（第１の導電型）の領域である。
これにより、低耐圧領域１０ａ（又は１０ｂ）を単一の導電型の領域として形成することができるため、サイリスタ１００ａ（又は１００ｂ）は、低耐圧領域１０ａ（又は１０ｂ）の領域幅を調整し易いという利点がある。

なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。上記の各実施形態において、第１の導電型をｐ型半導体、第２の導電型をｎ型半導体として説明したが、第１の導電型をｎ型半導体、第２の導電型をｐ型半導体としてもよい。この場合は、第４領域（ｐ型半導体領域）から第１領域（ｎ型半導体領域）の方向に導通し、導通する方向が上記の各実施形態と逆になる。

また、上記の各実施形態において、チャネルストッパ（６〜９）を備える形態を説明したが、本発明は、チャネルストッパ（６〜９）を備えない形態に適用してもよい。
また、上記の各実施形態において、低耐圧領域（１０、１０ａ、１０ｂ、２０、２０ａ、又は２０ｂ）の領域幅は、サイリスタ（１００、１００ａ、又は１００ｂ）のブレークダウン電圧によって該領域に生成される空乏層幅にほぼ等しい幅である形態を説明したが、これに限定されるものではない。例えば、この領域幅は、サイリスタ（１００、１００ａ、又は１００ｂ）のブレークダウン電圧によって該領域に生成される空乏層幅に予め定められた長さ分増やした値でもよい。予め定められた長さとは、例えば、製造ばらつきを考慮して、ブレークオーバ電圧によって確実にブレークダウンする長さとしてもよい。ここで製造ばらつきとは、例えば、各領域を形成する寸法ばらつきや各領域における不純物濃度のばらつきなどである。

また、上記の第２及び第３の実施形態において、低耐圧領域（１０ａ、１０ｂ、２０ａ、又は２０ｂ）をｐ領域３より不純物濃度の高いｐ型半導体の領域である形態を説明したが、ｎ領域２又はｎ領域４（第２領域）より不純物濃度の高いｎ型半導体の領域でもよい。これにより、低耐圧領域（１０ａ、１０ｂ、２０ａ、又は２０ｂ）がｐ型半導体の領域である場合と同様の効果が期待できる。また、第３の実施形態における低耐圧領域（１０ｂ、又は２０ｂ）は、第１の実施形態と同様に、ｐ領域３より不純物濃度の高いｐ型半導体の領域とｎ領域２又はｎ領域４（第２領域）より不純物濃度の高いｎ型半導体の領域とを含む形態でもよい。

また、上記の各実施形態において、半導体装置は、双方向性２端子構造のサイリスタである形態を説明したが、片方向性２端子構造のサイリスタである形態でもよいし、他の形態でもよい。

１、３、５、１１ ｐ領域
２、４、１２ ｎ領域
６、７、８、９ チャネルストッパ
１０、１０ａ、１０ｂ、２０、２０ａ、２０ｂ 低耐圧領域
３１、３２、３３、３４ 絶縁層
１００、１００ａ、１００ｂ サイリスタ

Claims (5)

1. 第１の導電型の第１領域と第２の導電型の第２領域と前記第１の導電型の第３領域と前記第２の導電型の第４領域とが順に接合されるサイリスタを有する半導体装置であって、
   前記第２領域と前記第３領域とに接して形成され、前記第２領域と前記第３領域との接合耐圧より接合耐圧が低い低耐圧領域を有し、
   前記低耐圧領域は、
   該領域において接合面にかかる電界方向の該領域幅が、前記サイリスタのブレークダウン電圧によって該領域に生成される空乏層幅より広く、前記サイリスタのブレークオーバ電圧によって前記接合面がブレークダウンする範囲において狭く形成される
   ことを特徴とする半導体装置。
2. 前記低耐圧領域の領域幅は、
   前記空乏層幅にほぼ等しい幅で形成される
   ことを特徴とする請求項１に記載の半導体装置。
3. 前記低耐圧領域は、
   前記第３領域より不純物濃度の高い第１の導電型の領域である
   ことを特徴とする請求項１又は請求項２に記載の半導体装置。
4. 前記低耐圧領域は、
   前記第２領域より不純物濃度の高い第２の導電型の領域である
   ことを特徴とする請求項１又は請求項２に記載の半導体装置。
5. 前記低耐圧領域は、
   前記第３領域に接して形成され、前記第３領域より不純物濃度の高い第１の導電型の第５領域と、
   前記第２領域と前記第５領域とに接して形成され、前記第２領域より不純物濃度の高い第２の導電型の第６領域と
   を含むことを特徴とする請求項１又は請求項２に記載の半導体装置。

Images