JP2019160927A

JP2019160927A - 半導体装置

Info

Publication number: JP2019160927A
Application number: JP2018043218A
Authority: JP
Inventors: いく子小笠原; Ikuko Ogasawara
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2018-03-09
Filing date: 2018-03-09
Publication date: 2019-09-19
Anticipated expiration: 2038-03-09
Also published as: JP7030568B2

Abstract

【課題】個体差の少ない安定したＩ−Ｖ特性が得られる半導体装置を提供する。【解決手段】半導体基板の第１面に形成された第２導電型の第１半導体領域と、第１半導体領域上の第１電極と、第１電極から面方向に離間し、第１半導体領域に形成された半導体基板の不純物濃度より高い第１導電型の第２半導体領域と、第２面に形成された第２導電型の第３半導体領域と、第３半導体領域上の第３電極と、第２半導体領域上の第２電極と、第１半導体領域を取り囲み、第１面から第２面側に向かって形成された第２導電型のアイソレーション領域と、アイソレーション領域上および第１半導体領域とアイソレーション領域との間の第１面に形成され、半導体基板とアイソレーション領域との間の逆方向耐圧よりも低い逆方向耐圧を有する第１導電型の低耐圧領域と、アイソレーション領域と低耐圧領域との接合部を保護する保護膜とを備える。【選択図】図１

Description

本発明は、半導体装置に関する。

従来の逆方向耐圧レスタイプのサイリスタ（例えば、特許文献１参照）は、図２に示す断面図の側面のように、逆方向特性を決定する接合（図２におけるＮＢ層とＰＥ層との接合）がチップ端でむき出しとなり、保護膜は形成されていない。

このように、逆方向接合が保護膜で保護されていないため、従来のサイリスタのＩ（電流）−Ｖ（電圧）特性は、接合の出来上がりに大きく依存している。

また、逆方向接合が保護されていないため、従来のサイリスタは、使用状況によってはその漏れ電流レベルが変動し、Ｉ−Ｖ特性が変動する可能性がある。

特開２０００−２９４７６６号公報

したがって、従来は、個体差の少ない安定したＩ−Ｖ特性を得ることが困難な場合があった。

そこで、本発明は、個体差の少ない安定したＩ−Ｖ特性を得ることができる半導体装置を提供することを目的とする。

本発明の一態様に係る半導体装置は、
第１面および前記第１面と反対側の第２面を有する第１導電型の半導体基板と、
前記第１面に形成された第２導電型の第１半導体領域と、
前記第１半導体領域上に形成された第１電極と、
前記第１電極から前記第１面に沿った面方向に離間して配置され、前記第１半導体領域に形成された前記半導体基板の不純物濃度より高い第１導電型の第２半導体領域と、
前記第２半導体領域上に形成された第２電極と、
前記第２面に形成された前記第２導電型の第３半導体領域と、
前記第３半導体領域上に形成された第３電極と、
前記第１半導体領域を取り囲むように配置され、前記第１面から前記第２面側に向かって形成された前記第２導電型のアイソレーション領域と、
前記アイソレーション領域上および前記第１半導体領域と前記アイソレーション領域との間の前記第１面に形成され、前記アイソレーション領域との間において、前記半導体基板と前記アイソレーション領域との間の逆方向耐圧よりも低い逆方向耐圧を有する、前記第１導電型の低耐圧領域と、
前記アイソレーション領域上および前記低耐圧領域上に形成され、前記アイソレーション領域と前記低耐圧領域との接合部を保護する保護膜と、を備える。

前記半導体装置において、
前記低耐圧領域の不純物濃度は、前記半導体基板の不純物濃度よりも高くてもよい。

前記半導体装置において、
前記低耐圧領域の不純物濃度は、前記第２半導体領域の不純物濃度以上であってもよい。

前記半導体装置において、
前記保護膜は、更に、前記第１面上、前記第１半導体領域上および前記第２半導体領域上にも形成されていてもよい。

前記半導体装置において、
前記第１半導体領域上に形成された前記第２導電型の第４半導体領域を更に備え、
前記第１電極は、前記第４半導体領域を介して前記第１半導体領域上に形成されていてもよい。

前記半導体装置において、
前記第４半導体領域の不純物濃度は、前記第１半導体領域の不純物濃度よりも高くてもよい。

前記半導体装置において、
前記第３半導体領域上に形成された前記第２導電型の第５半導体領域を更に備え、
前記第３電極は、前記第５半導体領域を介して前記第３半導体領域上に形成されていてもよい。

前記半導体装置において、
前記第５半導体領域の不純物濃度は、前記第３半導体領域の不純物濃度よりも高くてもよい。

本発明の一態様に係る半導体装置は、
第１面および第１面と反対側の第２面を有する第１導電型の半導体基板と、
第１面に形成された第２導電型の第１半導体領域と、
第１半導体領域上に形成された第１電極と、
第１電極から第１面に沿った面方向に離間して配置され、第１半導体領域に形成された半導体基板の不純物濃度より高い第１導電型の第２半導体領域と、
第２半導体領域上に形成された第２電極と、
第２面に形成された第２導電型の第３半導体領域と、
第３半導体領域上に形成された第３電極と、
第１半導体領域を取り囲むように配置され、第１面から第２面側に向かって形成された第２導電型のアイソレーション領域と、
アイソレーション領域上および第１半導体領域とアイソレーション領域との間の第１面に形成され、アイソレーション領域との間において、半導体基板とアイソレーション領域との間の逆方向耐圧よりも低い逆方向耐圧を有する、第１導電型の低耐圧領域と、
アイソレーション領域上および低耐圧領域上に形成され、アイソレーション領域と低耐圧領域との接合部を保護する保護膜と、を備える。
本発明によれば、低耐圧領域を設け、保護膜で逆方向接合を保護することで、個体差の少ない安定したＩ−Ｖ特性を得ることができる。

本実施形態に係る半導体装置を示す断面図である。従来の半導体装置（サイリスタ）を示す断面図である。

以下、図１を参照して、本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。本実施形態に係る半導体装置は、例えば、サイリスタ等に適用することができる。

図１は、本実施形態に係る半導体装置１を示す断面図である。

図１に示すように、本実施形態に係る半導体装置１は、半導体基板２と、第１半導体領域３と、第２半導体領域４と、第３半導体領域５と、第４半導体領域９と、第５半導体領域１０とを備える。

また、半導体装置１は、第１電極の一例であるゲート電極Ｇと、第２電極の一例であるカソード電極Ｋと、第３電極の一例であるアノード電極Ａとを備える。

また、半導体装置１は、アイソレーション領域６と、低耐圧領域７と、保護膜８とを備える。

半導体装置１の各領域３〜７、９、１０は、不純物の拡散プロセスで形成することができる。

半導体基板２は、第１面２１および第１面２１と反対側の第２面２２を有する。

半導体基板２は、導電型が、第１導電型の一例であるｎ型である。

第１半導体領域３は、半導体基板２の第１面２１に形成された不純物の拡散領域である。

第１半導体領域３の導電型は、第２導電型の一例であるｐ型である。

ゲート電極Ｇは、第１半導体領域３上に形成されている。

第２半導体領域４は、ゲート電極Ｇから第１面２１に沿った面方向ｄに離間して配置され、第１半導体領域３に形成された不純物の拡散領域である。

第２半導体領域４の導電型は、ｎ型である。より詳しくは、第２半導体領域４は、半導体基板２よりもｎ型不純物の不純物濃度が高い。

カソード電極Ｋは、第２半導体領域４上に形成されている。

第３半導体領域５は、半導体基板２の第２面２２に形成された不純物の拡散領域である。

第３半導体領域５の導電型は、ｐ型である。

アノード電極Ａは、第３半導体領域５上に形成されている。

アイソレーション領域６は、半導体基板２および第１半導体領域３を取り囲むように配置され、第１面２１から第２面２２側に向かって形成された不純物の拡散領域である。アイソレーション領域６は、半導体装置１の最外周に、第１面２１から第３半導体領域５まで形成されている。

アイソレーション領域６の導電型は、ｐ型である。

低耐圧領域７は、アイソレーション領域６上および第１半導体領域３とアイソレーション領域６との間の半導体基板２の第１面２１に形成された不純物の拡散領域である。

より詳しくは、低耐圧領域７は、アイソレーション領域６との間において、半導体基板２とアイソレーション領域６との間の逆方向耐圧よりも低い逆方向耐圧を有する領域である。低耐圧領域７とアイソレーション領域６との接合によって、逆方向特性を決定することができる。

低耐圧領域７は、半導体基板２よりもｎ型不純物の不純物濃度が高い。

例えば、半導体基板２の不純物濃度が１×１０^１４ｃｍ^−３であるのに対して、低耐圧領域７の不純物濃度は、１×１０^１９ｃｍ^−３であってもよい。

また、低耐圧領域７の不純物濃度（ｎ＋＋）は、第２半導体領域４の不純物濃度（ｎ＋＋）と同一である。低耐圧領域７の不純物濃度は、第２半導体領域４の不純物濃度よりも高くてもよい。

低耐圧領域７は、第１半導体領域３とアイソレーション領域６との間にチャネルが形成されて漏れ電流が生じることを防止するための順方向のチャネルストッパとしても機能する。

保護膜８は、アイソレーション領域６上および低耐圧領域７上に形成された膜である。保護膜８は、例えば、酸化膜、ガラスパッシベーション膜である。

より詳しくは、保護膜８は、個体差の少ない安定したＩ−Ｖ特性を得るため、アイソレーション領域６と低耐圧領域７との接合部を保護する。

保護膜８は、Ｉ−Ｖ特性を更に向上させるため、第１面２１上、第１半導体領域３上、第２半導体領域４上および第４半導体領域９上にも形成されている。

より詳しくは、保護膜８は、低耐圧領域７と半導体基板２との接合部、半導体基板２と第１半導体領域３との接合部、および、第１半導体領域３と第２半導体領域４との接合部を保護している。

第４半導体領域９は、第１半導体領域３に形成された不純物の拡散領域である。第４半導体領域９は、ゲート電極Ｇとオーミック接触したオーミック領域である。

第４半導体領域９の導電型は、ｐ型である。第４半導体領域９は、第１半導体領域３よりもｐ型不純物の不純物濃度が高い。

ゲート電極Ｇは、第４半導体領域９を介して第１半導体領域３上に形成されている。

第５半導体領域１０は、第３半導体領域５上に形成された不純物の拡散領域である。第５半導体領域１０は、アノード電極Ａとオーミック接触したオーミック領域である。

第５半導体領域１０の導電型は、ｐ型である。第５半導体領域１０の不純物濃度は、第３半導体領域５よりもｐ型不純物の不純物濃度が高い。

アノード電極Ａは、第５半導体領域１０を介して第３半導体領域５上に形成されている。

ここで、もし、アイソレーション領域６と低耐圧領域７との接合部が保護されていない場合、逆方向特性は、接合部の出来上がりに大きく依存することになる。そして、接合部の出来上がりに応じてＩ−Ｖ特性が異なることで、Ｉ−Ｖ特性に個体差が生じる可能性がある。また、使用状況によっては、接合部における漏れ電流レベルが変動し、Ｉ−Ｖ特性が変動する可能性がある。

これに対して、本実施形態に係る半導体装置１においては、保護膜８によってアイソレーション領域６と低耐圧領域７との接合部を保護している。これにより、接合部の出来上がりに依存しない個体差の少ないＩ−Ｖ特性を得ることができる。また、漏れ電流の変動を抑制して安定したＩ−Ｖ特性を得ることができる。

また、低耐圧領域７がアイソレーション領域６に接触して形成されているため、チップサイズを低減することも可能となる。

以上説明したように、本実施形態に係る半導体装置１は、第１面２１および第１面２１と反対側の第２面２２を有する第１導電型の半導体基板２と、第１面２１に形成された第２導電型の第１半導体領域３と、第１半導体領域３上に形成された第１電極Ｇと、第１電極Ｇから第１面２１に沿った面方向ｄに離間して配置され、第１半導体領域３に形成された半導体基板２の不純物濃度（ｎ‐）より高い第１導電型の第２半導体領域４と、第２半導体領域４上に形成された第２電極Ｋと、第２面２２に形成された第２導電型の第３半導体領域５と、第３半導体領域５上に形成された第３電極Ａと、第１半導体領域３を取り囲むように配置され、第１面２１から第２面２２側に向かって形成された第２導電型ｐ＋のアイソレーション領域６と、アイソレーション領域６上および第１半導体領域３とアイソレーション領域６との間の第１面２１に形成され、アイソレーション領域６との間において、半導体基板２とアイソレーション領域６との間の逆方向耐圧よりも低い逆方向耐圧を有する、第１導電型の低耐圧領域７と、アイソレーション領域６上および低耐圧領域７上に形成され、アイソレーション領域６と低耐圧領域７との接合部を保護する保護膜８と、を備える。
これにより、個体差の少ない安定したＩ−Ｖ特性を得ることができる。

上述した実施形態は、あくまで一例であって、発明の範囲を限定するものではない。発明の要旨を逸脱しない限度において、上述した実施形態に対して種々の変更を行うことができる。変更された実施形態は、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１半導体装置
２半導体基板
２１第１面
２２第２面
３第１半導体領域
４第２半導体領域
５第３半導体領域
６アイソレーション領域
７低耐圧領域
８保護膜

Claims

第１面および前記第１面と反対側の第２面を有する第１導電型の半導体基板と、
前記第１面に形成された第２導電型の第１半導体領域と、
前記第１半導体領域上に形成された第１電極と、
前記第１電極から前記第１面に沿った面方向に離間して配置され、前記第１半導体領域に形成された前記半導体基板の不純物濃度より高い第１導電型の第２半導体領域と、
前記第２半導体領域上に形成された第２電極と、
前記第２面に形成された前記第２導電型の第３半導体領域と、
前記第３半導体領域上に形成された第３電極と、
前記第１半導体領域を取り囲むように配置され、前記第１面から前記第２面側に向かって形成された前記第２導電型のアイソレーション領域と、
前記アイソレーション領域上および前記第１半導体領域と前記アイソレーション領域との間の前記第１面に形成され、前記アイソレーション領域との間において、前記半導体基板と前記アイソレーション領域との間の逆方向耐圧よりも低い逆方向耐圧を有する、前記第１導電型の低耐圧領域と、
前記アイソレーション領域上および前記低耐圧領域上に形成され、前記アイソレーション領域と前記低耐圧領域との接合部を保護する保護膜と、を備えることを特徴とする半導体装置。
前記低耐圧領域の不純物濃度は、前記半導体基板の不純物濃度よりも高いことを特徴とする請求項１に記載の半導体装置。
前記低耐圧領域の不純物濃度は、前記第２半導体領域の不純物濃度以上であることを特徴とする請求項１に記載の半導体装置。
前記保護膜は、更に、前記第１面上、前記第１半導体領域上および前記第２半導体領域上にも形成されていることを特徴とする請求項１に記載の半導体装置。
前記第１半導体領域上に形成された前記第２導電型の第４半導体領域を更に備え、
前記第１電極は、前記第４半導体領域を介して前記第１半導体領域上に形成されていることを特徴とする請求項１に記載の半導体装置。
前記第４半導体領域の不純物濃度は、前記第１半導体領域の不純物濃度よりも高いことを特徴とする請求項５に記載の半導体装置。
前記第３半導体領域上に形成された前記第２導電型の第５半導体領域を更に備え、
前記第３電極は、前記第５半導体領域を介して前記第３半導体領域上に形成されていることを特徴とする請求項１に記載の半導体装置。
前記第５半導体領域の不純物濃度は、前記第３半導体領域の不純物濃度よりも高いことを特徴とする請求項７に記載の半導体装置。